JP2885136B2 - 監視制御システム - Google Patents
監視制御システムInfo
- Publication number
- JP2885136B2 JP2885136B2 JP7159707A JP15970795A JP2885136B2 JP 2885136 B2 JP2885136 B2 JP 2885136B2 JP 7159707 A JP7159707 A JP 7159707A JP 15970795 A JP15970795 A JP 15970795A JP 2885136 B2 JP2885136 B2 JP 2885136B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- monitoring
- cpu board
- board
- monitoring control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】
【産業上の利用分野】本発明は活線挿抜対応の監視制御
システムに関し、特に監視制御を行うCPU基板の挿抜
時の監視制御情報のバックアップ方式に関する。
システムに関し、特に監視制御を行うCPU基板の挿抜
時の監視制御情報のバックアップ方式に関する。
【0002】
【従来の技術】従来の監視制御システムは監視制御情報
のバックアップを行っておらず、活線挿抜によりCPU
基板が抜かれて再び挿入された際には、CPU基板が監
視制御情報を初期化して立ち上がっていた。
のバックアップを行っておらず、活線挿抜によりCPU
基板が抜かれて再び挿入された際には、CPU基板が監
視制御情報を初期化して立ち上がっていた。
【0003】
【発明が解決しようとする課題】従来の活線挿抜対応監
視制御システムにおいては、CPU基板の挿抜の際に監
視制御情報をバックアップしておらず、CPU基板を一
度抜いて再度挿入した場合にCPU基板が監視制御情報
を初期化して立ち上がってしまうため、監視制御対象と
CPU基板との間に監視制御情報の状態不一致が発生し
てしまっていた。
視制御システムにおいては、CPU基板の挿抜の際に監
視制御情報をバックアップしておらず、CPU基板を一
度抜いて再度挿入した場合にCPU基板が監視制御情報
を初期化して立ち上がってしまうため、監視制御対象と
CPU基板との間に監視制御情報の状態不一致が発生し
てしまっていた。
【0004】本発明の目的は、監視制御を行うCPU基
板を抜いて再度挿入した場合でも監視制御対象とCPU
基板との間で監視制御情報の一致が保てる監視制御シス
テムを提供することである。
板を抜いて再度挿入した場合でも監視制御対象とCPU
基板との間で監視制御情報の一致が保てる監視制御シス
テムを提供することである。
【0005】
【課題を解決するための手段】本発明の監視制御システ
ムは、基板挿抜用エジェクトに連動するプロテクトスイ
ッチとプロテクトスイッチON時に監視制御対象に対し
て行っている制御終了後プロテクト信号を送るためのプ
ロテクト信号処理部とを有する監視制御用CPU基板
と、挿抜されるCPU基板外にCPU基板の最終監視制
御データをバックアップする監視制御情報バックアップ
メモリと、前記CPU基板と監視制御情報バックアップ
メモリ間のプロテクト制御信号線とを備えることによ
り、CPU基板を抜く際にプロテクトスイッチが自動的
にONとなりその時点での監視制御情報をバックアップ
メモリに書き込むとともに監視制御対象が誤動作しない
ように監視制御用のパスを閉塞する。このように監視制
御情報のバックアップと監視制御用バスの閉塞解除前に
バックアップメモリに保存した監視制御情報をリストア
するようにすることで、監視制御対象とCPU基板の状
態不一致の発生を防ぐことが可能となる。
ムは、基板挿抜用エジェクトに連動するプロテクトスイ
ッチとプロテクトスイッチON時に監視制御対象に対し
て行っている制御終了後プロテクト信号を送るためのプ
ロテクト信号処理部とを有する監視制御用CPU基板
と、挿抜されるCPU基板外にCPU基板の最終監視制
御データをバックアップする監視制御情報バックアップ
メモリと、前記CPU基板と監視制御情報バックアップ
メモリ間のプロテクト制御信号線とを備えることによ
り、CPU基板を抜く際にプロテクトスイッチが自動的
にONとなりその時点での監視制御情報をバックアップ
メモリに書き込むとともに監視制御対象が誤動作しない
ように監視制御用のパスを閉塞する。このように監視制
御情報のバックアップと監視制御用バスの閉塞解除前に
バックアップメモリに保存した監視制御情報をリストア
するようにすることで、監視制御対象とCPU基板の状
態不一致の発生を防ぐことが可能となる。
【0006】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例である。図において、監視
用のCPU基板1は基板挿抜用のエジェクタと連動する
プロテクトスイッチ3と、プロテクト信号線2と、プロ
テクト信号処理部6と、ステータスLED4と、及びオ
ンボード電源5をもつ。CPU基板1は、監視制御対象
(1)7〜監視制御対象(n)9の監視制御を行ってお
り、CPU基板1と各監視制御対象7〜9は監視制御用
バス12及びプロテクト制御信号線11により接続され
ている。さらにCPU基板1はバッテリーバックアップ
メモリ14とメモリ用ローカルバス13にて接続され
る。また10はローカルI/Oである。
る。図1は本発明の一実施例である。図において、監視
用のCPU基板1は基板挿抜用のエジェクタと連動する
プロテクトスイッチ3と、プロテクト信号線2と、プロ
テクト信号処理部6と、ステータスLED4と、及びオ
ンボード電源5をもつ。CPU基板1は、監視制御対象
(1)7〜監視制御対象(n)9の監視制御を行ってお
り、CPU基板1と各監視制御対象7〜9は監視制御用
バス12及びプロテクト制御信号線11により接続され
ている。さらにCPU基板1はバッテリーバックアップ
メモリ14とメモリ用ローカルバス13にて接続され
る。また10はローカルI/Oである。
【0007】このシステムにおいてCPU基板1を抜く
場合、CPU基板1内のプロテクトスイッチ3が挿抜用
エジェクタに連動してONとなる。プロテクトスイッチ
3がONとなるとCPU基板1はプロテクトモードとな
る。プロテクトモードになった時点でCPU基板1が監
視制御対象7〜9に制御を行っている場合にはその制御
終了後、何も制御を行っていない場合には即時に監視制
御用バス12をプロテクト制御信号線11を用いて、C
PU基板1及び監視制御対象7〜9の両方で閉塞する。
閉塞後、CPU基板1は監視制御の最終情報をメモリ用
ローカルバス13経由でバッテリーバックアップメモリ
14に書き込む。書き込み完了後CPU基板1はステー
タスLED4を点灯させ、基板を抜くことが可能である
ことを運用者に通知する。これにより運用者はCPU基
板1を抜くことが出来る。
場合、CPU基板1内のプロテクトスイッチ3が挿抜用
エジェクタに連動してONとなる。プロテクトスイッチ
3がONとなるとCPU基板1はプロテクトモードとな
る。プロテクトモードになった時点でCPU基板1が監
視制御対象7〜9に制御を行っている場合にはその制御
終了後、何も制御を行っていない場合には即時に監視制
御用バス12をプロテクト制御信号線11を用いて、C
PU基板1及び監視制御対象7〜9の両方で閉塞する。
閉塞後、CPU基板1は監視制御の最終情報をメモリ用
ローカルバス13経由でバッテリーバックアップメモリ
14に書き込む。書き込み完了後CPU基板1はステー
タスLED4を点灯させ、基板を抜くことが可能である
ことを運用者に通知する。これにより運用者はCPU基
板1を抜くことが出来る。
【0008】次にCPU基板1の挿入時についてである
がCPU基板1は挿入されるとまずバッテリバックアッ
プメモリ14より監視制御情報を読み出し内部の状態を
一致させた上で立ち上がる。本発明においては、CPU
基板1の挿入時には監視制御情報を一致させた上で立ち
上がるため監視制御対象7〜9との状態不一致を防ぐこ
とができる。
がCPU基板1は挿入されるとまずバッテリバックアッ
プメモリ14より監視制御情報を読み出し内部の状態を
一致させた上で立ち上がる。本発明においては、CPU
基板1の挿入時には監視制御情報を一致させた上で立ち
上がるため監視制御対象7〜9との状態不一致を防ぐこ
とができる。
【0009】
【発明の効果】以上説明したように本発明は、監視制御
情報をCPU基板の挿抜時にバックアップ/リストアす
ることにより、運用中にCPU基板を差し替えても監視
制御対象とCPU基板の間で状態の不一致が発生しない
という効果を有する。
情報をCPU基板の挿抜時にバックアップ/リストアす
ることにより、運用中にCPU基板を差し替えても監視
制御対象とCPU基板の間で状態の不一致が発生しない
という効果を有する。
【図1】本発明の一実施例のブロック図。
1 CPU基板 2 プロテクト信号線 3 プロテクトスイッチ 4 ステータスLED 5 オンボード電源 6 プロテクト信号処理部 7 監視制御対象1 8 監視制御対象2 9 監視制御対象n 10 ローカルI/O 11 プロテクト制御信号線 12 監視制御用バス 13 メモリ用ローカルバス 14 バッテリーバックアップメモリ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 1/18 G06F 3/00 G06F 11/00 330
Claims (4)
- 【請求項1】 監視制御を行うCPU基板と複数の監視
制御対象とからなる監視制御システムにおいて、前記C
PU基板が挿抜時にエジェクタに連動して動作するプロ
テクトスイッチと、前記プロテクトスイッチON時に監
視制御対象に対して行っている制御終了後監視制御対象
に監視制御用のバスを閉塞させるプロテクト信号を送出
するプロテクト信号処理部とを有するとともに、挿抜さ
れるCPU基板外にCPU基板の最終監視制御データを
バックアップするためのバックアップメモリを備え、前
期CPU基板の挿抜時に監視制御情報をバックアップす
ることを特徴とする監視制御システム。 - 【請求項2】 前記CPU基板が活線挿抜時にプロテク
ト信号により監視制御用バスを閉塞することを特徴とす
る請求項1の監視制御システム。 - 【請求項3】 前記CPU基板が、監視制御データをバ
ックアップメモリに格納したあと点灯する発光手段を具
備する請求項1の監視制御システム。 - 【請求項4】 基板挿抜用エジェクトに連動するプロテ
クトスイッチとプロテクトスイッチON時に監視制御対
象に対して行っている制御終了後プロテクト信号を送る
ためのプロテクト信号処理部とを有する監視制御用CP
U基板と、挿抜されるCPU基板外にCPU基板の最終
監視制御データをバックアップする監視制御情報バック
アップメモリと、前記CPU基板と監視制御情報バック
アップメモリ間のプロテクト制御信号線とを備えること
により、CPU基板を抜く際にプロテクトスイッチが自
動的にONとなりその時点での監視制御情報をバックア
ップメモリに書き込むとともに監視制御対象が誤動作し
ないように監視制御用のパスを閉塞することを特徴とす
る監視制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7159707A JP2885136B2 (ja) | 1995-06-27 | 1995-06-27 | 監視制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7159707A JP2885136B2 (ja) | 1995-06-27 | 1995-06-27 | 監視制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0916288A JPH0916288A (ja) | 1997-01-17 |
JP2885136B2 true JP2885136B2 (ja) | 1999-04-19 |
Family
ID=15699550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7159707A Expired - Lifetime JP2885136B2 (ja) | 1995-06-27 | 1995-06-27 | 監視制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2885136B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4624138B2 (ja) * | 2005-03-04 | 2011-02-02 | 富士通株式会社 | 通信制御装置及びその機能ユニット |
WO2007088575A1 (ja) * | 2006-01-31 | 2007-08-09 | Fujitsu Limited | システム監視装置の制御方法、プログラム及びコンピュータシステム |
JP2010044629A (ja) * | 2008-08-13 | 2010-02-25 | Nec Corp | サーバブレード、ブレードサーバ装置、サーバブレード制御方法、プログラム及び記録媒体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313927A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | Cpuボード交換方式 |
JPH0764674A (ja) * | 1993-08-31 | 1995-03-10 | Nec Gumma Ltd | 情報処理装置用増設ボード |
-
1995
- 1995-06-27 JP JP7159707A patent/JP2885136B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0916288A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6662281B2 (en) | Redundant backup device | |
US6954834B2 (en) | Data backup including tape and non-volatile memory units and method of operating same | |
US5204963A (en) | Method and apparatus for a backup power controller for volatile random access memory | |
JP3477689B2 (ja) | 磁気ディスク制御装置 | |
US7724643B2 (en) | Recovery of duplex data system after power failure | |
US7085886B2 (en) | Autonomic power loss recovery for a multi-cluster storage sub-system | |
CN106356097A (zh) | 一种防止数据丢失的保护方法和装置 | |
JP2002529853A (ja) | 大容量メモリを備えたサブシステムのハードディスクのために書き込みを保護したディスクキャッシュ装置と方法 | |
JP2885136B2 (ja) | 監視制御システム | |
US5408421A (en) | Portable battery back-up data cartridge | |
US20070260922A1 (en) | Method of protecting data in cache memory of storage system | |
US20020027508A1 (en) | Power failure managing device and method for managing a power failure | |
JPH09212424A (ja) | ディスクキャッシュ及びディスクキャッシュ方法 | |
JP2885700B2 (ja) | 監視制御システムおよびそのcpu基板リスタート方法 | |
JPH1145105A (ja) | Cnc装置のデータのバックアップ方式 | |
JP2004078963A (ja) | キャッシュメモリバックアップ装置 | |
JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
JP2001211231A (ja) | 伝送装置管理システム及びそれに用いる履歴管理方式 | |
JP2000322333A (ja) | コンピュータ装置における装置固有情報の自動退避/自動復旧方式及び方法 | |
JP4009401B2 (ja) | ディスク制御装置及びプログラムを記録した記録媒体 | |
JPH06332808A (ja) | データ保護装置 | |
JPH0887457A (ja) | Ramのバッテリ異常情報の取得装置 | |
JPH0695973A (ja) | ファクシミリ装置 | |
KR100584416B1 (ko) | 프로세서 보드 탈장시 발생하는 비정상 인터럽트 필터링 방법 | |
JPH09218750A (ja) | 磁気ディスクサブシステムの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |