JP2884250B2 - パイプライン形の単一ポートｚ―バッファを更新する効果的な方法 - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明はコンピュータ制御ビデオ・ディスプレー・シ
ステムが観察者に対して３次元の画像表現を提示できる
ようにＺ値用のＺ−バッファを備えた形式の、観察者に
対してビデオ・ディスプレー装置に画像を提示するラス
タ走査のコンピュータ制御ビデオ・ディスプレー・シス
テムに関する。本発明は特に古いＺ値に代えて新たなＺ
値でＺ−バッファを更新する方法に関する。

動作に際して従来のラスタ走査技術を利用したコンピ
ュータ制御のビデオ・ディスプレー・システムは他の素
子と共にスクリーン上の１つの対象が別の対象の前にあ
るか、後にあるかを示す情報を含んだＺ−バッファを利
用することによって、画像の３次元表現を観察者に提示
する。すなわち、Ｚ−バッファは対象が隠れているか
（例えば別の対象又は面の後にある場合）、見えるかを
示すためにスクリーン上の各ピクセルに関する情報を含
んでいる。図５は従来のRGBビデオ・モニタ又は液晶デ
ィスプレー装置のようなビデオ・ディスプレー装置のス
クリーン装置のスクリーン200を図示している。ビデオ
・スクリーン200に重ねてX,Y及びＺ軸を有する直交座標
系が図示されている。このような軸（すなわちＸ軸201,
Y軸202,及びＺ軸203）が通常はコンピュータ制御のビデ
オ・ディスプレー・システムの定常動作中にスクリーン
200上に現れることが理解されよう。軸の基点204はディ
スプレー領域の左上の隅に示され、座標（0,0,0）が割
り当てられている。ビデオ・ディスプレー装置のスクリ
ーン200は画像内の各ピクセルのカラーと輝度を表すピ
クセル値を（ディジタル／アナログ変換後に）フレーム
・バッファから受けるため従来の方法でコンピュータ制
御ディスプレー・システムに連結されることが理解され
よう。

従来のラスタ走査技術（“ラスタ化”）では、ビデオ
・ディスプレー装置の電子ビームが行の左端から右端へ
と走査されると、行205のようなピクセルの各行が作図
される。このようにして、例えば行205として示された
行Y₀がＸ＝からＸの最大値（Xmax）へと走査される。

このような従来型のコンピュータ制御ディスプレー・
システムは一般にフレーム・バッファ及びＺ−バッファ
を有している。フレーム・バッファは画像内の各ピクセ
ルのカラー及び輝度のディジタル表現を保持する記憶装
置（例えばDRAM又はSRAM）である。フレーム・バッファ
はビデオ・ビットマップとも呼ばれる。Ｚ−バッファは
フレーム・バッファ内の各ピクセルごとに一つの数字を
保持する記憶装置である。この数字の値は観察者とピク
セルにてディスプレーされている対象との距離を示す。
図５に示すように、Ｚ値が小さいことは対象が観察者に
近いことを示している。逆にＺ値が大きいと対象が観察
者に近いようなシステムにすることもできる。

ここで図１を参照しつつ従来の方法に基づきＺ−バッ
ファを更新する従来型のプロセスを説明する。図１はコ
ンピュータ・システムの一部である高性能グラフィック
・システムの構成図を示す。グラフィック・サブシステ
ムは図形更新制御装置１とフレーム・バッファ10とＺ−
バッファ11とを備えている。図１の図形更新制御装置１
はフレーム・バッファ10の更新とＺ−バッファ11の更新
とを制御する。図１に示したグラフィック・サブシステ
ムは本発明の出願人が販売しているIRIS 4D/60ワーク
ステーションのような高性能ワークステーションにみら
れる従来型のシステムである。フレーム・バッファと共
にＺ−バッファを使用している他の公知のグラフィック
・サブシステムは公知であり、図１に示したグラフィッ
ク・システムと同様に動作する。

図形更新制御装置１は走査線（“行”）内のピクセル
群ごとに、一般に複数のピクセル位置を含む走査線内の
ピクセル群にわたって各ピクセルの新たなピクセル値及
び新たなＺ−値を計算する。図形更新制御装置１は基本
的に走査線全体にわたって新たなピクセル及びＺ−値を
計算する。例えば、各走査線が512のピクセル位置を含
む場合（すなわち１ないし512を含むその間の任意の整
数に等しい値を有する場合）、図形更新制御装置１は従
来の方法で各ピクセル位置ごとに新たなピクセル値と新
たなＺ値を計算する。ディスプレー装置に既にディスプ
レーされた各ピクセル位置はＺ−バッファ及びフレーム
・バッファにそれぞれ記憶された古いＺ値及び古いピク
セル値を有している。各ピクセル位置ごとに図形更新制
御装置１は次の４つの動作段階を実行する。第１に、図
形更新制御装置１は計算中の、又は既に計算済みの現在
のピクセルに対応するＺ−バッファ11内の古いＺ値を読
み出す。第２に、図形更新制御装置１は計算中の現在の
ピクセルがフレーム・バッファ10内に既に記憶されてい
るピクセルよりも観察者に近いかどうかを判定するた
め、Ｚ−バッファ11から読み出された古いＺ値を現在の
ピクセル位置用に計算されている新たなＺ値と比較す
る。第３に、そのピクセル位置の新たなピクセルがフレ
ーム・バッファ10に既に記憶されているピクセルより観
察者に近い場合は、現在のピクセル位置用の新たなピク
セル値がフレーム・バッファに書き込まれる。すなわ
ち、代表的な実施態様では、図形更新制御装置１は現在
のピクセル位置の新たなＺ値がそのピクセル位置の古い
Ｚ値よりも小さいかどうかを判定する。小さい場合は、
図形更新制御装置１はデータ母線14及び18を経て新たな
ピクセル値を供給しつつ、アドレス及び制御母線12を経
て現在のピクセルのための適宜のピクセル位置をアドレ
ス指定する。第４の段階では図形更新制御装置１はその
位置での新たなピクセルがフレーム・バッファ10に記憶
されているピクセルより観察者に近い場合は、現在のピ
クセル位置用の新たなＺ値をＺ−バッファ11に書き込
む。新たなＺ値が古いＺ値よりも小さくない場合は、バ
ッファ内の古いピクセル値と古いＺ値は変化されず（何
故ならば古いピクセルが新たなピクセルの前にあるから
である。）、図形更新制御装置は次のピクセル位置に移
動する。

次にこの４つの段階が次のピクセルについて反復され
る。このようにして、次のピクセル位置について、その
ピクセル用の新たなＺ値と共に新たなピクセル値が計算
される。次に古いＺ値がＺ−バッファ10から読み出さ
れ、そのピクセル位置について、新たなピクセルが古い
ピクセルよりも観察者に近いかどうかを判定するため新
たなピクセル値と比較される。新たなピクセルが古いピ
クセルよりも近い場合は、フレーム・バッファは新たな
ピクセル値に更新され、Ｚ−バッファは新たなＺ値に更
新される。図１に示したグラフィック・サブシステムか
ら、バッファ10とＺ−バッファ11がデータ母線14及びア
ドレス及び制御母線12を共用しているので、一時点で一
つのバッファだけが読出し、又は書き込み可能であるこ
とが理解されよう。本発明では、最初の３段階をパイプ
ライン化して、異なるピクセルについて３段階が全て同
時に、又はほぼ同時に出現できるグラフィック・サブシ
ステムの体系が開示されている。更に、本発明の方法に
従って、Ｚ−バッファの更新を要求するピクセル位置の
連続した群が存在するかどうかを判定した後で始めてＺ
−バッファが更新される。この方法によってＺ−バッフ
ァを更新するのに要する時間を短縮でき、従って、画像
が処理され、ビデオ・ディスプレー・システムで観察で
きる速度が早まる。本発明の詳細な体系及び方法を説明
する前に、図１に示した従来型の体系を説明することが
有益であろう。

Ｚ−バッファを使用した従来のグラフィック・サブシ
ステムは代表的には図１に示す体系を有している。この
従来型の体系の顕著な特徴の一つはＺ−バッファとフレ
ーム・バッファとが共通のデータ母線を共用しており、
かつ共通のアドレス及び制御母線を共用していることで
ある。すわわち、フレーム・バッファ10とＺ−バッファ
11は共通のデータ母線14を共用し、かつ共通のアドレス
及び制御母線12を共用している。この従来型のシステム
では、図形更新制御装置は次のピクセルに移動する前に
一つのピクセルごとに前述の４つの段階を全て実施す
る。フレーム・バッファ10とＺ−バッファ11とが従来
の、公知のダイナミックRAMである場合は、更新は図形
更新制御装置１によって実行される記憶装置更新技術を
利用して行われる。ビデオ・ディスプレー装置もフレー
ム・バッファからピクセルをアクセスし、それらのピク
セルを母線17を経て従来型のビデオ・ディスプレー回路
（例えばディジタル／アナログ変換器）及びコンピュー
タ・モニタのようなビデオ・ディスプレー装置へと出力
する図形更新制御装置１によって実行される従来の、公
知のビデオ更新技術によって更新される。本発明の詳細
を不要に判りにくくしない為に、このような従来型の公
知の回路はここでは説明しない。

図形更新制御装置１は汎用マイクロプロセッサ、又は
母線６を経てコンピュータの主CPUから指令及び図形デ
ータを受ける特別に設計された図形更新装置チップでよ
い。主CPUは一般に例えば走査線に沿って開始Ｘ位置か
ら終了Ｘ位置までの線を作図するような指令を発し、こ
の指令は図形更新制御装置１によって認識される。更
に、主CPUはレジスタ２に記憶されたある種の図形デー
タを供給し、このデータは一般に作図される最初のピク
セル（そのピクセル値は最初のピクセルのカラー及び輝
度をディジタルで表す）用の基点ピクセル値（ピクセル
ｓ）、及び基点ピクセルの開始X,Y,Z位置（Xs,Ys,Zs）
及び終了Ｘ位置、及び図形更新制御装置１によって作図
される線の長さ全体にわたるＺの変化（デルタＸ）及び
ピクセル値の変化（デルタ・ピクセル）を含んでいる。
レジスタ２内に記憶された指令はプログラム記憶装置５
内のサブルーチン入口値でよく、この値はALU及び制御
装置３がレジスタ２から検索し、プログラム記憶装置５
内に適宜のサブルーチンを入力するために利用する。図
形更新制御装置１の記憶装置４は作業記憶装置として使
用され、新たなピクセル用に新たに計算された値と、各
ピクセル位置用の新たなＺ値を受ける。母線６は一般に
図形更新制御装置１が開始Ｘ値から終了Ｘ値まで以前の
指令を処理する期間中に待機状態を主CPUに指示する導
体を備えている。待機状態の期間は主CPUは図形更新制
御装置１にそれ以上の指令及び図形データを供給するこ
とを抑制する。

代表的な従来型の実施例での図形更新制御装置１は最
初のピクセル位置Xsの後の各ピクセル位置について、各
ピクセル位置用のデルタ・ピクセル値を以前のピクセル
位置のピクセル値に加算することによって新たなピクセ
ル値を計算する。このようにして、例えばピクセル位置
Xs＋１の場合、ピクセル値はピクセルｓ＋デルタ・ピク
セルであり、ピクセル位置Xs＋２の第２のピクセル位置
の場合、ピクセル値はピクセルｓ＋２（デルタ・ピクセ
ル）である。各々の進行するピクセル値へのデルタ・ピ
クセルのこのような増分的な加算は主CPUがピクセルの
特定の行、又は行の一部のために作図されるものと指定
したＸの全範囲で継続される。新たなＺ値は各々先行す
るＺ値にデルタＺを加算することによって計算され、こ
こに開始Ｚ値はZsである。特定のピクセル位置について
新たなＺ値を計算した後、古いＺ値はアドレス及び制御
母線12上のそのＺ値のアドレスを指示することによって
Ｚ−バッファから読み出され、それによってデータ母線
14及び母線18を経てそのピクセル位置の古いＺ値が図形
更新制御装置１へと出力される。次に特定のピクセル位
置の古いＺ値がその特定のピクセル位置の新たなＺ値と
比較される。（対応する新たなピクセル値で）計算され
たばかりのピクセルがフレーム・バッファ内に既にある
ピクセルよりも観察者に近い場合は、フレーム・バッフ
ァは新たなピクセル値で更新され、Ｚ−バッファ11は新
たなＺ値で更新される。このように代表的な実施例で
は、ALU及び制御装置３が古いＺ値を読み出し、新たな
Ｚ値と古いＺ値とを比較して更新された特定のピクセル
位置用の新たなＺ値が古いＺ値未満であるかどうかを判
定する。新たなＺ値が古いＺ値未満でない場合は、フレ
ーム・バッファ10内のピクセル値は更新されず、同様に
Ｚ−バッファ内のそのピクセル位置用の古い値も更新さ
れていない。しかし、現在のピクセル位置用の新たなＺ
−バッファ値がそのピクセル位置用の古いＺ値未満であ
る場合は、ALU及び制御装置３はそのピクセル位置に対
応するアドレスをアドレス及び制御母線12を経てフレー
ム・バッファ10へと供給せしめ、一方、ピクセル値は母
線18を経てデータ線14に供給され、それによって新たな
ピクセル値をフレーム・バッファ10の適宜の位置に書き
込む。次にALU及び制御装置３がそのピクセル位置用の
Ｚ値の適宜なアドレスをアドレス及び制御母線12上に出
現させると、Ｚ−バッファは図形更新制御装置１によっ
て更新され、一方、母線18を経て、次にデータ母線14を
経て新たなＺ値が提示され、それによって新たなＺ値が
Ｚ−バッファ11に書き込まれる。フレーム・バッファ10
とＺ−バッファ11を更新した後、図形更新制御装置１が
最後の指令の実効を終了していない限り、図形更新制御
装置１は前述と同じ４つの段階について次のピクセル位
置に移動する。終了している場合は図形更新制御装置１
は主CPUへの待機信号を起動停止し、主CPUから次の指令
と図形データとを検索する。

図１に示した従来型のグラフィック・システムは代表
的にはIRIS 4D/60のような高性能グラフィック・ワー
クステーションにみられるものである。これらのグラフ
ィック・システムは高性能を発揮するものの、一つのバ
ッファ（フレーム・バッファ又はＺ−バッファのいずれ
か）しかアドレス可能ではなく、一時に一つのバッファ
しかデータの出力又はデータの受領が可能ではない。更
に、前述の４段階の動作は各ピクセル位置ごとに順次実
行され、次に後続の各ピクセル位置について再度実行さ
れ、並行処理のために重複したり、割り込みしたりしな
い。Ｚバッファ用のアドレス及び制御線とは異なるフレ
ーム・バッファ用の別個のアドレス及び制御線を使用
し、一方、同時にＺデータ・イン用のポートと、Ｚデー
タ・アウト用のポートとを有する双対ポートを使用する
ことによって上記の問題点を解決するグラフィック体系
は開示されている。（例えば、1988年度IEEEソリッド・
ステート回路国際会議の論文「10Mピクセル/S Guaraud
陰影を備えた32b3−Ｄグラフィック・プロセッサ・チッ
プ」168−169、132ページを参照）しかし、これらの図
形処理チップは動作を効率よく重複することができず、
かつ単一ポートのＺ−バッファよりもコストが高い。何
故ならば単一ポートの記憶装置の場合母線が少なくて済
み、又、一般に安価なチップを利用できるからである。

従って、本発明の課題は装置の速度を高め、同時に単
一ポートのＺ−バッファ記憶装置を更新するコスト効率
がよい体系と方法を提供するため、重複（割り込み）さ
れる並行動作を実行する効率のよいグラフィック体系を
提供することである。

発明の要約 コンピュータ・モニタのようなビデオ・ディスプレー
装置の観察者にビデオ・ディスプレー装置上で画像の３
次元表現を提示するためのラスタ走査、コンピュータ制
御のビデオ・ディスプレー・システムで使用するパイプ
ライン形の単一ポート・Ｚ−バッファを更新する方法と
体系を以下に開示する。コンピュータ制御のビデオ・デ
ィスプレー・システムはＺ値を記憶するＺ−バッファと
ピクセル値を記憶するフレーム・バッファとを備えてい
る。Ｚ−バッファは従来の図形更新制御装置とほぼ同一
の図形更新制御装置と連結された単一の、両方向データ
・ポートを有している。フレーム・バッファは単一ポー
ト直接アクセス記憶装置でも双対ポート直接アクセス記
憶装置でもよい。

古いＺ値に換えて新たなＺ値でＺ−バッファを更新す
る本発明の方法は一般にラスタ走査技術で走査される走
査線又は走査線の一部にわたる複数のピクセル位置の新
たなＺ値と新たなピクセル値データとの計算から始ま
る。各々のピクセル位置にはそれぞれＺ−バッファ及び
フレーム・バッファに記憶された古いピクセル値及び古
いＺ値とが関連している。Ｚ値はビデオ・ディスプレー
にディスプレーされるピクセルの観察者に近いことを表
す。計算された各々のＺ値ごとに古いＺ値が新たなＺ値
と比較されて、そのピクセル位置で新たなＺ値が古いＺ
値の前にあるか、後にあるかを判定するためのＺ比較が
実施される。Ｚ比較は一般にラスタ走査ビデオ・ディス
プレー装置の行にわたる複数のピクセル位置をとおして
順次実施される。特定のピクセル位置でのＺ比較は、そ
の特定のピクセル位置での古いピクセルがその特定のピ
クセル位置での新たなＺ値よりも観察者に近いピクセル
を表すとフェイル状態を生成する。例えば、小さいＺ値
の方がピクセルが観察者に近いことを示す場合、古いＺ
値が新たなＺ値よりも小さい場合はフェイル状態が存在
する。Ｚ比較はその特定のピクセル位置での新たなピク
セルが古いＺ値で表される古いピクセルよりも観察者に
近い場合はパス状態を生成する。

本発明の方法に従って、Ｚ比較によって現在のピクセ
ル位置の直前のピクセル位置でのパス状態の生成に続い
て、現在のピクセル位置のフェール状態の組み合わせが
生成された後で始めてＺ−バッファは更新される。現在
のピクセル位置の直前のピクセル位置はパス状態を有す
る連続するピクセル位置群の最後のピクセル位置とな
る。（連続する−フェール状態のピクセルによって遮断
されない−複数のピクセル位置は、Ｚ値が異常なもので
ない限り殆ど常に更新を要求する。Ｚ−バッファはパス
状態を有する連続するピクセル位置群に関して更新さ
れ、この連続する現在のピクセル位置の直前のピクセル
位置で終了する。Ｚ−バッファのこのような更新はパス
状態に続くフェール状態の組み合わせの後にのみ行われ
る。

本発明の方法は一般に最初の更新ピスセル位置を決定
し、この最初の更新ピクセル位置とはパス状態を有する
連続するピクセル位置群用に新たなＺ値でＺ−バッファ
が更新され始める位置である。最初の更新ピクセル位置
を決定する段階には、同じ走査線に沿った第１と第２の
ピクセル位置について第１と第２の２つの連続するＺ比
較がそれぞれフェール状態とパス状態を生成する時点を
決定することが含まれる。第２のピクセル位置は最初に
更新されるピクセル位置となる。走査線内の最初のピク
セル位置の場合（すなわちＸ＝１）は、最初の更新ピク
セル位置を決定する段階では特別の環境である。この環
境では、最初のピクセル位置（Ｘ＝１）でのＺ比較がパ
ス状態である場合は、その最初のピクセル位置が最初の
更新ピクセル位置である。本発明の方法は次に最後の更
新ピクセル位置を決定し、この位置はＺ−バッファの更
新の終了位置である。最後の更新ピスセル位置を決定す
る段階には、同じ走査線に沿った第３と第４のピクセル
位置について第３と第４の２つの連続するＺ比較がそれ
ぞれフェール状態とパス状態を生成する時点を決定する
ことが含まれる。走査線内の最後のピクセル位置の場合
は、最後の更新ピクセル位置を決定するこの段階では特
別の環境である。この環境では、走査線の最後のピクセ
ル位置でのＺ比較がパス状態である場合は、その最後の
ピクセル位置が最後の更新ピクセル位置である。本発明
の方法に従って、Ｚ−バッファは各Ｚ比較の後ではな
く、最後の更新ピクセル位置を決定した後で、連続する
ピクセル群用の新たなＺ値で更新される。Ｚ−バッファ
の更新は最後の更新ピクセル位置を決定した直後に、連
続するピクセル群と関連する全てのＺ値（最初と最後の
更新ピクセル位置を含めてその間にあるＺ値）について
行われる。

図面の簡単な説明 図１はコンピュータ制御のビデオ・ディスプレー・シ
ステムで使用されるコンピュータ・ワークステーション
の従来型のグラフィック・システムの概略図である。

図２はＺ−バッファが単一ポートを備え、かつ本発明
の方法を利用して更新されるコンピュータ制御のビデオ
・ディスプレー・システムのグラフィック・システムの
体系の概略図である。

図３は本発明の方法の詳細な流れ図である。

図４は図２の種々の部品の時間経過に沿った状態もし
くは動作を示す時間／空間図である。

図５はフレーム・バッファ10から変換されたピクセル
値を受けるように連結されたビデオ・ディスプレー・シ
ステムのスクリーン図である。

実施例 本発明を好ましい実施例及び発明を図示した添付図面
を参照しつつ詳細に説明する。以下の説明は発明の例示
であり、本発明を限定するものではない。本発明の理解
を完全なものにするため、多くの特定の細部を説明す
る。別の例では本発明の細部を不要に不明確にしないた
め、ある種の公知の、又は従来の細部は簡略に説明す
る。図面では同一の素子には同一の参照番号を付す。

図２は本発明の方法を実施するグラフィック・システ
ムの体系を示す。図形更新制御装置25は、そのプログラ
ム記憶装置26が本発明に従ったＺ−バッファを更新する
効率の良い方法を実施する図３に示すプロセスを含む制
御プログラムを備えていることを除いて、図１に示した
図形制御装置１と同様に配置された同一の基本素子を備
えている。すなわち、図形変更制御装置25は数値を受
け、そこに保持する作業用記憶装置として利用される記
憶装置４を備えている。図形更新制御装置25は更に主CP
Uから受けた図形データ及び指令を記憶する役割を果た
すレジスタ２を備え、図形更新制御装置25はプログラム
記憶装置26内に記憶されたプログラムの制御で、母線６
を経て主CPUにより送られる指令に基づいてレジスタ２
内に記憶されたデータを処理する動作を行うALU及び制
御装置３を備えている。従来型の図形更新制御装置１と
同様に、図形更新制御装置25は従来の、公知の記憶装置
更新及びビデオ送信技術を利用する。フレーム・バッフ
ァ10は母線17によってビデオ・ディスプレー装置に連結
されている。両方向母線27はＺ−バッファ11へ、又Ｚ−
バッファ11からデータを供給する。データ母線28はフレ
ーム・バッファ10へ、又フレーム・バッファ10からピク
セル値を供給するため、図形更新制御装置15と素10との
間に連結されている。図形変更制御装置２に示すよう
に、フレーム・バッファ10は双対ポートのダイナミック
直接アクセス記憶装置（CRAM）である。或いは、バッフ
ァ10と11のいずれか、または両方用に静的直接アクセス
記憶装置（SRAM）を使用してもよい。

本発明の方法は詳細な流れ図により図３に示してあ
る。この方法には、観察者に対してビデオ・ディスプレ
ー上に画像の３次元表現を提示できるように古いＺ値に
換えて新たなＺ値でＺ−バッファを更新するプロセスが
含まれている。図３に示す段階を詳細に説明する前に、
この方法を基本的に説明しておく。本発明の方法はＺ値
を記憶するＺ−バッファと、ピクセル値を記憶するフレ
ーム・バッファとを備えたラスタ走査によるコンピュー
タ制御のビデオ・ディスプレー・システムで使用され
る。各ピクセル位置用の新たなピクセル値と新たなＺ値
が計算され、又は受領され、次にその特定のピクセル位
置用の古いＺ値がＺ−バッファから検索され、新たなＺ
値と比較されて、新たなピクセルが古いピクセルの前に
あるか後にあるかが判定される。各Ｚ比較のすぐ後でＺ
−バッファの更新をするのではなく、Ｚ−バッファは、
新たなピクセル値が古いピクセル値の手前にあって走査
線に沿って連続している（遮断されていない）という状
態のピクセル位置群の存在を判定した後で、初めて更新
される。フレーム・バッファはＺ比較でパス状態がある
場合に、各Ｚ比較の後で更新される。特に本発明に従っ
て、最初の更新ピクセル位置が決定され、この位置はパ
ス状態を有する連続するピクセル位置群用の新たなＺ値
で更新が開始される位置を示す。（新たなピクセル値が
古いピクセル値の前にある場合）走査線の最初のピクセ
ル位置の場合を除いて、最初の更新ピクセル値を決定す
る段階は第１と第２のピクセル位置用の連続する２つの
第１及び第２のＺ比較がフェール状態（新たなピクセル
の前に古いピクセルがある場合）とパス状態とをそれぞ
れ生成する時点を決定する段階を含んでいる。第２のピ
クセル位置はＺ−バッファの更新が開始される最初の更
新ピクセル位置になる。最初の更新ピクセル位置を決定
するこの段階では走査線の最初のピクセル位置の場合は
特殊な環境である。この環境では、最初のピクセル位置
（Ｘ＝１）用のＺ比較の結果がパス状態である場合、そ
の最初のピクセル位置が最初の更新ピクセル位置であ
る。本発明の方法に従って、最後の更新ピクセル位置が
次に決定され、このピクセル位置はＺ−バッファの更新
終了位置を示す。最後の更新ピクセル位置を決定する段
階には、第３と第４のピクセル位置について第３と第４
の２つの連続するＺ比較がそれぞれフェール状態とパス
状態を生成する時点を決定することが含まれる。第３の
ピクセル位置は最後の更新ピクセル位置である。最後の
更新ピクセル位置を決定するこの段階では走査線内の最
後の更新ピクセル位置の場合は特殊な環境である。この
環境では、走査線内の最後のピクセル位置用のＺ比較の
結果がパス状態である場合、その最後のピクセル位置が
最後の更新ピクセル位置である。最初の更新ピクセル位
置と最後の更新ピクセル位置とを決定後、Ｚ−バッファ
は連続するピクセル位置群から（最初の更新ピクセルを
含む）最後の更新ピクセル位置まで（最後の更新ピクセ
ル位置を含む）の新たな値で更新される。

次に本発明の方法を図３及び図５を参照して詳細に説
明する。図５はビデオ・ディスプレー装置のスクリーン
200を示し、本発明の原理を説明するため仮想の直交座
標系がスクリーン200上に重複されている。特に各々が
基点204から発するＸ軸201、Ｙ軸202及びＺ軸203が図５
に示されている。電子ビームのラスタ走査に沿った走査
線（従来のCRTビデオ・モニタを使用したものと想定）
が参照番号205で示してある。その走査線205用のＹ位置
をY₀と呼ぶ。図５には２つの表面206及び207が示されて
いる。スクリーン200を観察する観察者は図５に示すよ
うに表面207の少なくとも一部が表面206の前にあたりそ
のため表面206が図５に示すように隠れる状態で３次元
表現が提示されていることが理解されよう。Ｚ−バッフ
ァの更新は一般に線ごとに行われる。それは各行を必要
に応じてフレーム・バッファ10及びＺ−バッファへと更
新可能であり、次に従来の、公知のビデオ更新技術を利
用してディスプレーされ、母線17を経てピクセル値をビ
デオ・ディスプレー装置に供給できるように、主CPUが
母線６を経て図形データ及び指令を行ごとに図形更新制
御装置25に供給することによる。

本発明のプロセスを開始する前に、従来の技術と同様
に各Ｚ値の最大値（従って観察者から可能な限り最も離
れた位置）をＺ−バッファにセットし、かつフレーム・
バッファに各ピクセルを背景カラー（例えば黒）にセッ
トすることによりＺ−バッファ11及びフレーム・バッフ
ァ10が起動される。次に主CPUは表面をピクセルへと分
解し、どの線が作図されるか、線のカラー、その輝度等
を決定することによってビデオ・ディスプレーにディス
プレーされる各表面を処理する。次に主CPUは線の開始
点及び終了点、及び線のピクセルのカラー及び輝度の変
化を決定し、図形更新制御装置25に図形データを供給す
る。

本発明の方法は参照番号50を付した節点Ａで開始され
る。この節点に続く第１の段階は段階51であり、そこで
はALU及び制御装置３によってＺ−バッファ11から開始
ピクセル位置Xs用の古いＺ値が読み出される。このALU
及び制御装置３はアドレス及び制御母線29を経て前記Ｚ
値用のアドレス及びRAS及びCASのようなある種の制御信
号を送る。Ｚ−バッファ11からのＺ値はＺデータ母線27
に現れ、記憶装置４に記憶される。段階51では更に、開
始ピクセル位置Xs用の新たなピクセル値が決定される。
（この最初の場合、Xs用のピクセル値は一般にレジスタ
２に記憶され、従って補足的計算なしでレジスタ２から
検索される。）古いＺ値が段階51で読み出された後、古
いＺ値は段階52で新たなＺ値と比較される。この比較に
よって新たなピクセル値が古いピクセル値の前（すなわ
ちパス状態）又は後（すなわちフェール状態）のいずれ
であるかが判定される。古いピクセル値が新たなピクセ
ル値の前にある場合は、古いピクセル値は新たなピクセ
ル値未満であり、段階52の結果はNOとなる。一方、新た
なピクセル値が古いピクセル値の前にある場合は、新た
なピクセル値は古いピクセル値未満であり、段階52の結
果はYESとなり、その場合は処理は後に説明する段階56
に進行する。段階52の結果がNOである場合は、処理は段
階53に進行し、そこでは現在のＸ値がＸ＋１にセットさ
れる。（すなわち、Ｘ値が１だけ増分されて、処理は現
在の走査線に沿って次のピクセル位置に移動する。）本
発明の次の処理段階では、図形更新制御装置25はＸで表
される現在のピクセル位置が作図されている現在の線の
終端（Xeで表される）である終了Ｘ位置以上であるかど
うかを判定する。Xeの値を超えている場合は段階54の結
果はYESであり、処理は参照番号61で示した節点Ｂに進
行する。節点Ｂは段階64で示した待機状態に進行し、そ
こでは図形更新制御装置25は主CPUからの母線６を経た
新たな指令を待機する。その新たな指令を受領後、図形
更新制御装置は再び節点Ａに戻る。段階54の結果がNOで
ある場合は、次の段階55が実行され、そこでは現在のＺ
値がＺ＋デルタＺにセットされる。この段階55は段階53
で計算されたピクセル位置用の新たなＺ値を計算する。
図形更新制御装置は走査線に沿ってすパンを作図する各
指令によって、開始ピクセル値と開始座標（Xs,Ys,Zs）
及びスパンに沿ったXeで表される終了ピクセル値、及び
ピクセルからピクセルへのＺ値の平均変化（デルタＺ）
及びXsからXeまでのスパン全体にわたるピクセルからピ
クセルへのＺ値の平均変化（デルタＺ）を含むある種の
図形データを受領することが想起されよう。デルタＺ及
びデルタ・ピクセルはＺ値及びピクセル値のそれぞれの
増分的変化を表し、この増分的変化は必ずではないが、
一般にスパン全体にわたって一定である。段階55に続い
て、処理は段階51の始まりに戻り、そこで次のピクセル
位置用の古いＺ値が読み出され、そのピクセル位置用の
新たなピクセル値が計算される。（新たなピクセル値は
先行のピクセル値にデルタ・ピクセルを加算することに
よって計算される。先行のピクセル値は現在のピクセル
値の計算中に記憶装置４に記憶されるものとする。）作
図された線用の新たなＺ値が古いＺ値と等しいか（すな
わち線の深さに変化がない）、それ以上である場合、処
理はピクセル位置がXe位置の値を超えるまで段階52,53,
54及び55を含むループの循環を継続する。ピクセル位置
がXe位置の値を超えた場合は、処理は前述のように節点
Ｂに進行する。

新たなＺ値が古いピクセルの前にあるピクセルを表す
場合、処理は段階52から、新たなピクセル値がＸ及びＹ
で表される現在のピクセル位置に書き込まれる段階56に
進行する。勿論、走査線にわたって新たなピクセル値及
びＺ値を計算し、更新する間、Ｙ値は一定であることが
理解されよう。段階56の後は、処理は段階57に進行し、
そこでは保存変数ＸがＸの現在値と等しくセットされ、
保存変数ＺがＺの現在値と等しくセットされる。Ｘ及び
Ｚ用のこれらの変数及び現在値は記憶装置４に記憶でき
ることが了解されよう。更に、ALU及び制御装置３が記
憶装置４、レジスタ５及びプログラム記憶装置26と連携
して図形更新制御装置３に示した処理を行う演算制御を
行うことも理解されよう。段階57に続いて段階58ではＸ
座標で表される現在のピクセル位置が１だけ増分され
て、処理を次のピクセル位置へと移動する。次に段階59
では処理はＸの現在値で表される現在のピクセル位置が
Xeの値を超えているかどうかが判定される。前述のとお
り超えている場合は、ALU及び制御装置３が段階64で休
止し、そこで母線６を経た主CPUからの新たな指令を待
機する。段階59で現在のピクセル位置がXeのピクセル位
置未満であることが判定されると、処理は段階60に進行
し、そこで現在のＺ値がデルタＺだけ増分され、次に処
理は参照番号63で示される節点Ｃに進行する。図形更新
制御装置３に示した節点は本発明の処理をより明解に示
すためであることが理解されよう。

処理は節点３から直ちに段階65に進行し、そこで図形
更新制御装置25のALU及び制御装置３が母線27を経て現
在のピクセル位置（Ｘ）用の古いＺ値を得るためアドレ
ス及び制御母線29を介してアドレスを供給する。段階65
では更に現在のピクセル位置（Ｘ）用の新たなピクセル
値がALU及び制御装置３によって計算される。段階65で
得られた古いＺ値は記憶装置４内に記憶でき、この記憶
装置は次にALU及び制御装置３と連携して（段階60でALU
及び制御装置３によって計算された直後の）新たなＺ値
をＺ−バッファ11から読み出されたばかりの古いＺ値と
比較する。新たなＺ値が古いＺ値未満である場合は、段
階66から段階67に続くことが理解されよう。一方、新た
なＺ値が古いＺ値未満ではない場合は、後に詳述する段
階71に続く。

段階67を参照すると、ALU及び制御装置３によって、
アドレス及び制御母線30を介してアドレス及び制御信号
を供給し、更にフレーム・バッファ10に連結されたピク
セル・データ母線28を介して新たなピクセルを供給する
ことによって、現在のピクセル値がフレーム・バッファ
10に書き込まれる。アドレス及び制御母線30を介して供
給されたアドレスは現在のピクセル位置用にアドレス指
定される。このようなアドレス生成は従来型の図形更新
制御装置１及び図形更新制御装置25で使用される従来
の、公知の技術である。段階67で新たなピクセル値をフ
レーム・バッファ10に書き込んだ後、処理は段階68に進
行し、そこで現在のピクセル位置（Ｘで表される）が１
だけ増分される。その後に続く段階69で現在のピクセル
位置はXeピクセル位置の値と比較される。その比較が真
（YES）である場合は（すなわち、現在のピクセル位置
がXe以上である場合は、）、処理は段階71に進行する。
段階69での吟味が偽（NO）である場合は、現在のＺ値は
段階70でデルタＺだけ増分され、この増分的な加算はAL
U及び制御装置３によって行われ、これはその後現在の
Ｚ値を記憶装置４に記憶する。段階70に続いて、処理は
段階65の始まりに再循環し、そこで次のピクセル位置用
に古いＺ値がＺ−バッファ11から読み出され、新たなピ
クセル値がALU及び制御装置３によって計算される。新
たなピクセルがXeの値を超えたい端を有するスパンだけ
書き込まれる間は、処理は段階65,66,67,68,69及び70を
反復的に循環する。古いピクセルの背後に新たなピクセ
ルが見出されると直ちに処理は循環ループ（すなわち6
5,66,67,68,69及び70により構成されるループ）を出
て、段階71,72,73,74及び75から成るＺ−バッファ更新
ルーチンに入る。Ｚ−バッファ更新サブルーチンは段階
71で始まり、そこで最終変数Ｘが現在のピクセル位置に
セットされる。次の段階72では変数Ｘは保存変数Ｘの値
と等しくセットされ、変数Ｚは保存変数Ｚの値と等しく
セットされる。保存変数Ｘ及び保存変数Ｚは、最初の最
新ピクセル位置（すなわち保存変数Ｘ）が決定され、保
存された段階57で決定されたことが想起されよう。同様
に、段階71で、最後の更新ピクセル位置が決定される。
段階71の場合は、最後の更新ピクセル位置は最終変数Ｘ
の値によって表されるピクセル位置の直前のピクセルで
ある。

段階72に続いて、処理は新たなＺが最初の更新ピクセ
ル位置に書き込まれる段階73に進行する。その後に段階
74が続き、そこでは次のピクセル位置に移動するため現
在のピクセル位置が１だけ増分され、又、Ｚ値がデルタ
Ｚだけ増分される。段階75でピクセル位置の現在値（Ｘ
で表される）が最後の最新ピクセルの後は最初のピクセ
ルとなる最終変数Ｘと等しいかどうかが判定される。こ
の判定の結果が偽（NO）である場合は、処理は段階75か
ら段階73に再循環して、次の更新Ｚ値をＺ−バッファに
書き込む。Ｚ−バッファの更新は最初の更新ピクセル位
置で始まり、最後のピクセル位置で終わる連続するピク
セル位置群用に段階73,74及び75を通して継続される。
最後の更新ピクセル位置はピクセル位置、最終Ｘで表さ
れるピクセルの直前のピクセルとなる。段階75で真（YE
S）である場合は直ちに処理は節点Ｄ（参照番号62で示
す）に進行し、そこから直ちに段階53に続き、前述の処
理が継続される。

次に、より迅速なＺ−バッファ更新を可能にする動作
の重複する性質を示す図系更新制御装置４を参照して本
発明の方法を説明する。図形更新制御装置４の左段は図
形更新制御装置２の一定の項目の動作又は状態を示して
いる。２段目はALU及び制御装置３によって実行される
Ｚ値の比較の状態を示している。３段目はフレーム・バ
ッファ10へのピクセルの書き込みを示している。４段目
はＺ−バッファ用の書き込み可能信号（低レベルで起動
し、したがって低レベルの場合だけ書き込まれる）の状
態を示している。

図形更新制御装置４を再度参照すると、T₁の期間でピ
クセルD₁用のＺ値がＺ−バッファから読み出されるが、
図形更新制御装置４に示された他の動作は行われない。
T₂の期間ではピクセルD₁用の古いＺ値がピクセル位置用
の新たなＺ値と比較されて、同時に次のピクセル位置D₂
用のＺ値がＺ−バッファ11から読み出されている。図４
に示した特定の例では、ピクセルD₃,D₄,D₅はＺ比較をパ
スし、図示した他のピクセルは全てＺ比較をフェールす
る。従って、T₃の期間では、ピクセル位置D₁についての
Ｚ比較がフェールであるのでピクセル位置D₁用の新たな
ピクセル値は書き込まれない。T₃の期間中、ピクセルD₁
用の古いＺ値はＺ−バッファ11から読み出され、一方、
ピクセル位置D₂用の古いＺ値はそのピクセル位置用の新
たなＺ値と比較される。T₄の期間では、ピクセル位置D₄
用の古いＺ値がＺ−バッファ11から読み出され、同時に
制御装置３内のALUがピクセル位置D₃用の古いＺ値をそ
のピクセル位置用の新たなＺ値と比較する。ピクセル位
置D₂でのＺ比較はフェールであったので、期間T₄では新
たなピクセル値は書き込まれない。しかし、期間T₄では
Ｚ比較はピクセル位置D₃用にパス状態があることを判定
する。先行するＺ比較がフェール状態を生じ、一方現在
のＺ比較がパス状態を生じたので、このＺ比較によって
ピクセル位置D₃が最初のピクセル位置であることが明ら
かになる。

次の時間枠T₅では３つの動作がほぼ同時に行われる。
すなわち、ピクセル位置D₅用のＺ値がＺ−バッファから
読み出され、同時にピクセル位置D₄用の古いＺ値がピク
セル位置D₄用の新たなＺ値と比較される。（又、パス表
示が再び表示される。）更にほぼ同時にピクセル位置D₃
用のピクセル値がこの時点でフレーム・バッファ10に書
き込まれる。期間T₆は期間T₅と同様であり、Ｚ−バッフ
ァからの読み出し、先行するピクセル位置用のＺ値の比
較、及びＺ比較に同時に含まれるピクセル位置に先行す
る位置用のピクセル値の書き込みが行われる。期間T₇で
はピクセル位置D₆でフェール状態が生じた場合は最後の
更新ピクセル位置（D₅）が決定される。Ｚ比較がフェー
ル状態である間（これはパス状態の直後であるので、最
後の更新ピクセル位置の決定を示す）、ピクセル位置D₅
用の新たなピクセル値がフレームバッファ10に書き込ま
れている。期間T₈の間、書き込み可能信号が状態を読み
出し状態から書き込み状態に切り換えて、Ｚ−バッファ
の更新を可能にする。（すなわち新たなＺ値に書き込ま
れる）期間T₉,T₁₀,T₁₁の間、Ｚ−バッファは期間T₅,T₆,
T₇の間に書き込まれた新たなピクセル値用の新たなＺ値
で更新される。期間T₁₂ではＺ−バッファ用の書き込み
可能信号が読み出し状態に再度切り換えられ、Ｚ−バッ
ファが次の時間枠用に動作可能にされる。期間T₁₃,T₁₄,
T₁₅,T₁₆がＺ−バッファの更新が必要ないので、D₁,D₂の
場合に前述した通常の進路を進行する。

これまで本発明を完全に理解するために開示された特
定の細目について説明してきた。以下に開示する請求の
範囲の精神と範囲を逸脱することなく本発明には多くの
修正と応用が可能であることが理解されよう。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】Ｚ値を記憶するためのＺ−バッファと、ピ
   クセル値を記憶するためのフレーム・バッファとを有す
   る、観察者に画像を提示するためのラスタ走査のコンピ
   ュータ制御ビデオ・ディスプレー・システムにおいて、
   古いＺ値に代えて新たなＺ値で該Ｚ−バッファを更新す
   る方法であって、 複数のピクセル位置内の各ピクセル位置用の新たなピク
   セル値と、新たなＺ値とを計算する段階を備え、該ピク
   セル位置の各々には該Ｚ−バッファと該フレーム・バッ
   ファにそれぞれ記憶された古いＺ値と古いピクセル値が
   存在しており、該Ｚ値は該ビデオ・ディスプレー・シス
   テム上にディスプレーされるピクセルから該観察者まで
   の近さの程度を表しており、 各ピクセル位置用の該古いＺ値と該新たなＺ値とを比較
   することにより各新たなＺ値についてのＺ比較を実行す
   る段階を備え、該Ｚ比較は、該複数のピクセル位置を通
   る一つの方向で順次実行されるものであって、特定のピ
   クセル位置において、古いＺ値に対応する古いピクセル
   が新たなピクセルよりも該観察者に近ければ、該特定の
   ピクセル位置についてフェール状態を生成し、特定のピ
   クセル位置において、新たなピクセルが古いＺ値に対応
   する古いピクセルよりも該観察者に近ければ、該特定の
   ピクセル位置についてパス状態を生成するものであり、 現在のピクセル位置の直前のピクセル位置についてはＺ
   比較においてパス状態が生成されており且つ現在のピク
   セル位置についてはＺ比較においてフェール状態が生成
   されるという、組み合わせ状態が成立した後で始めて該
   Ｚ−バッファを更新する段階を備え、該現在のピクセル
   位置の直前の該ピクセル位置はパス状態を有する連続す
   るピクセル位置群の最後のピクセル位置であり、これら
   のパス状態を有する連続するピクセル位置群に関して該
   Ｚ−バッファを更新する、 ことを特徴とする方法。
2. 【請求項２】Ｚ値を記憶するためのＺ−バッファと、ピ
   クセル値を記憶するためのフレーム・バッファとを有す
   る、ビデオ・ディスプレー・システムで観察者に画像の
   ３次元表現を提示するためのラスタ走査のコンピュータ
   制御ビデオ・ディスプレー・システムにおいて、古いＺ
   値に代えて新たなＺ値で該Ｚ−バッファを更新する方法
   であって、 複数のピクセル位置内の各ピクセル位置用の新たなピク
   セル値と新たなＺ値とを受領する段階を備え、該各ピク
   セル位置には該Ｚ−バッファと該フレーム・バッファと
   にそれぞれ記憶された古いＺ値と古いピクセル値が存在
   しており、該Ｚ値は該ビデオ・ディスプレー・システム
   上にディスプレーされるピクセルから該観察者までの近
   さの程度を表しており、 各ピクセル位置用の該古いＺ値と該新たなＺ値とを比較
   することにより各新たなＺ値についてのＺ比較を実行す
   る段階を備え、該Ｚ比較は、該複数のピクセル位置を通
   る一つの方向で順次実行されるものであって、特定のピ
   クセル位置において、古いＺ値に対応する古いピクセル
   が新たなピクセルよりも該観察者に近ければ、該特定の
   ピクセル位置についてフェール状態を生成し、特定のピ
   クセル位置において、新たなピクセルが古いＺ値に対応
   する古いピクセルよりも該観察者に近ければ、該特定の
   ピクセル位置についてパス状態を生成するものであり、 パス状態を有する連続するピクセル位置群について新た
   なＺ値で該Ｚ−バッファを更新し始める位置を示す、最
   初の更新ピクセル位置を、決定する段階を備え、該最初
   の更新ピクセル位置を決定する段階には、第１及び第２
   のピクセル位置についての２つの連続する第１及び第２
   のＺ比較においてフェール状態及びパス状態がそれぞれ
   生成されたことを決定することが含まれており、該第２
   のピクセル位置は該最初の更新ピクセル位置であり、 該Ｚ−バッファの更新の終りの位置を示す、最後の更新
   ピクセル位置を決定する段階を備え、該最後の更新ピク
   セル位置を決定する段階には、第３及び第４のピクセル
   位置についての２つの連続する第３及び第４のＺ比較に
   おいてパス状態及びフェール状態がそれぞれ生成された
   ことを決定することが含まれており、該第３のピクセル
   位置は該最後の更新ピクセル位置であり、 該最後の更新ピクセル位置の決定の後に、該連続するピ
   クセル位置群について新たなＺ値で該Ｚ−バッファの更
   新をする段階を備え、該更新は該最初の更新ピクセル位
   置（この位置を含む）から該最後の更新ピクセル位置
   （この位置を含む）までのピクセル位置を有する全ての
   Ｚ値について実行される、 ことを特徴とする方法。