JPH07120435B2 - 高速ｚバッファの初期化および更新方法ならびにそのシステム - Google Patents
高速ｚバッファの初期化および更新方法ならびにそのシステムInfo
- Publication number
- JPH07120435B2 JPH07120435B2 JP3254531A JP25453191A JPH07120435B2 JP H07120435 B2 JPH07120435 B2 JP H07120435B2 JP 3254531 A JP3254531 A JP 3254531A JP 25453191 A JP25453191 A JP 25453191A JP H07120435 B2 JPH07120435 B2 JP H07120435B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- value
- pixel
- pixels
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはコンピュー
タ図形処理システム、特に表示Ｚバッファの初期値設定
および更新に関する。このＺバッファは、表示画面上の
各画素の深度に関する数値を格納する深度バッファであ
り、一般的には表示画面上の３次元立体の精密描画に際
し隠れ面または隠れ線を消去するのに用いられる。従来
のＺバッファでは、各表示画面上の画素に関連して１ワ
ードが入っている。本発明はＺバッファに関し、初期値
設定および更新機能の両者を改良する方法である。さら
に詳しく言えば、画素はブロック内で共にグループ化さ
れ、状態語（Ｚａ）を各ブロックに対応させる。この状
態語には、ブロック内画素中の最大値が含まれる。最大
値が表示画面内のある画素の最大深さ、すなわち観察者
の眼からの最大距離であることに注目すべきである。
タ図形処理システム、特に表示Ｚバッファの初期値設定
および更新に関する。このＺバッファは、表示画面上の
各画素の深度に関する数値を格納する深度バッファであ
り、一般的には表示画面上の３次元立体の精密描画に際
し隠れ面または隠れ線を消去するのに用いられる。従来
のＺバッファでは、各表示画面上の画素に関連して１ワ
ードが入っている。本発明はＺバッファに関し、初期値
設定および更新機能の両者を改良する方法である。さら
に詳しく言えば、画素はブロック内で共にグループ化さ
れ、状態語（Ｚａ）を各ブロックに対応させる。この状
態語には、ブロック内画素中の最大値が含まれる。最大
値が表示画面内のある画素の最大深さ、すなわち観察者
の眼からの最大距離であることに注目すべきである。
【０００２】
【従来の技術】従来のＺバッファはＺバッファをクリア
し、新しい数値でＺバッファを更新する際、各画素位置
を個々に初期化する。すなわち、初期値設定の際に、各
画素のあるＺ最大値への設定は、何らかの新しいＺ値が
必ずそのＺ最大値よりも表示観察者に近づくように行わ
れる。したがって、Ｚ最大値と比較する場合、後続のＺ
値の方が必ず「勝つ」ことになる。
し、新しい数値でＺバッファを更新する際、各画素位置
を個々に初期化する。すなわち、初期値設定の際に、各
画素のあるＺ最大値への設定は、何らかの新しいＺ値が
必ずそのＺ最大値よりも表示観察者に近づくように行わ
れる。したがって、Ｚ最大値と比較する場合、後続のＺ
値の方が必ず「勝つ」ことになる。
【０００３】従来システムのＺバッファを更新するため
には、各画素についてのＺバッファ中の現在値を同一画
素に書き込もうとしている新しいＺ値と比較する。もし
新Ｚ値が、その画素についてのＺバッファの現在値より
小さければ、新Ｚ値がＺバッファ中の現在値を置換す
る。この手順により、表示画面の観察者により近い対象
物を表わす画素がＺバッファ中に持続され、観察者から
より遠い対象物は見えなくなる。もしＺバッファ中の現
在値が表示しようとする対象物の新しい数値より小さけ
れば、現在値がＺバッファ中に残ることになる。全場面
が精密描画されるまで、この手順が各走査変換された対
象物の各画素に適用される。
には、各画素についてのＺバッファ中の現在値を同一画
素に書き込もうとしている新しいＺ値と比較する。もし
新Ｚ値が、その画素についてのＺバッファの現在値より
小さければ、新Ｚ値がＺバッファ中の現在値を置換す
る。この手順により、表示画面の観察者により近い対象
物を表わす画素がＺバッファ中に持続され、観察者から
より遠い対象物は見えなくなる。もしＺバッファ中の現
在値が表示しようとする対象物の新しい数値より小さけ
れば、現在値がＺバッファ中に残ることになる。全場面
が精密描画されるまで、この手順が各走査変換された対
象物の各画素に適用される。
【０００４】従来の方法とは対照的に、本発明では考慮
中のブロック内の各画素と比較した時、Ｚａに対応する
ブロック内の各画素について後続のＺ値が勝つ（表示さ
れる）ような最大Ｚ値（Ｚｍａｘ）にＺａワードを設定
する。換言すると、各画素にＺｍａｘのみを設定する代
りに、ＺａワードをＺｍａｘに設定し、そのブロック内
のすべての画素がＺｍａｘに初期値設定されると考え
る。この方法で、Ｚバッファの初期値設定に当って、多
大の時間と経費を節約できる。これらＺａワードは、初
期にはそのブロックが「論理クリア」されていることを
表わす負の数値に設定されており、このことは実際のＺ
値がこれから決定さるべきもので、Ｚバッファに書き込
まるべきことを意味している。本発明では、表示画面上
で新Ｚ値と現在Ｚ値の比較を個々の画素それぞれについ
て実行する必要性をなくす方法を用いる。
中のブロック内の各画素と比較した時、Ｚａに対応する
ブロック内の各画素について後続のＺ値が勝つ（表示さ
れる）ような最大Ｚ値（Ｚｍａｘ）にＺａワードを設定
する。換言すると、各画素にＺｍａｘのみを設定する代
りに、ＺａワードをＺｍａｘに設定し、そのブロック内
のすべての画素がＺｍａｘに初期値設定されると考え
る。この方法で、Ｚバッファの初期値設定に当って、多
大の時間と経費を節約できる。これらＺａワードは、初
期にはそのブロックが「論理クリア」されていることを
表わす負の数値に設定されており、このことは実際のＺ
値がこれから決定さるべきもので、Ｚバッファに書き込
まるべきことを意味している。本発明では、表示画面上
で新Ｚ値と現在Ｚ値の比較を個々の画素それぞれについ
て実行する必要性をなくす方法を用いる。
【０００５】
【課題を解決するための手段】図１には、陰極線管（Ｃ
ＲＴ）のような表示モニタ１０または同等品を示してい
る。表示モニタ１０には、照明時表示しようとする画像
を定義する多数の画素が含まれている。表示モニタ１０
に含まれる画素の数は表示モニタの解像度によって変
る。表示モニタ１０に関して言えば、Ｙｎ×Ｘｎの画素
が含まれている。ここで、Ｙｎ，Ｘｎはそれぞれ約４０
０〜１０２４の範囲で変りうる正の数である。例えば、
１２画素（参照番号１４）を含むブロック１２も図１に
示されている。この画素群はそれと対応づけされた状態
語を有する１個のブロックを表わしている。
ＲＴ）のような表示モニタ１０または同等品を示してい
る。表示モニタ１０には、照明時表示しようとする画像
を定義する多数の画素が含まれている。表示モニタ１０
に含まれる画素の数は表示モニタの解像度によって変
る。表示モニタ１０に関して言えば、Ｙｎ×Ｘｎの画素
が含まれている。ここで、Ｙｎ，Ｘｎはそれぞれ約４０
０〜１０２４の範囲で変りうる正の数である。例えば、
１２画素（参照番号１４）を含むブロック１２も図１に
示されている。この画素群はそれと対応づけされた状態
語を有する１個のブロックを表わしている。
【０００６】図２では、図１に関し述べたブロック１２
と同様、表示モニタ１０の３個の別々の画素ブロック１
４を示している。ブロック１，２，３は、夫々３２個の
画素１４を含み互に隣接している。便宜上、各ブロック
の最初の４画素と最後の画素（３２番目）のみが図示し
てある。さらに、各ブロックについてのフレームバッフ
ァ２２，Ｚバッファ２４およびＺａバッファ２６が図２
および図９に図式的に説明してある。本発明は、Ｚバッ
ファ，フレームバッファに加えて、各画素ブロックに対
応する状態情報を記憶できる記憶装置であるＺａバッフ
ァを利用する。すなわち、各画素ブロックについてのＺ
値を記憶する能力のある記憶装置を追加記憶装置または
既存未使用記憶装置のいずれかの利用により準備しなけ
ればならない。Ｚａバッファは、各画素ブロックについ
て少くとも１個のＺ値を記憶しなければならないことは
明らかであり、ここでブロック数は表示モニタ上の画素
数をブロック当り画素数で除した数に等しい。本発明の
理解、特にブロックについての最大Ｚ値の持続に当る状
態語Ｚａの機能を理解するには、以下の説明を図２と関
連づけると容易になろう。
と同様、表示モニタ１０の３個の別々の画素ブロック１
４を示している。ブロック１，２，３は、夫々３２個の
画素１４を含み互に隣接している。便宜上、各ブロック
の最初の４画素と最後の画素（３２番目）のみが図示し
てある。さらに、各ブロックについてのフレームバッフ
ァ２２，Ｚバッファ２４およびＺａバッファ２６が図２
および図９に図式的に説明してある。本発明は、Ｚバッ
ファ，フレームバッファに加えて、各画素ブロックに対
応する状態情報を記憶できる記憶装置であるＺａバッフ
ァを利用する。すなわち、各画素ブロックについてのＺ
値を記憶する能力のある記憶装置を追加記憶装置または
既存未使用記憶装置のいずれかの利用により準備しなけ
ればならない。Ｚａバッファは、各画素ブロックについ
て少くとも１個のＺ値を記憶しなければならないことは
明らかであり、ここでブロック数は表示モニタ上の画素
数をブロック当り画素数で除した数に等しい。本発明の
理解、特にブロックについての最大Ｚ値の持続に当る状
態語Ｚａの機能を理解するには、以下の説明を図２と関
連づけると容易になろう。
【０００７】これらの画素ブロックは、走査線に沿った
線型画素のグループとして表わされる。しかし、いかな
るブロックでも利用可能である。例えば、もし画面がｘ
行ｙ列ならば、状態語Ｚａはｘ／（１行当り画素数）お
よびｙ／（１列当り画素数）を有している。本例では、
ブロック当り３２画素で、線型に配し平行座標系のｙ軸
に平行に配置したブロックを用いることにする。実際上
は、ブロック当り画素数はコストや機材使用のような基
準で効率を最大にするように選ばれる。勿論、いかなる
行数、列数でも使用できるし、画素は必ずしも線形配置
の必要はない。
線型画素のグループとして表わされる。しかし、いかな
るブロックでも利用可能である。例えば、もし画面がｘ
行ｙ列ならば、状態語Ｚａはｘ／（１行当り画素数）お
よびｙ／（１列当り画素数）を有している。本例では、
ブロック当り３２画素で、線型に配し平行座標系のｙ軸
に平行に配置したブロックを用いることにする。実際上
は、ブロック当り画素数はコストや機材使用のような基
準で効率を最大にするように選ばれる。勿論、いかなる
行数、列数でも使用できるし、画素は必ずしも線形配置
の必要はない。
【０００８】さらに、図２では、ブロック１内に始点、
ブロック３内に終点を有するライン１６が示されてい
る。ライン１６にはブロック１，２，３のそれぞれの中
の画素が含まれることも分かる。
ブロック３内に終点を有するライン１６が示されてい
る。ライン１６にはブロック１，２，３のそれぞれの中
の画素が含まれることも分かる。
【０００９】本発明の処理を、図２と併せて図３，４を
参照して述べることとする。本発明の説明用には図２に
示される一例を用いるものとし、ここではライン１６が
ブロック１，２，３の画素１４を貫通して描画されるも
のとする。本発明は他の可能な線および面の構成が描画
されること、同様にこれ以外の画素ブロックの構成をも
意図したものであることに注目すべきである。
参照して述べることとする。本発明の説明用には図２に
示される一例を用いるものとし、ここではライン１６が
ブロック１，２，３の画素１４を貫通して描画されるも
のとする。本発明は他の可能な線および面の構成が描画
されること、同様にこれ以外の画素ブロックの構成をも
意図したものであることに注目すべきである。
【００１０】ステップ１では、対象ブロックのパラメー
タを初期値設定しなければならない。本例では、ライン
１６として描画しようとする画素が、そのラインを含む
ブロック１，２，３の数等には無関係に、すべて対象と
なるように、走査線に沿ってＹ値を拡張しなければなら
ない。例えば、図２に示すブロック１，２，３において
は、Ｙ値は当初は、描画しようとするラインの始点Ｙ１
を含むブロック内の最初の画素に対応して設定される。
この場合、Ｙ１はブロック１の第３番目の画素に対応
し、Ｙ２はブロック３の第３番目の画素に対応してい
る。Ｙ１とＹ２間で描画しようとするラインには、ブロ
ック２に含まれているすべての画素が含まれる。このラ
インを処理するためには、３個の画素ブロックを考慮す
る必要がある。第１は、描画しようとするラインの始点
以前に起こる画素、すなわちＹがＹ１より小（ブロック
１の画素１、２）および描画しようとするラインの中に
ある画素、すなわちＹがＹ１より大で、Ｙ２より小（ブ
ロック１の画素３〜３２）のものよりなる最初の隣接ブ
ロック（本例ではブロック１）に含まれる画素である。
第２は、ブロック２の画素１〜３２をライン１６を描画
するときに考慮しなければならない。第３は、ブロック
３の画素も考慮しなければならず、これにはライン１６
と対応づけされる画素（画素１〜３）およびラインとは
対応しないが、ライン１６内に最小１個の画素を有する
ブロック内に含まれる画素 すなわちＹがＹ２より大の
画素（本例ではブロック３の画素４〜３２）を含んでい
る。
タを初期値設定しなければならない。本例では、ライン
１６として描画しようとする画素が、そのラインを含む
ブロック１，２，３の数等には無関係に、すべて対象と
なるように、走査線に沿ってＹ値を拡張しなければなら
ない。例えば、図２に示すブロック１，２，３において
は、Ｙ値は当初は、描画しようとするラインの始点Ｙ１
を含むブロック内の最初の画素に対応して設定される。
この場合、Ｙ１はブロック１の第３番目の画素に対応
し、Ｙ２はブロック３の第３番目の画素に対応してい
る。Ｙ１とＹ２間で描画しようとするラインには、ブロ
ック２に含まれているすべての画素が含まれる。このラ
インを処理するためには、３個の画素ブロックを考慮す
る必要がある。第１は、描画しようとするラインの始点
以前に起こる画素、すなわちＹがＹ１より小（ブロック
１の画素１、２）および描画しようとするラインの中に
ある画素、すなわちＹがＹ１より大で、Ｙ２より小（ブ
ロック１の画素３〜３２）のものよりなる最初の隣接ブ
ロック（本例ではブロック１）に含まれる画素である。
第２は、ブロック２の画素１〜３２をライン１６を描画
するときに考慮しなければならない。第３は、ブロック
３の画素も考慮しなければならず、これにはライン１６
と対応づけされる画素（画素１〜３）およびラインとは
対応しないが、ライン１６内に最小１個の画素を有する
ブロック内に含まれる画素 すなわちＹがＹ２より大の
画素（本例ではブロック３の画素４〜３２）を含んでい
る。
【００１１】ステップ１ではさらに、左端すなわち対象
としているブロックの始めの画素にＹｓｔａｒｔを設定
する。すなわち、Ｙｓｔａｒｔは各ブロックの最左画素
に等しい。さらに、ＹｓｔｏｐをＹｓｔａｒｔ（プラ
ス）ブロックの画素数（マイナス）１と定義する。本例
では、Ｙｓｔａｒｔは画素１に等しいから、Ｙｓｔｏｐ
は画素３２に等しい。勿論、ブロックにはいかなる数の
画素でも用いることができるが、３２は本発明の例とし
て選んだものであり、制約と考えるべきではない。例え
ば、もしＹｓｔａｒｔが１で２０画素がブロックに含ま
れるとすると、Ｙｓｔｏｐは２０番目の画素ということ
になる。
としているブロックの始めの画素にＹｓｔａｒｔを設定
する。すなわち、Ｙｓｔａｒｔは各ブロックの最左画素
に等しい。さらに、ＹｓｔｏｐをＹｓｔａｒｔ（プラ
ス）ブロックの画素数（マイナス）１と定義する。本例
では、Ｙｓｔａｒｔは画素１に等しいから、Ｙｓｔｏｐ
は画素３２に等しい。勿論、ブロックにはいかなる数の
画素でも用いることができるが、３２は本発明の例とし
て選んだものであり、制約と考えるべきではない。例え
ば、もしＹｓｔａｒｔが１で２０画素がブロックに含ま
れるとすると、Ｙｓｔｏｐは２０番目の画素ということ
になる。
【００１２】ステップ２は、描画しようとする交差ブロ
ックに属する画素、すなわちライン１６が交差する画素
を有するブロックのすべての画素を考慮する。もしＹが
Ｙｓｔｏｐより小または等しくなければ、画素は対象ブ
ロック内に含むことができず、手順はステップ１０に進
み終了する。Ｙｓｔａｒｔは、対象とする各画素ブロッ
クの最初の画素と定義したことに注目する必要がある。
さらに、Ｙｓｔｏｐは各ブロックの最後の画素と考えら
れる。本発明の説明に使用する例では、ブロック１の画
素３２、ブロック２の画素３２、ブロック３の画素３２
がそれぞれＹｓｔｏｐと呼ばれる（図２参照）。また前
に述べたように、Ｙ１、Ｙ２は描画しようとする線の端
末点に等しく、本例では、ライン１６の始点および終点
である（Ｙ１はブロック１の画素３であり、Ｙ２はブロ
ック３の画素３である）。図２に示すようなこれら定義
の重要性は、図３、図４の流れ図で具体化する本発明の
以下の説明により明白となろう。
ックに属する画素、すなわちライン１６が交差する画素
を有するブロックのすべての画素を考慮する。もしＹが
Ｙｓｔｏｐより小または等しくなければ、画素は対象ブ
ロック内に含むことができず、手順はステップ１０に進
み終了する。Ｙｓｔａｒｔは、対象とする各画素ブロッ
クの最初の画素と定義したことに注目する必要がある。
さらに、Ｙｓｔｏｐは各ブロックの最後の画素と考えら
れる。本発明の説明に使用する例では、ブロック１の画
素３２、ブロック２の画素３２、ブロック３の画素３２
がそれぞれＹｓｔｏｐと呼ばれる（図２参照）。また前
に述べたように、Ｙ１、Ｙ２は描画しようとする線の端
末点に等しく、本例では、ライン１６の始点および終点
である（Ｙ１はブロック１の画素３であり、Ｙ２はブロ
ック３の画素３である）。図２に示すようなこれら定義
の重要性は、図３、図４の流れ図で具体化する本発明の
以下の説明により明白となろう。
【００１３】ステップ３では、対象ブロックが初期化さ
れているかいないかを判定する。すなわち、ブロック内
に含まれる画素がこれまでにあるＺ値でもって書き込ま
れたことがあるか、それとも「論理クリア」されている
か（すなわち、ブロックについてのＺａが負の値である
ことを意味する。）どうかに関する判定がなされる。特
に、各ブロックの状態語についてのＺ値が画素ブロック
の初期値設定が行なわれていないことを示す負の値に設
定されていたかどうかの判定がなされる。描画しようと
しているラインに含まれる画素を少くとも１個は有する
ブロックは、描画しようとする線や面が他のブロックま
で延びているかどうかに拘らず表示モニタ１０に含まれ
る残りのブロック（後述する）とは独立に、図３および
４の流れ図により考慮すべきことに注目すべきである。
れているかいないかを判定する。すなわち、ブロック内
に含まれる画素がこれまでにあるＺ値でもって書き込ま
れたことがあるか、それとも「論理クリア」されている
か（すなわち、ブロックについてのＺａが負の値である
ことを意味する。）どうかに関する判定がなされる。特
に、各ブロックの状態語についてのＺ値が画素ブロック
の初期値設定が行なわれていないことを示す負の値に設
定されていたかどうかの判定がなされる。描画しようと
しているラインに含まれる画素を少くとも１個は有する
ブロックは、描画しようとする線や面が他のブロックま
で延びているかどうかに拘らず表示モニタ１０に含まれ
る残りのブロック（後述する）とは独立に、図３および
４の流れ図により考慮すべきことに注目すべきである。
【００１４】再び、説明の都合上、図２のブロック１、
２、３は初期設定されておらず、ブロック１の処理中
に、本発明はＹ値がＹ１より小かどうか判定するステッ
プ４まで進むものと仮定する。ここでＹ１はライン１６
の始点である。ブロック１の画素１、２はステップ４を
満足し、手順はステップ５に進むことが分かる。ステッ
プ５では、対象画素についてのフレームバッファに背景
カラーが書き込まれ（ラインがまだスタートしていない
故に）、Ｚバッファとブロックの状態語（Ｚａ）はＺ最
大値に等しく設定される。かくして、その画素のＺバッ
ファは今では初期値設定ずみの値を有することになる。
状態語Ｚａもまた、このブロックの画素が遭遇した最大
Ｚ値の「ランニングトータル」を保持するようなＺｍａ
ｘに設定される。ステップ５においては、Ｙを増分する
ことによって、すなわちＹ＝Ｙ＋１と設定することによ
り、ステップ４と５をループすることに注目すべきであ
る。かくして各画素が連続的に対象となり、ステップ４
の要件が満たされる間はステップ４、５が連続的に繰り
返される。
２、３は初期設定されておらず、ブロック１の処理中
に、本発明はＹ値がＹ１より小かどうか判定するステッ
プ４まで進むものと仮定する。ここでＹ１はライン１６
の始点である。ブロック１の画素１、２はステップ４を
満足し、手順はステップ５に進むことが分かる。ステッ
プ５では、対象画素についてのフレームバッファに背景
カラーが書き込まれ（ラインがまだスタートしていない
故に）、Ｚバッファとブロックの状態語（Ｚａ）はＺ最
大値に等しく設定される。かくして、その画素のＺバッ
ファは今では初期値設定ずみの値を有することになる。
状態語Ｚａもまた、このブロックの画素が遭遇した最大
Ｚ値の「ランニングトータル」を保持するようなＺｍａ
ｘに設定される。ステップ５においては、Ｙを増分する
ことによって、すなわちＹ＝Ｙ＋１と設定することによ
り、ステップ４と５をループすることに注目すべきであ
る。かくして各画素が連続的に対象となり、ステップ４
の要件が満たされる間はステップ４、５が連続的に繰り
返される。
【００１５】Ｙがブロック１の画素３に対応づけられる
と、Ｙは最早Ｙ１より小でなく、手順はステップ６に進
む。ここでは、ＹがＹｓｔｏｐの最小値またはＹ２より
小または等しいかどうかの判定が行なわれる。Ｙｓｔｏ
ｐは対象（ブロック１）内の最後の画素であり、Ｙ２は
描画しようとするラインの最後の画素である。この場合
では、ブロック１のＹｓｔｏｐはブロック１の３２番目
画素である。したがって、ステップ６はブロック１の画
素３〜３２について満足、すなわちこれらの画素ではＹ
がＹｓｔｏｐより小または等しいことが明白になろう。
ステップ６の要件を満足する画素については、本発明は
ステップ７に進む。バッファにはカラー値（描画しよう
とするラインについての）を設定し、Ｚバッファには描
画しようとするラインについてのＺ値を設定し、また状
態語Ｚａには現行Ｚａ値の最大値またはブロックの最大
Ｚ値のランニングトータルが保持されるような現行Ｚ値
を設定する。以後の対象画素については、フレームバッ
ファには前の画素のカラー値、プラス補間法等で決まる
Δカラー値を設定する。すなわち、以後の画素について
のフレームバッファのカラー値＝カラー値＋Δカラー値
である。同様に、以後の対象画素についてのＺバッファ
はＺ値に設定する。各ブロックの最初の画素ではΔカラ
ー、ΔＺは０に等しいことは明らかである。したがっ
て、最初の画素ではＺバッファはＺ値に等しく設定さ
れ、最初の画素のフレームバッファはカラー値に等しく
設定される。ここでも、Ｙはステップ６の要件を満たす
画素（この場合はブロック１の画素３〜３２）について
は、Ｙ＋１に設定して増分し、ステップ６、７が繰り返
される。すなわち、ＹがＹｓｔｏｐの最小値あるいはＹ
２より小または等しい間は、処理はステップ６、７間を
ループする。
と、Ｙは最早Ｙ１より小でなく、手順はステップ６に進
む。ここでは、ＹがＹｓｔｏｐの最小値またはＹ２より
小または等しいかどうかの判定が行なわれる。Ｙｓｔｏ
ｐは対象（ブロック１）内の最後の画素であり、Ｙ２は
描画しようとするラインの最後の画素である。この場合
では、ブロック１のＹｓｔｏｐはブロック１の３２番目
画素である。したがって、ステップ６はブロック１の画
素３〜３２について満足、すなわちこれらの画素ではＹ
がＹｓｔｏｐより小または等しいことが明白になろう。
ステップ６の要件を満足する画素については、本発明は
ステップ７に進む。バッファにはカラー値（描画しよう
とするラインについての）を設定し、Ｚバッファには描
画しようとするラインについてのＺ値を設定し、また状
態語Ｚａには現行Ｚａ値の最大値またはブロックの最大
Ｚ値のランニングトータルが保持されるような現行Ｚ値
を設定する。以後の対象画素については、フレームバッ
ファには前の画素のカラー値、プラス補間法等で決まる
Δカラー値を設定する。すなわち、以後の画素について
のフレームバッファのカラー値＝カラー値＋Δカラー値
である。同様に、以後の対象画素についてのＺバッファ
はＺ値に設定する。各ブロックの最初の画素ではΔカラ
ー、ΔＺは０に等しいことは明らかである。したがっ
て、最初の画素ではＺバッファはＺ値に等しく設定さ
れ、最初の画素のフレームバッファはカラー値に等しく
設定される。ここでも、Ｙはステップ６の要件を満たす
画素（この場合はブロック１の画素３〜３２）について
は、Ｙ＋１に設定して増分し、ステップ６、７が繰り返
される。すなわち、ＹがＹｓｔｏｐの最小値あるいはＹ
２より小または等しい間は、処理はステップ６、７間を
ループする。
【００１６】ＹがＹｓｔｏｐの最小値またはＹ２より小
または等しくなくなると、手順はＹがＹｓｔｏｐより小
または等しいかどうかを判定する図４のステップ８に進
む。このＹｓｔｏｐは、ステップ１に関して定義された
ものである。本例では、ステップ８および図２を参照す
ると、ブロック１の最後画素（画素３２）がステップ７
で処理が行なわれ、Ｙ＝Ｙ＋１がＹｓｔｏｐより小でな
いようにＹは増分されていることになる。したがって、
本発明の手順は処理すべきブロックが残っているかどう
かを判定するステップ２８まで続く。もしｙｅｓなら、
手順はステップ１に戻る。図２のブロック１の処理が終
り、画素１、２は背景カラーが書き込まれたことが分か
る。さらに、ブロック１についての状態語Ｚａでは、ブ
ロック１の画素１〜３２のいずれにも対応する最大Ｚ値
に設定された。すなわち、ブロック内のすべての画素の
最大Ｚ値に等しく設定する。
または等しくなくなると、手順はＹがＹｓｔｏｐより小
または等しいかどうかを判定する図４のステップ８に進
む。このＹｓｔｏｐは、ステップ１に関して定義された
ものである。本例では、ステップ８および図２を参照す
ると、ブロック１の最後画素（画素３２）がステップ７
で処理が行なわれ、Ｙ＝Ｙ＋１がＹｓｔｏｐより小でな
いようにＹは増分されていることになる。したがって、
本発明の手順は処理すべきブロックが残っているかどう
かを判定するステップ２８まで続く。もしｙｅｓなら、
手順はステップ１に戻る。図２のブロック１の処理が終
り、画素１、２は背景カラーが書き込まれたことが分か
る。さらに、ブロック１についての状態語Ｚａでは、ブ
ロック１の画素１〜３２のいずれにも対応する最大Ｚ値
に設定された。すなわち、ブロック内のすべての画素の
最大Ｚ値に等しく設定する。
【００１７】ステップ１は次の対象ブロック（ブロック
２）のＹｓｔｏｐを初期設定し、ステップ２ではＹがＹ
ｓｔｏｐより小または等しいかどうかを判定する。次
に、ステップ３で処理すべき次のブロック（ブロック
２）が初期設定されているかいないかを判定する。再
び、ブロック２は本例の目的上は初期設定されていない
と仮定して、本発明はＹがＹ１より小かどうかを判定す
るステップ４に進む。この場合、ブロック２について
は、Ｙはブロック２の最初の画素であり、図２より明ら
かな通り、ＹはＹ１より小ではない。手順はＹがＹｓｔ
ｏｐの最小値またはＹ２より小または等しいかどうかを
判定するステップ６に進む。再び図２を参照し、Ｙは実
際にはＹｓｔｏｐの最小値（ブロック２の画素３２）ま
たはＹ２より小または等しい。したがって、手順はブロ
ック２についての状態語をＺの最大値に設定するステッ
プ７に続き、ブロックの最大Ｚ値のランニングトータル
の保持を開始する。ブロック２の最初の画素について、
Ｚａは画素１のＺ値に設定され、以後の画素を対象とし
ている間に状態語Ｚａは既存値の最大値、あるいはステ
ップ６を満足する各画素のＺ値に設定される。さらに、
フレームバッファはΔカラーで決まるラインカラー（カ
ラー＝カラー＋Δカラー）に設定し、ＺはΔＺで決まる
Ｚ値（Ｚ＝Ｚ＋ΔＺ）に設定し、またＺバッファはＺ
（Ｚバッファは、Ｚ＋ΔＺで有効に設定される）に等し
く設定する。対象画素は次にＺ＋１により増分し、ステ
ップ６、７の繰り返しはブロック２内の対象画素がステ
ップ６を満足する限り続く。したがって、ブロック２内
の画素はすべてＹｓｔｏｐの最小値、またはＹ１より小
または等しく、ブロック２内各画素はステップ７で定め
られた演算を通ることが分かる。ブロック２の画素３２
がステップ７で処理されるとステップ６に戻る。ステッ
プ６では、ブロック２内の画素に対応するすべてのＹ値
が処理されたので、Ｙが最早Ｙｓｔｏｐの最小値あるい
はＹ２より小または等しくない。次に、手順はＹがＹｓ
ｔｏｐより小でないことを判定するステップ８に進み、
また手順はステップ２８に続き、再び又ステップ１に戻
る。かくして、ブロック２処理の後ブロック２について
の状態語Ｚａは、ブロック２に含まれる画素１〜３２の
いずれとも遭遇した最大Ｚ値に設定されること、および
画素１〜３２それぞれにライン１６についてのラインカ
ラーを書き込んだことが分かる。
２）のＹｓｔｏｐを初期設定し、ステップ２ではＹがＹ
ｓｔｏｐより小または等しいかどうかを判定する。次
に、ステップ３で処理すべき次のブロック（ブロック
２）が初期設定されているかいないかを判定する。再
び、ブロック２は本例の目的上は初期設定されていない
と仮定して、本発明はＹがＹ１より小かどうかを判定す
るステップ４に進む。この場合、ブロック２について
は、Ｙはブロック２の最初の画素であり、図２より明ら
かな通り、ＹはＹ１より小ではない。手順はＹがＹｓｔ
ｏｐの最小値またはＹ２より小または等しいかどうかを
判定するステップ６に進む。再び図２を参照し、Ｙは実
際にはＹｓｔｏｐの最小値（ブロック２の画素３２）ま
たはＹ２より小または等しい。したがって、手順はブロ
ック２についての状態語をＺの最大値に設定するステッ
プ７に続き、ブロックの最大Ｚ値のランニングトータル
の保持を開始する。ブロック２の最初の画素について、
Ｚａは画素１のＺ値に設定され、以後の画素を対象とし
ている間に状態語Ｚａは既存値の最大値、あるいはステ
ップ６を満足する各画素のＺ値に設定される。さらに、
フレームバッファはΔカラーで決まるラインカラー（カ
ラー＝カラー＋Δカラー）に設定し、ＺはΔＺで決まる
Ｚ値（Ｚ＝Ｚ＋ΔＺ）に設定し、またＺバッファはＺ
（Ｚバッファは、Ｚ＋ΔＺで有効に設定される）に等し
く設定する。対象画素は次にＺ＋１により増分し、ステ
ップ６、７の繰り返しはブロック２内の対象画素がステ
ップ６を満足する限り続く。したがって、ブロック２内
の画素はすべてＹｓｔｏｐの最小値、またはＹ１より小
または等しく、ブロック２内各画素はステップ７で定め
られた演算を通ることが分かる。ブロック２の画素３２
がステップ７で処理されるとステップ６に戻る。ステッ
プ６では、ブロック２内の画素に対応するすべてのＹ値
が処理されたので、Ｙが最早Ｙｓｔｏｐの最小値あるい
はＹ２より小または等しくない。次に、手順はＹがＹｓ
ｔｏｐより小でないことを判定するステップ８に進み、
また手順はステップ２８に続き、再び又ステップ１に戻
る。かくして、ブロック２処理の後ブロック２について
の状態語Ｚａは、ブロック２に含まれる画素１〜３２の
いずれとも遭遇した最大Ｚ値に設定されること、および
画素１〜３２それぞれにライン１６についてのラインカ
ラーを書き込んだことが分かる。
【００１８】再度ステップ１、２が初期値設定を行な
い、もしＹがＹｓｔｏｐより小かどうかを判定する。続
けて、ステップ３で処理すべき次のブロック、本例では
ブロック３が初期値設定ずみかどうかを仮定する。再
び、ブロック３が初期値設定されていないと仮定する
と、図２に見るようにＹがＹ１より小でないことを判定
するステップ４に処理は続く。手順はステップ６に進
み、ここではＹがＹｓｔｏｐの最小値またはＹ２より小
または等しいかどうかの判定を行なう。図２から、ブロ
ック１の画素１、２、３がＹ２より小または等しく、ま
たこれから画素についてのフレームバッファはラインカ
ラー（カラー＝Δカラー）で書き込まれていること、ブ
ロック３についての状態語Ｚａはブロック３の画素１〜
３のいづれか一つに対応する最大Ｚ値に設定されている
こと、ＺバッファはΔＺで決まる各画素のＺ値に設定さ
れること、かつ以後の画素についてＺバッファがＺ＋Δ
Ｚに設定されるように、Ｚ値はＺ＋ΔＺ（ここでΔＺは
前の対象画素Ｚ値と現在の対象画素Ｚ値との変化であ
る）に等しく設定される。画素４に至ると、Ｙは最早Ｙ
ｓｔｏｐの最小値またはＹ２より小または等しくないこ
とが分かる。Ｙ２はブロック３の画素３、すなわち描画
しようとするラインに対応する最終画素に対応するから
である。したがって、本発明はステップ８に続き、ここ
でＹがＹｓｔｏｐより小または等しいかどうかを判定す
る。ブロック３の第４番目画素はＹｓｔｏｐより小、す
なわち４は３２より小である。したがって、処理はステ
ップ９に続きここで画素４についてのフレームバッファ
は背景カラーを書き込まれ、ＺバッファはＺｍａｘ値に
設定され、Ｚａもブロック内の画素中の最大Ｚ値に設定
され、これにより全ブロックについての最大Ｚ値のラン
ニングトータルを保持する。再度、ステップ８、９をル
ープし、ステップ８の要件を満す画素は増分を行う。本
例では、ブロック３の画素４〜３２ではステップ８が満
足されなくなるまで、ステップ８および９を連続的に処
理する。ブロック３の画素３２が処理され、Ｙ＋Ｙ１だ
け増分すると、次の画素は別のブロックに含まれるの
で、ステップ２８に続き、ここで処理すべきブロックが
存在するかどうかの判定が行なわれる。もし存在すれ
ば、処理はステップ１に戻り次のブロックが残っていな
ければ、本発明の手順はステップ１０に続き、ここで終
わる。
い、もしＹがＹｓｔｏｐより小かどうかを判定する。続
けて、ステップ３で処理すべき次のブロック、本例では
ブロック３が初期値設定ずみかどうかを仮定する。再
び、ブロック３が初期値設定されていないと仮定する
と、図２に見るようにＹがＹ１より小でないことを判定
するステップ４に処理は続く。手順はステップ６に進
み、ここではＹがＹｓｔｏｐの最小値またはＹ２より小
または等しいかどうかの判定を行なう。図２から、ブロ
ック１の画素１、２、３がＹ２より小または等しく、ま
たこれから画素についてのフレームバッファはラインカ
ラー（カラー＝Δカラー）で書き込まれていること、ブ
ロック３についての状態語Ｚａはブロック３の画素１〜
３のいづれか一つに対応する最大Ｚ値に設定されている
こと、ＺバッファはΔＺで決まる各画素のＺ値に設定さ
れること、かつ以後の画素についてＺバッファがＺ＋Δ
Ｚに設定されるように、Ｚ値はＺ＋ΔＺ（ここでΔＺは
前の対象画素Ｚ値と現在の対象画素Ｚ値との変化であ
る）に等しく設定される。画素４に至ると、Ｙは最早Ｙ
ｓｔｏｐの最小値またはＹ２より小または等しくないこ
とが分かる。Ｙ２はブロック３の画素３、すなわち描画
しようとするラインに対応する最終画素に対応するから
である。したがって、本発明はステップ８に続き、ここ
でＹがＹｓｔｏｐより小または等しいかどうかを判定す
る。ブロック３の第４番目画素はＹｓｔｏｐより小、す
なわち４は３２より小である。したがって、処理はステ
ップ９に続きここで画素４についてのフレームバッファ
は背景カラーを書き込まれ、ＺバッファはＺｍａｘ値に
設定され、Ｚａもブロック内の画素中の最大Ｚ値に設定
され、これにより全ブロックについての最大Ｚ値のラン
ニングトータルを保持する。再度、ステップ８、９をル
ープし、ステップ８の要件を満す画素は増分を行う。本
例では、ブロック３の画素４〜３２ではステップ８が満
足されなくなるまで、ステップ８および９を連続的に処
理する。ブロック３の画素３２が処理され、Ｙ＋Ｙ１だ
け増分すると、次の画素は別のブロックに含まれるの
で、ステップ２８に続き、ここで処理すべきブロックが
存在するかどうかの判定が行なわれる。もし存在すれ
ば、処理はステップ１に戻り次のブロックが残っていな
ければ、本発明の手順はステップ１０に続き、ここで終
わる。
【００１９】次に、図２の構成の例で、ブロックが既に
初期値設定ずみの場合について述べる。例えば、ブロッ
ク１、２、３はここでは上記のように処理が行われ、初
期値がされていると考える。ブロック１、２、３が初期
値設定ずみと仮定すると、本発明では、ステップ１で再
びブロック（Ｙ〜Ｙｓｔａｒｔのブロックの左端）のパ
ラメータを設定しなければならない。その時は、ステッ
プ２でＹがＹｓｔｏｐより小または等しいかどうかの判
定を行い、もし然りならば処理はステップ３に続く。し
かし、もしＹがＹｓｔｏｐより小または等しくなければ
本発明はステップ１０に続きここで終わる。次にステッ
プ３でブロックが初期値設定されているかどうかを判定
する。本例の説明用には前述のように図２のブロック
１、２、３は初期値設定ずみであると仮定する。ブロッ
ク１を対象にすると、本発明の手順はステップ１１に進
み、ここでΔＺが０より大、すなわちラインのＺ方向傾
斜が画面の前面から遠ざかる方向であるかどうか（図
５、ライン１）の判定が行われる。正の傾斜（ΔＺが０
より大）は描画しようとするラインが左から右に考える
時画面内で深度が深くなることを示す（図５、ライン
１）。負の傾斜（ΔＺが０より小）は描画しようとする
ラインが左から右に考えるとき深度が浅くなることを意
味する。描画しようとするラインについてのブロック内
の最小Ｚ値の予測をステップ１２、１３で計算する。も
しΔＺが正なら本発明はステップ１３に進み、このライ
ンについてのＺの最小推定値は単に初期のＺ値である
（例えば図５、Ｚｍｉｎ １）。その理由は次に続く画
素のＺ値は増加する、すなわち画面の前方から遠ざかる
からである。もしΔＺが負なら予測はブロック内の全画
素についての最小Ｚ値について行われる。この例ではブ
ロックは３２画素を含んでいるので、ブロック内の全画
素の最小可能Ｚ値は（ライン内に含まれる）ブロック内
の最初の画素のプラスΔＺ値×３２である。３２はＺｍ
ｉｎ ２を求めるための数でブロック内の画素数であ
る。かくして正の傾斜を有する描画ライン（図５、ライ
ン１）については最左画素（Ｚｍｉｎ １）がそのライ
ンの最小Ｚ値となる。しかし、負の傾斜を有するライン
については、最小Ｚ値（図５、ライン２のＺｍｉｎ
２）は計算しなければならない。
初期値設定ずみの場合について述べる。例えば、ブロッ
ク１、２、３はここでは上記のように処理が行われ、初
期値がされていると考える。ブロック１、２、３が初期
値設定ずみと仮定すると、本発明では、ステップ１で再
びブロック（Ｙ〜Ｙｓｔａｒｔのブロックの左端）のパ
ラメータを設定しなければならない。その時は、ステッ
プ２でＹがＹｓｔｏｐより小または等しいかどうかの判
定を行い、もし然りならば処理はステップ３に続く。し
かし、もしＹがＹｓｔｏｐより小または等しくなければ
本発明はステップ１０に続きここで終わる。次にステッ
プ３でブロックが初期値設定されているかどうかを判定
する。本例の説明用には前述のように図２のブロック
１、２、３は初期値設定ずみであると仮定する。ブロッ
ク１を対象にすると、本発明の手順はステップ１１に進
み、ここでΔＺが０より大、すなわちラインのＺ方向傾
斜が画面の前面から遠ざかる方向であるかどうか（図
５、ライン１）の判定が行われる。正の傾斜（ΔＺが０
より大）は描画しようとするラインが左から右に考える
時画面内で深度が深くなることを示す（図５、ライン
１）。負の傾斜（ΔＺが０より小）は描画しようとする
ラインが左から右に考えるとき深度が浅くなることを意
味する。描画しようとするラインについてのブロック内
の最小Ｚ値の予測をステップ１２、１３で計算する。も
しΔＺが正なら本発明はステップ１３に進み、このライ
ンについてのＺの最小推定値は単に初期のＺ値である
（例えば図５、Ｚｍｉｎ １）。その理由は次に続く画
素のＺ値は増加する、すなわち画面の前方から遠ざかる
からである。もしΔＺが負なら予測はブロック内の全画
素についての最小Ｚ値について行われる。この例ではブ
ロックは３２画素を含んでいるので、ブロック内の全画
素の最小可能Ｚ値は（ライン内に含まれる）ブロック内
の最初の画素のプラスΔＺ値×３２である。３２はＺｍ
ｉｎ ２を求めるための数でブロック内の画素数であ
る。かくして正の傾斜を有する描画ライン（図５、ライ
ン１）については最左画素（Ｚｍｉｎ １）がそのライ
ンの最小Ｚ値となる。しかし、負の傾斜を有するライン
については、最小Ｚ値（図５、ライン２のＺｍｉｎ
２）は計算しなければならない。
【００２０】ステップ１２、１３に引き続き、処理はス
テップ１４に続く。ここでは予測したＺ値が対象ブロッ
クについての状態語Ｚａ以内のＺ値より大きいかどうか
を判定する。Ｚａはブロック内全画素についての最大Ｚ
値の代表であり、Ｚ予測は描画しようとするラインの全
画素の最小可能Ｚ値の代表であることを思い出すべきで
ある。これらの値の比較がそのラインの一部がそのブロ
ック内で視えるか、それともそのラインの全てがそのブ
ロックで隠されているかどうかを判定する。ステップ１
４が本発明の隠れ線／隠れ面をアドレスする。描画しよ
うとするラインを含む画素ブロックの予測最小Ｚ値（こ
れはステップ１２および１３で求められる）が、以前に
初期値設定された（書き込まれた）画素ブロックについ
ての状態語Ｚａ（最大Ｚ値）より大ならば、現在描画し
ようとしているラインのすべての画素は既に初期値設定
した画素ブロックの状態語Ｚａの値と比べて、より大き
なＺ値を有することになる。したがって、描画しようと
するラインを表わし、また現在対象としているブロック
内に含まれている画素は既に初期値設定をしたブロック
に既に含まれている画素によって視界から見えなくなる
（図５参照）。例えば、図５のＺｍｉｎ １およびＺｍ
ｉｎ ２がＺａと比較する時には最大である。かくして
図５に示すＺａの値を与えられた時、ライン１および２
処理の間フルブロックバイパスが実行されることにな
る。本例ではステップ１５でフルブロックバイパスが実
行される。すなわち状態語Ｚａに関連するブロック内の
全画素は現在描画しようとするラインを有し、かつ既に
求められた予測Ｚ値に対応する画素より観察者により接
近していると考えられる。したがって、既に初期値設定
された画素ブロックが「勝ち」と考えられ、フルブロッ
クバイパスにおいては、次のブロックの初めには、カラ
ー値およびＺ値をその元の値に進めることが必要であ
る。フルブロックバイパスの実行は処理速度を速め、同
時に画素ごとのＺ値比較に関連する経費を節減すること
が分る。すなわち、ステップ１４（Ｚ予測がＺａより大
か？）での単に一つの比較が（本例では）全部で３２画
素を処理したことになる。もし、フルブロックバイパス
を実行すると、次の手順はステップ２７に進み、ここで
処理すべきブロックが残っているかどうかの判定を行
い、もし残っていれば手順はステップ１に戻る。ステッ
プ２７で処理すべく残っているブロックが無くなれば、
手順はステップ１０で終了する。
テップ１４に続く。ここでは予測したＺ値が対象ブロッ
クについての状態語Ｚａ以内のＺ値より大きいかどうか
を判定する。Ｚａはブロック内全画素についての最大Ｚ
値の代表であり、Ｚ予測は描画しようとするラインの全
画素の最小可能Ｚ値の代表であることを思い出すべきで
ある。これらの値の比較がそのラインの一部がそのブロ
ック内で視えるか、それともそのラインの全てがそのブ
ロックで隠されているかどうかを判定する。ステップ１
４が本発明の隠れ線／隠れ面をアドレスする。描画しよ
うとするラインを含む画素ブロックの予測最小Ｚ値（こ
れはステップ１２および１３で求められる）が、以前に
初期値設定された（書き込まれた）画素ブロックについ
ての状態語Ｚａ（最大Ｚ値）より大ならば、現在描画し
ようとしているラインのすべての画素は既に初期値設定
した画素ブロックの状態語Ｚａの値と比べて、より大き
なＺ値を有することになる。したがって、描画しようと
するラインを表わし、また現在対象としているブロック
内に含まれている画素は既に初期値設定をしたブロック
に既に含まれている画素によって視界から見えなくなる
（図５参照）。例えば、図５のＺｍｉｎ １およびＺｍ
ｉｎ ２がＺａと比較する時には最大である。かくして
図５に示すＺａの値を与えられた時、ライン１および２
処理の間フルブロックバイパスが実行されることにな
る。本例ではステップ１５でフルブロックバイパスが実
行される。すなわち状態語Ｚａに関連するブロック内の
全画素は現在描画しようとするラインを有し、かつ既に
求められた予測Ｚ値に対応する画素より観察者により接
近していると考えられる。したがって、既に初期値設定
された画素ブロックが「勝ち」と考えられ、フルブロッ
クバイパスにおいては、次のブロックの初めには、カラ
ー値およびＺ値をその元の値に進めることが必要であ
る。フルブロックバイパスの実行は処理速度を速め、同
時に画素ごとのＺ値比較に関連する経費を節減すること
が分る。すなわち、ステップ１４（Ｚ予測がＺａより大
か？）での単に一つの比較が（本例では）全部で３２画
素を処理したことになる。もし、フルブロックバイパス
を実行すると、次の手順はステップ２７に進み、ここで
処理すべきブロックが残っているかどうかの判定を行
い、もし残っていれば手順はステップ１に戻る。ステッ
プ２７で処理すべく残っているブロックが無くなれば、
手順はステップ１０で終了する。
【００２１】もし、ステップ１４において予測最小Ｚ値
が前に初期設定したブロックについての状態値Ｚａより
大でなければ、各画素位置でのＺ値の比較を実行しなけ
ればならず、図４の流れ図でステップ１４Ａ〜２４によ
りアドレス指定される。図５を参照すると、Ｚａ２はＺ
ｍｉｎ ２より小でなく、ライン２に関してはフルブロ
ックバイパスを実行できない様子が分かる。本実施例の
場合には画素ごとの比較を始めなければならない。ステ
ップ１４Ａにおいては、新しい最大値をこのブロックに
ついて判定しなければならないので状態語を０に設定す
る。またこのブロックはステップ１６〜２４において以
後の画素の処理の間生ずるものである。
が前に初期設定したブロックについての状態値Ｚａより
大でなければ、各画素位置でのＺ値の比較を実行しなけ
ればならず、図４の流れ図でステップ１４Ａ〜２４によ
りアドレス指定される。図５を参照すると、Ｚａ２はＺ
ｍｉｎ ２より小でなく、ライン２に関してはフルブロ
ックバイパスを実行できない様子が分かる。本実施例の
場合には画素ごとの比較を始めなければならない。ステ
ップ１４Ａにおいては、新しい最大値をこのブロックに
ついて判定しなければならないので状態語を０に設定す
る。またこのブロックはステップ１６〜２４において以
後の画素の処理の間生ずるものである。
【００２２】ステップ１６はステップ４に類似してお
り、ＹがＹ１より小である個所の処理すべきブロックの
画素を対象としている（図２参照）。例えばブロック１
の画素１および２はＹがＹ１より小であるから、ステッ
プ１６を満足する。ＹがＹ１より小の間は手順はステッ
プ１７に進み、ここで状態語Ｚａが現在のＺａの値の最
大値またはその画素に対応するＺ値に等しく設定され
る。ステップ１７で処理しつつある最初の画素につい
て、Ｚａは０に等しく、かつＺａとＺバッファとの比較
が行われる。再び、ステップ１６と１７とは、ステップ
１６の要件を満足する各画素がＹ＝Ｙ＋１だけ増分し、
連続的に処理するようにループされる。ブロック１の画
素３が一旦現れると、ステップ１６は最早満足されず、
処理は前述のステップ６（すなわちＹがＹｓｔｏｐまた
はＹ２の最小値より小または等しい）に類似のステップ
１８に続く。ステップ１８はブロック１の画素３〜３２
について満足され、また本発明は各画素の比較を行うス
テップ１９に続く。すなわち、各画素について、Ｚバッ
ファに現在記憶されているＺ値が描画しようとするライ
ンの新しいＺ値より大かどうかについて判定が行われ
る。もし、ステップ１９が満足される、すなわちＺがＺ
バッファ内の値より小ならば画素は可視であると、フレ
ームバッファおよびＺバッファにステップ２０で新しい
Ｚ値を書き込まなければならない。
り、ＹがＹ１より小である個所の処理すべきブロックの
画素を対象としている（図２参照）。例えばブロック１
の画素１および２はＹがＹ１より小であるから、ステッ
プ１６を満足する。ＹがＹ１より小の間は手順はステッ
プ１７に進み、ここで状態語Ｚａが現在のＺａの値の最
大値またはその画素に対応するＺ値に等しく設定され
る。ステップ１７で処理しつつある最初の画素につい
て、Ｚａは０に等しく、かつＺａとＺバッファとの比較
が行われる。再び、ステップ１６と１７とは、ステップ
１６の要件を満足する各画素がＹ＝Ｙ＋１だけ増分し、
連続的に処理するようにループされる。ブロック１の画
素３が一旦現れると、ステップ１６は最早満足されず、
処理は前述のステップ６（すなわちＹがＹｓｔｏｐまた
はＹ２の最小値より小または等しい）に類似のステップ
１８に続く。ステップ１８はブロック１の画素３〜３２
について満足され、また本発明は各画素の比較を行うス
テップ１９に続く。すなわち、各画素について、Ｚバッ
ファに現在記憶されているＺ値が描画しようとするライ
ンの新しいＺ値より大かどうかについて判定が行われ
る。もし、ステップ１９が満足される、すなわちＺがＺ
バッファ内の値より小ならば画素は可視であると、フレ
ームバッファおよびＺバッファにステップ２０で新しい
Ｚ値を書き込まなければならない。
【００２３】ステップ２１においては、Ｚバッファ中の
新しい値のためにＺａを更新しなければならないかどう
かを判定する。もしＺバッファ中の値がＺａより大であ
れば、Ｚａはステップ２２でＺバッファ中の新最大値に
等しく設定される。ステップ２２Ａでは、次の画素のカ
ラー値およびＺ値を前述のようにΔカラーおよびΔＺに
より与えられる補間値に基き計算する。
新しい値のためにＺａを更新しなければならないかどう
かを判定する。もしＺバッファ中の値がＺａより大であ
れば、Ｚａはステップ２２でＺバッファ中の新最大値に
等しく設定される。ステップ２２Ａでは、次の画素のカ
ラー値およびＺ値を前述のようにΔカラーおよびΔＺに
より与えられる補間値に基き計算する。
【００２４】ステップ２２Ａに引き続き、処理はステッ
プ１８に戻り、ここで前述の手法と同じくブロック内の
次の画素がＹｓｔｏｐより小または等しいかどうかを判
定する。ブロック１内のすべての画素の処理が終るま
で、ステップ１８がブロック１の画素３〜３２をアドレ
ス指定することが分る。ここで手順はステップ２３に進
む。ブロック１の全画素が処理完了、すなわち画素３２
はＹｓｔｏｐより小でないので、ステップ２７が処理す
べきブロックが残っていて、もしそうならステップ１に
戻るか、あるいはステップ１０で終るかを判定する本例
では処理すべきブロックが残っている（図２のブロック
２および３）ので、手順はステップ１に戻り、ブロック
２の初期値の設定、ステップ２でＹがＹｓｔｏｐより小
または等しいかどうかの判定、およびステップ３でブロ
ック２が実際に初期値設定されたことの判定が行なわれ
る。次に、ステップ１１〜１３が前述のようにブロック
２内の画素についての予測Ｚ値を判定する。次にステッ
プ１４でステップ７において前に最大値に設定したブロ
ック２の状態語Ｚａと、この判定したＺ予測とを比較す
る。フルブロックバイパスが可能ならば、処理すべきブ
ロックが残っているかどうかを判定するために手順はス
テップ２７に続く。フルブロックバイパスが不可能なと
きは、ステップ１６でＹがＹ１より小であるかどうかを
判定する。ここに含まれている全画素はライン１６と関
連しているのでＹ１はブロック２については適当ではな
い。したがって、処理はステップ１８に続き、ここでこ
れら画素をブロック２の全画素を含むＹｓｔｏｐまたは
Ｙ２の最小値より小または等しいＹ値でもってアドレス
指定するステップ１８に続く。ステップ１８、１９、２
０、２１、２２、２２Ａをループし（Ｙ＝Ｙ＋１により
増分）、ブロック２の各画素を前述の方法でステップ１
８〜２２Ａにより連続的にアドレス指定する。一旦ブロ
ック２の画素３２が処理されると、手順はステップ１８
に戻る。ＹはＹ＝Ｙ＋１により増分しており、したがっ
てＹはＹｓｔｏｐより小ではないのでステップ２３に進
む。再びステップ２７が処理すべきブロックが残ってい
るかどうかの判定をして、ブロック３の初期値設定のた
めステップ１に処理を戻す。
プ１８に戻り、ここで前述の手法と同じくブロック内の
次の画素がＹｓｔｏｐより小または等しいかどうかを判
定する。ブロック１内のすべての画素の処理が終るま
で、ステップ１８がブロック１の画素３〜３２をアドレ
ス指定することが分る。ここで手順はステップ２３に進
む。ブロック１の全画素が処理完了、すなわち画素３２
はＹｓｔｏｐより小でないので、ステップ２７が処理す
べきブロックが残っていて、もしそうならステップ１に
戻るか、あるいはステップ１０で終るかを判定する本例
では処理すべきブロックが残っている（図２のブロック
２および３）ので、手順はステップ１に戻り、ブロック
２の初期値の設定、ステップ２でＹがＹｓｔｏｐより小
または等しいかどうかの判定、およびステップ３でブロ
ック２が実際に初期値設定されたことの判定が行なわれ
る。次に、ステップ１１〜１３が前述のようにブロック
２内の画素についての予測Ｚ値を判定する。次にステッ
プ１４でステップ７において前に最大値に設定したブロ
ック２の状態語Ｚａと、この判定したＺ予測とを比較す
る。フルブロックバイパスが可能ならば、処理すべきブ
ロックが残っているかどうかを判定するために手順はス
テップ２７に続く。フルブロックバイパスが不可能なと
きは、ステップ１６でＹがＹ１より小であるかどうかを
判定する。ここに含まれている全画素はライン１６と関
連しているのでＹ１はブロック２については適当ではな
い。したがって、処理はステップ１８に続き、ここでこ
れら画素をブロック２の全画素を含むＹｓｔｏｐまたは
Ｙ２の最小値より小または等しいＹ値でもってアドレス
指定するステップ１８に続く。ステップ１８、１９、２
０、２１、２２、２２Ａをループし（Ｙ＝Ｙ＋１により
増分）、ブロック２の各画素を前述の方法でステップ１
８〜２２Ａにより連続的にアドレス指定する。一旦ブロ
ック２の画素３２が処理されると、手順はステップ１８
に戻る。ＹはＹ＝Ｙ＋１により増分しており、したがっ
てＹはＹｓｔｏｐより小ではないのでステップ２３に進
む。再びステップ２７が処理すべきブロックが残ってい
るかどうかの判定をして、ブロック３の初期値設定のた
めステップ１に処理を戻す。
【００２５】ステップ１がブロック３の初期設定を行な
い、ステップ２でＹがＹｓｔｏｐより小または等しいか
どうかを判定し、ステップ３でブロック３が既に初期値
設定されたことを判定する。再び、ステップ１３で予測
Ｚ値を計算し、ステップ１４でフルブロックバイパスが
可能かどうかを判定する。ブロック３についてフルブロ
ックバイパスが不可能だと仮定すると、本発明の手順は
ステップ１６に続き、ここでＹがＹ１より小でないこと
を判定し、ステップ１８に進む。ブロック３の画素１〜
３についてはステップ１８は満足され、これらの画素は
前述のループ状ステップ１８〜２２Ａによって処理され
ることが分かる。一旦、画素４が表われると、ステップ
１８は最早満足されず本発明はステップ２３に進む。ス
テップ２３はステップ８と類似しており、ＹがＹｓｔｏ
ｐより小または等しいかどうかを判定する。ブロック３
の画素４〜３２についてはステップ２３が満足され、ブ
ロック３の状態語はＺバッファに含まれている値の最
大、または状態語Ｚａ内の現在値のいずれか大きい方に
等しく設定される。かくして、Ｚａはブロックに含まれ
る全画素に関し表れるＺ値のいずれについても最大値
（ランニングトータル）を含むことが分かる。再度、ス
テップ２３，２４のループが行われ、ブロック３内に含
まれるステップ２３を満足する各画素は連続的にステッ
プ２４において処理される。ブロック３の最後の画素
（画素３２）が一旦処理され、Ｙ＝Ｙ＋１により増分す
ると、Ｙは最早Ｙｓｔｏｐより小または等しくなく、本
発明の手順はステップ２７に進むことで処理すべきブロ
ックが残っているかどうかを判定する。今述べている例
では、図２のすべてのブロックが実際に処理がすみ本発
明はステップ１０に続き終わる。図６および７は本発明
を実行する一つの手段を例示する疑似コードをリストし
たものである。当業者であれば、図３および４の流れ図
と関係付けて疑似コードを見れば本発明の単純さを評価
することであろう。
い、ステップ２でＹがＹｓｔｏｐより小または等しいか
どうかを判定し、ステップ３でブロック３が既に初期値
設定されたことを判定する。再び、ステップ１３で予測
Ｚ値を計算し、ステップ１４でフルブロックバイパスが
可能かどうかを判定する。ブロック３についてフルブロ
ックバイパスが不可能だと仮定すると、本発明の手順は
ステップ１６に続き、ここでＹがＹ１より小でないこと
を判定し、ステップ１８に進む。ブロック３の画素１〜
３についてはステップ１８は満足され、これらの画素は
前述のループ状ステップ１８〜２２Ａによって処理され
ることが分かる。一旦、画素４が表われると、ステップ
１８は最早満足されず本発明はステップ２３に進む。ス
テップ２３はステップ８と類似しており、ＹがＹｓｔｏ
ｐより小または等しいかどうかを判定する。ブロック３
の画素４〜３２についてはステップ２３が満足され、ブ
ロック３の状態語はＺバッファに含まれている値の最
大、または状態語Ｚａ内の現在値のいずれか大きい方に
等しく設定される。かくして、Ｚａはブロックに含まれ
る全画素に関し表れるＺ値のいずれについても最大値
（ランニングトータル）を含むことが分かる。再度、ス
テップ２３，２４のループが行われ、ブロック３内に含
まれるステップ２３を満足する各画素は連続的にステッ
プ２４において処理される。ブロック３の最後の画素
（画素３２）が一旦処理され、Ｙ＝Ｙ＋１により増分す
ると、Ｙは最早Ｙｓｔｏｐより小または等しくなく、本
発明の手順はステップ２７に進むことで処理すべきブロ
ックが残っているかどうかを判定する。今述べている例
では、図２のすべてのブロックが実際に処理がすみ本発
明はステップ１０に続き終わる。図６および７は本発明
を実行する一つの手段を例示する疑似コードをリストし
たものである。当業者であれば、図３および４の流れ図
と関係付けて疑似コードを見れば本発明の単純さを評価
することであろう。
【００２６】図９は、本発明のＺバッファ初期値設定お
よび更新手順を利用できるコンピュータ図形処理システ
ムである。ＣＲＴは同等品のような表示モニタ、すなわ
ちモニタ１０がそれに表示するための信号を供給するＤ
Ａ変換器（ＤＡＣ）２０と共に示されている。フレーム
バッファ２２、Ｚバッファ２４および関連の状態語（Ｚ
ａ）２６がすべて示されており、図形アダプタカード３
０または同等品上に含めることができる。図形アダプタ
カード３０にはまた精密描画用ハードウェア３３を含ん
でいる。中央処理装置（ＣＰＵ）３１がオペレーティン
グシステム３２と共に用意されている。オペレーティン
グシステム３２には表示モニタ１０を最も効率的に初期
値設定し、更新するために本発明により使用されるプロ
グラム作成コードの実際のラインを含んでいる。最後に
アプリケーションプログラム３４が示されており、モニ
タ１０上に表示しようとする面や線を定める。
よび更新手順を利用できるコンピュータ図形処理システ
ムである。ＣＲＴは同等品のような表示モニタ、すなわ
ちモニタ１０がそれに表示するための信号を供給するＤ
Ａ変換器（ＤＡＣ）２０と共に示されている。フレーム
バッファ２２、Ｚバッファ２４および関連の状態語（Ｚ
ａ）２６がすべて示されており、図形アダプタカード３
０または同等品上に含めることができる。図形アダプタ
カード３０にはまた精密描画用ハードウェア３３を含ん
でいる。中央処理装置（ＣＰＵ）３１がオペレーティン
グシステム３２と共に用意されている。オペレーティン
グシステム３２には表示モニタ１０を最も効率的に初期
値設定し、更新するために本発明により使用されるプロ
グラム作成コードの実際のラインを含んでいる。最後に
アプリケーションプログラム３４が示されており、モニ
タ１０上に表示しようとする面や線を定める。
【００２７】本発明は、従来のＺバッファ表示システム
についていくつかの利点を有している。例えば、一個の
画素ブロックについて状態語Ｚａのみをクリアすれば充
分なので、最初にＺ値を設定するのに必要な時間と経費
が少なくてすむ。逆に、従来システムは一個ずつ画素を
独立にクリアしなければならない。それ故、表示モニタ
上に対象物の精密描画がより少ない遅れで開始でき、そ
れによりＺバッファ初期値設定の効率を改良する。さら
に、図形処理システムにより精密描画される複雑な画面
では、以前に走査変換した他の対象物（線と面等）によ
って隠されることがある。本発明は状態語Ｚａを用い
て、以前に描画した複数の画素を、表示モニタにこれか
ら描画しようとしている複数の画素と比較する手段を提
供する。この比較は現在描画されている画素の最大Ｚ値
をこれから描画しようとする画素グループの最小値と照
合し、現在描画されている画素が勝るかどうかの判定を
する。もしそうなら、現在描画中の画素が表示モニタ上
に残り、他の描画しようとするグループの画素を次に処
理することができる。２つの画素グループを互いに比較
することは表示モニタ上に含まれる個々の独立画素を比
較する従来の処理と比べると如何に多大の時間、経費が
節減できるかが分かる。
についていくつかの利点を有している。例えば、一個の
画素ブロックについて状態語Ｚａのみをクリアすれば充
分なので、最初にＺ値を設定するのに必要な時間と経費
が少なくてすむ。逆に、従来システムは一個ずつ画素を
独立にクリアしなければならない。それ故、表示モニタ
上に対象物の精密描画がより少ない遅れで開始でき、そ
れによりＺバッファ初期値設定の効率を改良する。さら
に、図形処理システムにより精密描画される複雑な画面
では、以前に走査変換した他の対象物（線と面等）によ
って隠されることがある。本発明は状態語Ｚａを用い
て、以前に描画した複数の画素を、表示モニタにこれか
ら描画しようとしている複数の画素と比較する手段を提
供する。この比較は現在描画されている画素の最大Ｚ値
をこれから描画しようとする画素グループの最小値と照
合し、現在描画されている画素が勝るかどうかの判定を
する。もしそうなら、現在描画中の画素が表示モニタ上
に残り、他の描画しようとするグループの画素を次に処
理することができる。２つの画素グループを互いに比較
することは表示モニタ上に含まれる個々の独立画素を比
較する従来の処理と比べると如何に多大の時間、経費が
節減できるかが分かる。
【００２８】さらに、ある場合には大部分の画面は精密
描画に際して使用しなくてよい。すなわち対象物は小さ
く画面の中央に位置していることがある。この場合リフ
レッシュ論理が状態語Ｚａが負の数（論理クリア）に設
定されている場所を見つけ、これら画素についての背景
カラーを挿入する。したがって、使用されず如何なる画
像も表示されない画面部分に対応するＺバッファの区域
は実際にはリセットされたり、更新されることはなく、
かくして画面上に対象物を精密描画するに当ってさらに
時間を節減することになる。
描画に際して使用しなくてよい。すなわち対象物は小さ
く画面の中央に位置していることがある。この場合リフ
レッシュ論理が状態語Ｚａが負の数（論理クリア）に設
定されている場所を見つけ、これら画素についての背景
カラーを挿入する。したがって、使用されず如何なる画
像も表示されない画面部分に対応するＺバッファの区域
は実際にはリセットされたり、更新されることはなく、
かくして画面上に対象物を精密描画するに当ってさらに
時間を節減することになる。
【図１】画素を結合したブロックを有する表示図。
【図２】表示モニタの一部であり、３個の画素ブロック
およびこれら３個のブロックの各々に含まれる多数の画
素と交差するラインの説明図。
およびこれら３個のブロックの各々に含まれる多数の画
素と交差するラインの説明図。
【図３】Ｚバッファの初期値設定、更新のために本発明
に利用される処理の一部を表わす流れ図。
に利用される処理の一部を表わす流れ図。
【図４】図３の内容の一部を示す流れ図。
【図５】描画しようとするラインの傾斜および状態語Ｚ
ａとの比較図形を示す説明図。
ａとの比較図形を示す説明図。
【図６】本発明を実行する手段の一例である疑似コード
のリストの一部を示す説明図。
のリストの一部を示す説明図。
【図７】同擬似コードの一部を示す説明図。
【図８】同擬似コードの一部を示す説明図。
【図９】本発明を実行するためのコンピュータ図形処理
システムの全体概略構成を示すブロック線図。
システムの全体概略構成を示すブロック線図。
１，２，３ ブロック １０ 表示モニタ １２ ブロック １４ 画素 １６ ライン ２０ ＤＡ変換器 ２２ フレームバッファ ２４ Ｚバッファ ２６ Ｚａバッファ ３０ 図形アダプタカード ３１ 中央処理装置 ３２ オペレーティングシステム ３３ 精密描画用ハードウェア ３４ アプリケーションプログラム
Claims (18)
- 【請求項１】多数の画素のある表示手段およびフレーム
バッファを有するコンピュータ図形処理システム上に少
くとも１個のラインを表示するための方法であって、 前記多数の画素の一部を少くとも１個のブロック内にグ
ループ化して組み合わせる段階と、 各ブロックについて最大深度値を記憶する段階と、 表示しようとするラインが前記ブロックと交差している
かどうかを決定する段階と、 表示しようとするラインに対応する画素ブロックについ
て１個の予測最小Ｚ値を決定する段階と、 現在表示しつつある前記ラインに対応する前記画素ブロ
ックについての前記記憶ずみ最大深度値を前記予測最小
Ｚ値と比較する段階と、 前記記憶ずみ最大Ｚ値が前記予測最小Ｚ値より小の場合
は、現在の画素ブロックの表示を持続する段階とをそな
えたことを特徴とする方法。 - 【請求項２】請求項１記載の方法であって、 前記表示のための段階が、さらに 現在表示しつつある対象物に対応する前記ブロック内の
各画素についてのＺ値を、これから表示しようとする対
象物に対応する前記ブロック内の各画素についてのＺ値
と比較する段階と、 最小Ｚ値を有する画素を前記表示手段に描画する段階と
をそなえたことを特徴とする方法。 - 【請求項３】請求項２記載の方法であって、 前記記憶のための段階が、 各画素ブロックについての記憶装置を準備する段階と、 前記ブロック内に含まれるいづれかの画素の最大深度値
を前記記憶装置に記憶する段階とをそなえたことを特徴
とする方法。 - 【請求項４】請求項３記載の方法であって、 前記予測最小Ｚ値を決定するための段階が、 表示しようとする対象物に対応する前記ブロック内のＺ
値の傾斜が正か負のいずれかを決定する段階と、 正の傾斜の場合には、表示しようとする対象物に対応す
る前記ブロック内で、最初に現れた画素のＺ値に等しく
予測最小Ｚ値を設定する段階と、 負の傾斜の場合には、表示しようとするラインに対応す
る前記ブロック内で、最初に現れた画素のＺ値、および
前記ブロック内の画素数とΔＺ値の積との総和に等しく
予測最小Ｚ値を設定する段階とをそなえたことを特徴と
する方法。 - 【請求項５】請求項４記載の方法であって、 前記描画のための段階が、 交差していないすべての画素については、フレームバッ
ファに背景カラーを書き込む段階と、 最小Ｚ値を有し交差しているすべての画素についてはフ
レームバッファにラインカラーを書き込む段階とをそな
えたことを特徴とする方法。 - 【請求項６】請求項５記載の方法であって、 前記表示を持続するための段階が、 表示しようとする対象物に対応する画素ブロックを考慮
することをバイパスする段階を有することを特徴とする
方法。 - 【請求項７】多数の画素のある表示手段およびフレーム
バッファを有するコンピュータ図形処理システム上に少
くとも１個の対象物を表示するためのシステムであっ
て、 前記多数の画素の一部を少くとも１個のブロック内にグ
ループ化して組み合わせる手段と、 各ブロックについて最大深度値を記憶する手段と、 表示しようとするラインが前記ブロックと交差している
かどうかを決定する手段と、 前記ブロック内の前記画素を前記表示手段に描画する手
段とをそなえたことを特徴とするシステム。 - 【請求項８】請求項７記載のシステムであって、 前記記憶のための手段が、 各画素ブロックに関連する記憶装置手段と、 前記ブロック内に含まれるいづれかの画素の最大深度値
を前記記憶装置手段に記憶する手段とをそなえたことを
特徴とするシステム。 - 【請求項９】請求項８記載のシステムであって、 前記決定のための手段が、 前記ブロック内に含まれる少くとも１個の画素を前記対
象物が交差しているかどうかを決定するための手段を有
することを特徴とするシステム。 - 【請求項１０】請求項９記載のシステムであって、 前記描画のための手段が、 交差していないすべての画素についてはフレームバッフ
ァに背景カラーを書き込む手段と、 交差しているすべての画素についてはフレームバッファ
にラインカラーを書き込む手段とをそなえたことを特徴
とするシステム。 - 【請求項１１】多数の画素のある表示手段およびフレー
ムバッファを有するコンピュータ図形処理システム上に
少くとも１個の対象物を表示するためのシステムであっ
て、 前記多数の画素の一部を少くとも１個のブロック内にグ
ループ化して組み合わせる手段と、 各ブロックについて最大深度値を記憶する手段と、 表示しようとするラインが前記ブロックと交差している
かどうかを決定する手段と、 表示しようとする対象物に対応する画素ブロックについ
て１個の予測最小Ｚ値を決定する手段と、 現在表示しつつあるラインに対応する前記画素ブロック
についての前記記憶ずみ最大深度値を前記予測最小Ｚ値
と比較する手段と、 前記記憶ずみ最大Ｚ値が前記予測最小Ｚ値より小の場合
は現在の画素ブロックの表示を持続する手段とをそなえ
たことを特徴とするシステム。 - 【請求項１２】請求項１１記載のシステムであって、 前記表示のための手段が、さらに 現在表示しつつあるラインに対応する前記ブロック内の
各画素についてのＺ値を、これから表示しようとする対
象物に対応する前記ブロック内の各画素についてのＺ値
と比較する手段と、 最小Ｚ値を有する画素を前記表示手段に描画する手段と
をそなえたことを特徴とするシステム。 - 【請求項１３】請求項１２記載のシステムであって、 前記記憶のための手段が、 各画素ブロックについての記憶装置手段と、 前記ブロック内に含まれるいづれかの画素の最大深度値
を前記記憶装置内に記憶する手段とをそなえたことを特
徴とするシステム。 - 【請求項１４】請求項１３記載のシステムであって、 前記予測最小Ｚ値を決定するための手段が、 表示しようとする対象物に対応する前記ブロック内のＺ
値の傾斜が正か負のいずれかを決定する手段と、 正の傾斜の場合には、表示しようとする前記ラインに対
応する前記ブロック内で、最初に現れた画素のＺ値に等
しく予測最小Ｚ値を設定する手段と、 負の傾斜の場合には、表示しようとする前記ラインに対
応する前記ブロック内で、最初に現れた画素のＺ値、お
よび前記ブロック内の画素数とΔＺ値の積との総和に等
しく予測最小Ｚ値を設定する手段とをそなえたことを特
徴とするシステム。 - 【請求項１５】請求項１４記載のシステムであって、 前記描画のための手段が、 交差していないすべての画素についてはフレームバッフ
ァに背景カラーを書き込む手段と、 最小Ｚ値を有し交差しているすべての画素についてはフ
レームバッファにラインカラーを書き込む手段とをそな
えたことを特徴とするシステム。 - 【請求項１６】請求項１５記載のシステムであって、 前記現在の画素ブロックの表示を持続するための手段
が、 表示しようとする対象物に対応する画素ブロックを考慮
することをバイパスする手段を有することを特徴とする
システム。 - 【請求項１７】多数の画素のある表示手段およびフレー
ムバッファを有するコンピュータ図形処理システム上に
少くとも１個の対象物を表示するためのシステムであっ
て、 前記表示しようとする対象物を定義するためのアプリケ
ーション・プログラム手段と、 前記多数の画素の一部を少くとも１個のブロック内にグ
ループ化して組み合わせるための手段と、 各ブロックについて最大深度値を記憶するための手段
と、 表示しようとする対象物が前記ブロックと交差している
かどうかを決定するための手段と、 前記ブロック内の前記画素を前記表示手段に描画するた
めの手段と、 前記対象物の実際の精密描画を前記表示手段に実行する
ための中央処理手段とをそなえたことを特徴とするシス
テム。 - 【請求項１８】多数の画素のある表示手段およびフレー
ムバッファを有するコンピュータ図形処理システム上に
少くとも１個の対象物を表示するためのシステムであっ
て、 前記表示しようとする対象物を定義するためのアプリケ
ーション・プログラム手段と、 前記多数の画素の一部を少くとも１個のブロック内にグ
ループ化して組み合わせるための手段と、 各ブロックについて最大深度値を記憶するための手段
と、 表示しようとする対象物が前記ブロックと交差している
かどうかを決定するための手段と、 表示しようとする対象物に対応する画素ブロックについ
て１個の予測最小Ｚ値を決定するための手段と、 現在表示しつつある対象物に対応する前記画素ブロック
についての前記記憶ずみ最大深度値を前記予測最小Ｚ値
と比較するための手段と、 前記記憶ずみ最大Ｚ値が前記予測最小Ｚ値より小の場合
は現在の画素ブロックの表示を持続するための手段と、 前記ブロック内の前記画素を前記フレームバッファに描
画するための手段と、前記対象物の実際の精密描画を前
記表示手段に実行するための中央処理手段とをそなえた
ことを特徴とするシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62416390A | 1990-12-06 | 1990-12-06 | |
| US624163 | 1990-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302067A JPH04302067A (ja) | 1992-10-26 |
| JPH07120435B2 true JPH07120435B2 (ja) | 1995-12-20 |
Family
ID=24500912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254531A Expired - Fee Related JPH07120435B2 (ja) | 1990-12-06 | 1991-09-06 | 高速ｚバッファの初期化および更新方法ならびにそのシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5870095A (ja) |
| EP (1) | EP0489594B1 (ja) |
| JP (1) | JPH07120435B2 (ja) |
| CA (1) | CA2055057A1 (ja) |
| DE (1) | DE69129975T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596686A (en) * | 1994-04-21 | 1997-01-21 | Silicon Engines, Inc. | Method and apparatus for simultaneous parallel query graphics rendering Z-coordinate buffer |
| US5561750A (en) * | 1994-09-22 | 1996-10-01 | Seiko Epson Corporation | Z-buffer tag memory organization |
| US5649078A (en) * | 1995-03-22 | 1997-07-15 | International Business Machines Corporation | Efficient two-pass rasterization scheme utilizing visibility information |
| FI107196B (fi) * | 1997-07-09 | 2001-06-15 | Vlsi Solution Oy | Menetelmä ja laite kuvaelementtien käsittelemiseksi |
| US6525737B1 (en) | 1998-08-20 | 2003-02-25 | Apple Computer, Inc. | Graphics processor with pipeline state storage and retrieval |
| US6771264B1 (en) * | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
| US6720964B1 (en) * | 1998-08-27 | 2004-04-13 | Ati International Srl | Method and apparatus for processing portions of primitives that are being rendered |
| US6404425B1 (en) * | 1999-01-11 | 2002-06-11 | Evans & Sutherland Computer Corporation | Span-based multi-sample z-buffer pixel processor |
| US6473082B1 (en) * | 1999-05-18 | 2002-10-29 | S3 Graphics Co., Ltd. | System and method for implementing a two-layer z-range buffer |
| US6724391B1 (en) | 2000-06-30 | 2004-04-20 | Intel Corporation | Mechanism for implementing Z-compression transparently |
| US6557083B1 (en) | 2000-06-30 | 2003-04-29 | Intel Corporation | Memory system for multiple data types |
| US6580427B1 (en) * | 2000-06-30 | 2003-06-17 | Intel Corporation | Z-compression mechanism |
| US7453459B2 (en) * | 2001-02-26 | 2008-11-18 | Adobe Systems Incorporated | Composite rendering 3-D graphical objects |
| US7288279B2 (en) * | 2001-12-21 | 2007-10-30 | Michael Foods Of Delaware, Inc. | Formulated fried egg product |
| JP4390574B2 (ja) * | 2003-03-31 | 2009-12-24 | 富士通株式会社 | 複数のポリゴンから構成される３次元モデルを２次元平面に投影する際の陰線を消去する陰線処理方法 |
| US7599044B2 (en) | 2005-06-23 | 2009-10-06 | Apple Inc. | Method and apparatus for remotely detecting presence |
| US7242169B2 (en) * | 2005-03-01 | 2007-07-10 | Apple Inc. | Method and apparatus for voltage compensation for parasitic impedance |
| US7577930B2 (en) | 2005-06-23 | 2009-08-18 | Apple Inc. | Method and apparatus for analyzing integrated circuit operations |
| US9298311B2 (en) * | 2005-06-23 | 2016-03-29 | Apple Inc. | Trackpad sensitivity compensation |
| US7433191B2 (en) * | 2005-09-30 | 2008-10-07 | Apple Inc. | Thermal contact arrangement |
| US7598711B2 (en) * | 2005-11-23 | 2009-10-06 | Apple Inc. | Power source switchover apparatus and method |
| US7891818B2 (en) | 2006-12-12 | 2011-02-22 | Evans & Sutherland Computer Corporation | System and method for aligning RGB light in a single modulator projector |
| US8358317B2 (en) | 2008-05-23 | 2013-01-22 | Evans & Sutherland Computer Corporation | System and method for displaying a planar image on a curved surface |
| US8702248B1 (en) | 2008-06-11 | 2014-04-22 | Evans & Sutherland Computer Corporation | Projection method for reducing interpixel gaps on a viewing surface |
| US8077378B1 (en) | 2008-11-12 | 2011-12-13 | Evans & Sutherland Computer Corporation | Calibration system and method for light modulation device |
| US9641826B1 (en) | 2011-10-06 | 2017-05-02 | Evans & Sutherland Computer Corporation | System and method for displaying distant 3-D stereo on a dome surface |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4697178A (en) * | 1984-06-29 | 1987-09-29 | Megatek Corporation | Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes |
| US4625289A (en) * | 1985-01-09 | 1986-11-25 | Evans & Sutherland Computer Corp. | Computer graphics system of general surface rendering by exhaustive sampling |
| US4860248A (en) * | 1985-04-30 | 1989-08-22 | Ibm Corporation | Pixel slice processor with frame buffers grouped according to pixel bit width |
| FR2586838B1 (fr) * | 1985-08-30 | 1989-07-28 | Labo Electronique Physique | Processeur d'elimination de faces cachees pour la synthese d'images a trois dimensions |
| US4808986A (en) * | 1987-02-12 | 1989-02-28 | International Business Machines Corporation | Graphics display system with memory array access |
| US4903217A (en) * | 1987-02-12 | 1990-02-20 | International Business Machines Corp. | Frame buffer architecture capable of accessing a pixel aligned M by N array of pixels on the screen of an attached monitor |
| US4825391A (en) * | 1987-07-20 | 1989-04-25 | General Electric Company | Depth buffer priority processing for real time computer image generating systems |
| US4961153A (en) * | 1987-08-18 | 1990-10-02 | Hewlett Packard Company | Graphics frame buffer with strip Z buffering and programmable Z buffer location |
| US4855938A (en) * | 1987-10-30 | 1989-08-08 | International Business Machines Corporation | Hidden line removal method with modified depth buffer |
| US4907174A (en) * | 1988-06-02 | 1990-03-06 | Sun Microsystems, Inc. | Z-buffer allocated for window identification |
| US4951232A (en) * | 1988-09-12 | 1990-08-21 | Silicon Graphics, Inc. | Method for updating pipelined, single port Z-buffer by segments on a scan line |
-
1991
- 1991-09-06 JP JP3254531A patent/JPH07120435B2/ja not_active Expired - Fee Related
- 1991-11-06 CA CA002055057A patent/CA2055057A1/en not_active Abandoned
- 1991-12-05 EP EP91311348A patent/EP0489594B1/en not_active Expired - Lifetime
- 1991-12-05 DE DE69129975T patent/DE69129975T2/de not_active Expired - Fee Related
-
1993
- 1993-08-19 US US08/109,572 patent/US5870095A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129975D1 (de) | 1998-09-17 |
| US5870095A (en) | 1999-02-09 |
| DE69129975T2 (de) | 1999-04-15 |
| EP0489594A2 (en) | 1992-06-10 |
| CA2055057A1 (en) | 1992-06-07 |
| JPH04302067A (ja) | 1992-10-26 |
| EP0489594A3 (en) | 1993-10-27 |
| EP0489594B1 (en) | 1998-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120435B2 (ja) | 高速ｚバッファの初期化および更新方法ならびにそのシステム | |
| US5583974A (en) | Computer graphics system having high performance multiple layer Z-buffer | |
| US6115050A (en) | Object-based anti-aliasing | |
| US6020901A (en) | Fast frame buffer system architecture for video display system | |
| US7538778B2 (en) | Method and system for dynamically allocating a frame buffer for efficient anti-aliasing | |
| US5515494A (en) | Graphics control planes for windowing and other display operations | |
| AU612222B2 (en) | Z-buffer allocated for window identification | |
| US5408606A (en) | Computer graphics system with parallel processing using a switch structure | |
| US5920687A (en) | Z-buffer storage based on opacity and depth using pointers | |
| EP0507550A2 (en) | Method for resolving occlusion in a combined raster-scan/calligraphic display system | |
| US5359704A (en) | Method for selecting silhouette and visible edges in wire frame images in a computer graphics display system | |
| EP0515076A1 (en) | Computer graphics system | |
| EP0448287B1 (en) | Method and apparatus for pixel clipping source and destination windows in a graphics system | |
| JPS61288276A (ja) | 画像表示方法および装置 | |
| WO2003046836A1 (en) | Image processing apparatus and constituent parts thereof, rendering method | |
| CA2110551A1 (en) | Video buffer recycling method and apparatus | |
| JPH07104960B2 (ja) | グラフィックス・ディスプレイ・システム及び隠面消去方法 | |
| JP2559991B2 (ja) | 画素データを処理する装置および方法 | |
| US5761400A (en) | Method and system for increasing the speed of a Z-buffer process | |
| JPH08249502A (ja) | 補助バッファ情報を用いる改良型グラフィクス・ピッキング方法及び装置 | |
| US5590249A (en) | Three dimensional sprite rendering apparatus and method | |
| EP0887768B1 (en) | A graphic processor and a graphic processing method | |
| US7999806B2 (en) | Three-dimensional shape drawing device and three-dimensional shape drawing method | |
| US5416893A (en) | Method for displaying edging or decaling of an object in a graphics display | |
| EP0194092A2 (en) | Display system and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |