JP2877358B2 - Multistage connection switch network - Google Patents
Multistage connection switch networkInfo
- Publication number
- JP2877358B2 JP2877358B2 JP17404189A JP17404189A JP2877358B2 JP 2877358 B2 JP2877358 B2 JP 2877358B2 JP 17404189 A JP17404189 A JP 17404189A JP 17404189 A JP17404189 A JP 17404189A JP 2877358 B2 JP2877358 B2 JP 2877358B2
- Authority
- JP
- Japan
- Prior art keywords
- unit switch
- wiring
- integrated circuit
- unit
- switch network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、多段接続したスイッチ網を構成するスイッ
チ（以下単位スイッチという）どうしの配線を集積回路
化した多段接続スイッチ網に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a multistage connection switch network in which wirings of switches (hereinafter referred to as unit switches) constituting a multistage connection switch network are integrated. About.
（従来の技術） 従来からＮ出力Ｍ出力のスイッチを単位スイッチと
し、この単位スイッチを１つのLSI（大規模集積回路）
で実現している。このLSIを複数個配線により接続し
て、これを多段に接続したスイッチ網の構成方法が以前
から提案されている。この多段接続スイッチ網の構成例
を第５図に示す。第５図は、２入力２出力の単位スイッ
チ１をオメガ網を用いて実現させた多段接続スイッチ網
を示している。この様なスイッチ網の接続を実際に実現
する場合、単位スイッチ１どうし即ち、LSI間の配線
は、配線部２に示されているとおり、大半の線どうしが
交差している。LSIを実装する基板等の交差した配線
は、交差部分を避けるため基板を多段にして交差してい
る各線を互いに別の段の基板に配線させるなどをしいら
れ多層配線構造をとらざるをえない。この時、基板配線
上を伝送するデータの速度が高速、例えば100MHz以上の
場合には基板上の配線間のクロストーク，配線層間の接
続に必要なスルーホールでの伝送特性の劣化などが問題
となる。この様な問題を改善するためには、一般に高価
なインピーダンス整合された多層基板が必要となるが、
スイッチ規模の拡大に伴い、実装基板の面積が増大し、
多層整合基板の歩留りが実際のスイッチ規模を制限して
しまうという欠点がある。(Prior Art) Conventionally, a switch having N outputs and M outputs is used as a unit switch, and this unit switch is used as one LSI (large-scale integrated circuit).
Is realized. A method of configuring a switch network in which a plurality of these LSIs are connected by wiring and connected in multiple stages has been proposed. FIG. 5 shows an example of the configuration of this multistage connection switch network. FIG. 5 shows a multistage connection switch network in which the unit switch 1 having two inputs and two outputs is realized by using an omega network. When such a connection of the switch network is actually realized, the wiring between the unit switches 1, that is, the wiring between the LSIs, as shown in the wiring section 2, most lines cross each other. In order to avoid intersecting parts, it is necessary to adopt a multi-layered wiring structure, such as crossing wiring such as a board on which an LSI is mounted, by making the board in multiple stages and wiring each intersecting line to a board in another stage. . At this time, if the speed of data transmitted on the board wiring is high, for example, 100 MHz or more, problems such as crosstalk between wiring on the board and deterioration of transmission characteristics in through holes required for connection between wiring layers may occur. Become. In order to improve such a problem, an expensive impedance-matched multilayer substrate is generally required.
As the scale of the switch increases, the area of the mounting board increases,
There is a disadvantage that the yield of the multilayer matching substrate limits the actual switch size.
（発明が解決しようとする課題） 以上述べてきたように、従来の多段接続スイッチにお
いては、単位スイッチを構成しているLSI間どうしの配
線によるクロストークや高速伝送特性が劣化してしまう
等の問題点があった。(Problems to be Solved by the Invention) As described above, in the conventional multistage connection switch, the crosstalk due to the wiring between the LSIs constituting the unit switch and the high-speed transmission characteristics are deteriorated. There was a problem.
本発明は、これらの点に鑑み、単位スイッチを構成し
ているLSI間どうしの配線は集積回路化して、高速性の
優れた多段接続スイッチ網を提供することを目的とする
ものである。SUMMARY OF THE INVENTION In view of the above, it is an object of the present invention to provide a multi-stage connection switch network in which wiring between LSIs constituting a unit switch is integrated into an integrated circuit and which is excellent in high speed.
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の第一において
は、複数の入力端子及び複数の出力端子を有する複数の
単位スイッチ素子を含む第一、第二の単位スイッチ群
と、前記第一の単位スイッチ群に含まれる単位スイッチ
素子の出力端子と前記第二の単位スイッチ群に含まれる
単位スイッチ素子の入力端子とを接続するための配線を
少なくとも集積化した集積回路とから構成され、これら
を基板上に実装したことを特徴とする多段接続スイッチ
網を提供する。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, according to a first aspect of the present invention, there is provided a first device including a plurality of unit switch elements having a plurality of input terminals and a plurality of output terminals. A second unit switch group, wiring for connecting an output terminal of a unit switch element included in the first unit switch group and an input terminal of a unit switch element included in the second unit switch group. Provided is a multistage connection switch network comprising at least an integrated circuit and mounting them on a substrate.
また本発明の第二は、掲記の多段スイッチ網におい
て、前記集積回路内に、さらに第一の単位スイッチ群に
含まれる単位スイッチ素子からの出力信号を差動信号化
する差動化回路を含むことを特徴とする。According to a second aspect of the present invention, in the multistage switch network described above, the integrated circuit further includes a differential circuit for converting an output signal from a unit switch element included in the first unit switch group into a differential signal. It is characterized by the following.
また本発明の第三は、掲記の多段スイッチ網におい
て、前記集積回路内に、さらに第一の単位スイッチ群に
含まれる複数の単位スイッチ素子からお出力信号の遅延
を吸収して出力するバッファ回路を含むことを特徴とす
る。A third aspect of the present invention is the buffer circuit that absorbs a delay of an output signal from a plurality of unit switch elements included in the first unit switch group and outputs the signal in the integrated circuit in the multistage switch network described above. It is characterized by including.
（作用） 本発明によれば、スイッチどうしの配線は集積回路を
介して実現しているため、交差する配線をなくすことが
できる。これにより配線によるクロストークや高速伝送
特性の劣化を防ぐことができる。(Operation) According to the present invention, the wiring between the switches is realized via the integrated circuit, so that the crossing wiring can be eliminated. This can prevent crosstalk and deterioration of high-speed transmission characteristics due to wiring.
（実施例） 以下、本発明を図面に基づいて詳細に説明する。Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図には、本発明の多段接続スイッチ網をオメガ網
に適用した場合が一例として示されている。単位スイッ
チ１は、一例として２入力２出力を用いている。そして
全体としては、一枚の基板３に単位スイッチを縦８個、
横４個の合計32個実装して16入力16出力の多段接続スイ
ッチ網を構成している。FIG. 1 shows, as an example, a case where the multistage connection switch network of the present invention is applied to an Omega network. The unit switch 1 uses two inputs and two outputs as an example. And as a whole, eight unit switches are vertically arranged on one substrate 3,
A total of 32 horizontal 4 units are mounted to form a 16-input 16-output multistage connection switch network.
また、各単位スイッチ１の縦８個分を一構成とし、こ
の構成ごとの配線は集積回路４を介して行なわれてい
る。尚、この単位スイッチは、２入力を２出力に対して
適宜単位スイッチ内部で相互に切換えて用いるものであ
る。従って、この様な構成にすると交差する配線がなく
なり、従来から問題となっていたクロストーク，スルー
ホールによる伝送特性の劣化が少なくなり、高速伝送が
可能となる。Eight vertical switches of each unit switch 1 constitute one configuration, and wiring for each configuration is performed via the integrated circuit 4. This unit switch is used by appropriately switching between two inputs and two outputs inside the unit switch. Therefore, in such a configuration, there is no crossing wiring, and the deterioration of transmission characteristics due to crosstalk and through holes, which has been a problem in the past, is reduced, and high-speed transmission becomes possible.
次に第２図に示された集積回路４の内部構成例に用い
て以下に説明する。集積回路４はボンディング用のパッ
ド５乃至13とこのボンディング用のパッド５乃至13間を
接続するための配線14乃至19とから成る。Next, a description will be given below using the internal configuration example of the integrated circuit 4 shown in FIG. The integrated circuit 4 includes bonding pads 5 to 13 and wirings 14 to 19 for connecting the bonding pads 5 to 13.
この様な集積回路４内では、一般に伝送特性の良い多
層配線が集積化技術により容易に行なえるため実装基板
上で配線を交差させるのに比べ高速伝送が可能となる。
ところで、データ速度が非常に高速の場合にはこの集積
回路４内でのクロストークも問題になる場合がある。こ
の様な問題に対しては、集積回路４内を伝送する信号を
差動化すれば解決できる。第３図に集積回路４内を差動
化した場合の実施例を示す。In such an integrated circuit 4, multi-layer wiring having good transmission characteristics can generally be easily formed by an integration technique, so that high-speed transmission is possible as compared with crossing wiring on a mounting substrate.
When the data rate is very high, crosstalk in the integrated circuit 4 may be a problem. Such a problem can be solved by making signals transmitted in the integrated circuit 4 differential. FIG. 3 shows an embodiment in which the inside of the integrated circuit 4 is made differential.
集積回路４内にはパッド５乃至８それぞれに差動化回
路20乃至23が接続されており、これら差動配線14′乃至
19′を介して単相化回路24乃至28が接続されている。更
に、これにパッド９乃至13が接続された構成となってい
る。そして、差動化回路20乃至23により単相データ信号
を差動化して、単相化回路24乃至28で差動配線14′乃至
19′で伝送されてきた信号を単相化している。In the integrated circuit 4, differential circuits 20 to 23 are connected to pads 5 to 8, respectively.
Single-phase circuits 24 to 28 are connected via 19 '. Further, pads 9 to 13 are connected to this. Then, the single-phase data signals are differentiated by the differential circuits 20 to 23, and the differential wirings 14 'to
The signal transmitted at 19 'is made into a single phase.
第４図は、集積回路４の他の実施例を示すもので、配
線のみならず、データバッファ29乃至32を具備したもの
である。このバッファを設けることにより基板上配線の
長さのちがいから生ずるデータの同期問題を軽減するこ
とができる。FIG. 4 shows another embodiment of the integrated circuit 4, which includes not only wiring but also data buffers 29 to 32. By providing this buffer, it is possible to reduce the data synchronization problem caused by the difference in the length of the wiring on the substrate.
尚、本実施例においては、２入力２出力スイッチを単
位スイッチとして16入力16出力のオメガ網について例を
示したが、本発明がＮ入力Ｍ出力スイッチを単位スイッ
チとしたＬ入力Ｉ出力の他の網形態にも同様の効果を奏
するものである。In this embodiment, an example of a 16-input, 16-output omega network using a 2-input 2-output switch as a unit switch has been described. The same effect can be obtained with the net form.
［発明の効果］ 以上詳述してきたように本発明によれば、基板上に実
装されたスイッチ同士で配線の交差する部分が無くなる
ので、基板上の配線を簡略化できると共に、高速伝送特
性を改善することができる。また、スイッチ間の同期問
題を軽減できるため、多段接続スイッチ網を用いるシス
テム全体の性能を向上することができる。[Effects of the Invention] As described in detail above, according to the present invention, since there is no portion where wirings intersect between switches mounted on a substrate, wiring on the substrate can be simplified and high-speed transmission characteristics can be improved. Can be improved. Further, since the problem of synchronization between switches can be reduced, the performance of the entire system using the multistage connection switch network can be improved.
第１図は、本発明の多段接続スイッチ網の実施例を示し
た図、第２図は、集積回路の実施例を示した図、第３
図，第４図は他の実施例を示した図、第５図は、従来例
を示した図である。 １…単位スイッチ、３…基板、４…集積回路、５乃至13
…パッド、14乃至19…配線。FIG. 1 is a diagram showing an embodiment of a multistage connection switch network of the present invention, FIG. 2 is a diagram showing an embodiment of an integrated circuit, and FIG.
FIG. 4 is a diagram showing another embodiment, and FIG. 5 is a diagram showing a conventional example. DESCRIPTION OF SYMBOLS 1 ... Unit switch, 3 ... Substrate, 4 ... Integrated circuit, 5 thru 13
... pads, 14 to 19 ... wiring.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−69911（ＪＰ，Ａ) 特開 昭53−33510（ＪＰ，Ａ) 特開 昭63−151191（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04Q 3/52 H04Q 11/04 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-51-69911 (JP, A) JP-A-53-33510 (JP, A) JP-A-63-151191 (JP, A) (58) Field (Int.Cl. 6 , DB name) H04Q 3/52 H04Q 11/04
Claims (3)
る複数の単位スイッチ素子を含む第一、第二の単位スイ
ッチ群と、 前記第一の単位スイッチ群に含まれる単位スイッチ素子
の出力端子と前記第二の単位スイッチ群に含まれる単位
スイッチ素子の入力端子とを接続するための配線を少な
くとも集積化した集積回路とから構成され、これらを基
板上に実装したことを特徴とする多段接続スイッチ網。1. A first and second unit switch group including a plurality of unit switch elements having a plurality of input terminals and a plurality of output terminals; and an output terminal of a unit switch element included in the first unit switch group. And an integrated circuit in which wiring for connecting the input terminals of the unit switch elements included in the second unit switch group is integrated at least, and these are mounted on a substrate. Switch network.
ッチ群に含まれる単位スイッチ素子からの出力信号を差
動信号化する差動化回路を含むことを特徴とする請求項
１記載の多段接続スイッチ網。2. The integrated circuit according to claim 1, further comprising a differential circuit for converting an output signal from a unit switch element included in the first unit switch group into a differential signal. Multi-stage switch network.
ッチ群に含まれる複数の単位スイッチ素子からお出力信
号の遅延を吸収して出力するバッファ回路を含むことを
特徴とする請求項１記載の多段接続スイッチ網。3. The integrated circuit according to claim 1, further comprising a buffer circuit for absorbing a delay of an output signal from a plurality of unit switch elements included in the first unit switch group and outputting the same. A multi-stage connection switch network as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17404189A JP2877358B2 (en) | 1989-07-07 | 1989-07-07 | Multistage connection switch network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17404189A JP2877358B2 (en) | 1989-07-07 | 1989-07-07 | Multistage connection switch network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340695A JPH0340695A (en) | 1991-02-21 |
| JP2877358B2 true JP2877358B2 (en) | 1999-03-31 |
Family
ID=15971590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17404189A Expired - Lifetime JP2877358B2 (en) | 1989-07-07 | 1989-07-07 | Multistage connection switch network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877358B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6485032B2 (en) | 2014-12-22 | 2019-03-20 | 株式会社デンソー | DRIVE DEVICE AND ELECTRIC POWER STEERING DEVICE USING THE SAME |
-
1989
- 1989-07-07 JP JP17404189A patent/JP2877358B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340695A (en) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63312666A (en) | Layout of fan-in logic tree of cmos integrated circuit | |
| US5994765A (en) | Clock distribution network with efficient shielding | |
| JP2877358B2 (en) | Multistage connection switch network | |
| US3407357A (en) | Planar interconnecting network avoiding signal path crossovers | |
| JPH07202359A (en) | Circuit board | |
| JPH0738301A (en) | Cross circuit of strip line | |
| US5719747A (en) | Interface unit for communication device with parts positioned on a printed-wiring board for achieving desirable operating characteristics | |
| JPH0425760B2 (en) | ||
| JP3166721B2 (en) | Stack structure of stacked semiconductor device | |
| JP2912131B2 (en) | LSI wiring structure | |
| JPH1022449A (en) | Semiconductor device | |
| JPH06112205A (en) | Semiconductor integrated circuit device | |
| JPH0483496A (en) | Integrated circuit | |
| JP3262426B2 (en) | Layout method for semiconductor integrated circuit device | |
| JPH0719164Y2 (en) | IC terminal structure | |
| JP3387988B2 (en) | Wiring board and semiconductor module | |
| JPH06140566A (en) | Semiconductor integrated circuit | |
| JPH04112553A (en) | Integrated circuit | |
| JPH03261152A (en) | Semiconductor integrated circuit device | |
| JP2002230069A (en) | Logic verifying device | |
| JP2604121B2 (en) | Loop bus | |
| JPH05315763A (en) | Installation board device and its installation method | |
| JPH0451607A (en) | Wiring method for preventing load reflection | |
| JPH0227758A (en) | Integrated circuit device | |
| JPH04289473A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100122 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100122 |