JP2876674B2 - Method for manufacturing MOS semiconductor device - Google Patents

Method for manufacturing MOS semiconductor device

Info

Publication number
JP2876674B2
JP2876674B2 JP34288989A JP34288989A JP2876674B2 JP 2876674 B2 JP2876674 B2 JP 2876674B2 JP 34288989 A JP34288989 A JP 34288989A JP 34288989 A JP34288989 A JP 34288989A JP 2876674 B2 JP2876674 B2 JP 2876674B2
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
buried contact
forming
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34288989A
Other languages
Japanese (ja)
Other versions
JPH03203334A (en
Inventor
裕明 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP34288989A priority Critical patent/JP2876674B2/en
Publication of JPH03203334A publication Critical patent/JPH03203334A/en
Application granted granted Critical
Publication of JP2876674B2 publication Critical patent/JP2876674B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS半導体装置、特にその埋込みコンタク
ト構造の形成方法に関する。
The present invention relates to a MOS semiconductor device, and more particularly to a method for forming a buried contact structure thereof.

〔従来の技術〕[Conventional technology]

MOS半導体装置では、ゲート酸化膜の下に形成された
活性領域に対するコンタクトとして、埋込みコンタクト
をとることが多い。この埋込みコンタクトは、埋込みコ
ンタクトのための拡散領域を先ず形成してから、この埋
込みコンタクト領域の一部に重なるように、イオン注入
により活性領域を形成することでなされる。
In a MOS semiconductor device, a buried contact is often used as a contact to an active region formed below a gate oxide film. The buried contact is formed by first forming a diffusion region for the buried contact, and then forming an active region by ion implantation so as to partially overlap the buried contact region.

第7図は、埋込みコンタクト構造の部分を図示したも
のであるが、この図では特に従来方法で生ずる欠点がわ
かるようにしてある。
FIG. 7 shows a part of the buried contact structure, in which the drawbacks which occur particularly with the conventional method can be seen.

以下で、埋込みコンタクト構造の形成方法を図面によ
り説明する。ゲート酸化膜33の一部(コンタクト形成予
定部)を選択的にエッチングし、P型基板31を露出した
後、リンを含む多結晶シリコン層を全面に形成し、高温
にすることで多結晶シリコン層のリンが拡散し、埋込み
コンタクト領域(N+型拡散層)30を形成する。その後、
多結晶シリコン層を異方性エッチング法で選択的にエッ
チングして、多結晶シリコンの引出し電極37を形成し、
次に引出し電極37とフィールド酸化層32をマスクにセル
ファライン法にてイオン注入し、活性領域(N+拡散層)
39を形成していた。
Hereinafter, a method for forming the buried contact structure will be described with reference to the drawings. After selectively etching a part of the gate oxide film 33 (a portion where a contact is to be formed) to expose the P-type substrate 31, a polycrystalline silicon layer containing phosphorus is formed on the entire surface, and the polycrystalline silicon The phosphorus in the layer is diffused to form a buried contact region (N + type diffusion layer) 30. afterwards,
The polycrystalline silicon layer is selectively etched by an anisotropic etching method to form a polycrystalline silicon extraction electrode 37,
Next, ion implantation is performed by the self-alignment method using the extraction electrode 37 and the field oxide layer 32 as a mask to form an active region (N + diffusion layer).
39 had formed.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記で説明したように、埋込みコンタクト領域30はゲ
ート酸化膜33を除去した開口部からリンの熱拡散により
形成され、一方活性領域39は引出し電極37,フィールド
酸化膜32をマスクとしてイオン注入で形成される。埋込
みコンタクト領域30と活性領域39とを電気的に接続させ
るためには、製造上のばらつきを考慮して、多結晶シリ
コンの引出し電極37の一端は、ゲート酸化膜33の上まで
引き延ばすことはできず、引出し電極37の一端がゲート
酸化膜33の開口部内に、開口部端縁とすき間をおいて形
成する。そのためシリコン引出し電極37の形成時に、前
記基板のすき間部分もエッチングされる。このとき、こ
の部分が第7図に示すように損傷をうけるとともに、横
方向にもエッチングされる。そのため、リーゲージ電流
が生じ、また引出し電極37との間に抵抗が生ずる欠点が
あった。この欠点は、埋込みコンタクト孔の微細化に伴
い、ますます深刻な問題となってくる。
As described above, the buried contact region 30 is formed by thermal diffusion of phosphorus from the opening where the gate oxide film 33 is removed, while the active region 39 is formed by ion implantation using the extraction electrode 37 and the field oxide film 32 as a mask. Is done. In order to electrically connect the buried contact region 30 and the active region 39, one end of the polycrystalline silicon extraction electrode 37 can be extended above the gate oxide film 33 in consideration of manufacturing variations. First, one end of the extraction electrode 37 is formed in the opening of the gate oxide film 33 with a gap from the edge of the opening. Therefore, when the silicon extraction electrode 37 is formed, the gap portion of the substrate is also etched. At this time, this portion is damaged as shown in FIG. 7 and is also etched in the lateral direction. For this reason, there is a defect that a leakage current is generated and a resistance is generated between the electrode and the extraction electrode 37. This drawback becomes an increasingly serious problem with the miniaturization of the buried contact hole.

本発明の目的は、上記の欠点を除去し、信頼性の高い
埋込みコンタクト構造を有する、半導体装置の製造方法
を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which has the above-mentioned disadvantages and has a highly reliable embedded contact structure.

〔課題を解決するための手段〕[Means for solving the problem]

本発明では、ゲート酸化膜の形成後に、ゲート酸化膜
上にアルミニウムを被着する工程と、前記アルミニウム
膜に被着したホトレジストのコンタクト予定位置に穴明
けを有する工程と、前記の穴明けしたホトレジストをマ
スクとして、等方性エッチングによりアルミニウム膜
を、また異方性エッチングによりゲート酸化膜をそれぞ
れエッチングし、ゲート酸化膜の開口部端部より、外側
に深くアルミニウム膜を除去する工程と、前記ホトレジ
ストを除去し、アルミニウム膜をマスクとしてイオン注
入し埋込みコンタクト領域を形成する工程と、前記アル
ミニウム膜を全面除去し、引出し電極をその先端部がゲ
ート酸化膜上まで延長させるが、埋込みコンタクト領域
位置内にあるように形成する工程と、前記引出し電極を
マスクとして、イオン注入により活性領域を形成する工
程とによって埋込みコンタクト構造を形成するものであ
る。
In the present invention, after the formation of the gate oxide film, a step of depositing aluminum on the gate oxide film, a step of forming a hole in the contact position of the photoresist applied to the aluminum film, and a step of forming the holed photoresist Etching the aluminum film by isotropic etching and the gate oxide film by anisotropic etching, using the mask as a mask, and removing the aluminum film deeper and outward from the end of the opening of the gate oxide film; Forming a buried contact region by ion-implanting using an aluminum film as a mask, and removing the entire aluminum film to extend the extraction electrode so that the leading end thereof extends over the gate oxide film. Forming, and using the extraction electrode as a mask, ion By forming an active region by incoming and forms a buried contact structure.

〔作用〕[Action]

同一のホトレジストを利用して、アルミニウム膜開口
部、ゲート酸化膜開口部を形成するが、エッチング方法
の差異から、前者が後者より広い。したがって、アルミ
ニウム膜開口部からイオン注入により埋込みコンタクト
領域を形成すると、この領域はゲート酸化膜の端部から
内側に入る位置まで延在して形成される。したがって、
次の工程で引出し電極の端部がゲート酸化膜上にあるよ
うに形成してから、イオン注入して活性領域を形成する
と、この活性領域は埋込みコンタクト領域と確実に内部
接続される。
An aluminum film opening and a gate oxide film opening are formed using the same photoresist, but the former is wider than the latter due to the difference in etching method. Therefore, when the buried contact region is formed by ion implantation from the aluminum film opening, this region is formed to extend from the end of the gate oxide film to a position inside the gate oxide film. Therefore,
In the next step, when the end portion of the extraction electrode is formed so as to be on the gate oxide film and then ion-implanted to form an active region, the active region is reliably internally connected to the buried contact region.

〔実施例〕〔Example〕

以下、図面を参照して、本発明の一実施例につき説明
する。最初に本発明により製造された半導体装置の断面
図を第1図に示す。図において、11は基板(P型)、12
はフィールド酸化膜、13はゲート酸化膜、16は埋込みコ
ンタクト領域(N+拡散層)、19は活性領域(N+拡散
層)、17は多結晶シリコンの引出し電極である。
An embodiment of the present invention will be described below with reference to the drawings. First, a cross-sectional view of a semiconductor device manufactured according to the present invention is shown in FIG. In the figure, 11 is a substrate (P type), 12
Is a field oxide film, 13 is a gate oxide film, 16 is a buried contact region (N + diffusion layer), 19 is an active region (N + diffusion layer), and 17 is an extraction electrode of polycrystalline silicon.

図に示すように、埋込みコンタクト領域16は、埋込み
コンタクト穴16Aより、はるかに延長してゲート酸化膜1
3の下方に形成され、また引出し電極17の先端部は、ゲ
ート酸化膜13上にあり、しかも埋込みコンタクト領域16
の端部より内側の位置にあるように形成される。活性領
域19はイオン注入で形成され、埋込みコンタクト領域16
とオーバラップするところが生じている。
As shown in the figure, the buried contact region 16 extends far beyond the buried contact hole 16A,
3, and the tip of the extraction electrode 17 is on the gate oxide film 13 and has a buried contact region 16.
Is formed at a position inside of the end of the. The active region 19 is formed by ion implantation, and the buried contact region 16 is formed.
And where it overlaps.

次に、製造方法につき工程順に説明する。まず第2図
において、P型基板11(1×1015cm-3)上に選択酸化
によりフィールド酸化膜12、(8000Å)および酸化膜13
(450Å)を形成した後、アルミニウム膜14(1.0μm)
をスパッタ法にて形成する。その後、ホトレジスト15を
被着し、埋込みコンタクト形成予定部上のホトレジスト
を露光現像し除去する。
Next, the manufacturing method will be described in the order of steps. First, in FIG. 2, a field oxide film 12, (8000 °) and an oxide film 13 are selectively oxidized on a P-type substrate 11 (1 × 10 15 cm −3 ).
(450mm), aluminum film 14 (1.0μm)
Is formed by a sputtering method. Thereafter, a photoresist 15 is applied, and the photoresist on the portion where the buried contact is to be formed is exposed, developed and removed.

次に第3図に示すように、ホトレジスト15をマスク
に、アルミニウム膜14をリン酸により等方性エッチング
してから、さらにホトレジスト15をマスクに異方性ドラ
イエッチング法でゲート酸化膜13を選択的に除去し、埋
込みコンタクト穴16Aを形成する。この両者のエッチン
グ法の違いにより、アルミニウム膜14は、埋込みコンタ
クト穴16Aの外側約1.5μmのところにパターニングされ
る。
Next, as shown in FIG. 3, the aluminum film 14 is isotropically etched with phosphoric acid using the photoresist 15 as a mask, and then the gate oxide film 13 is selected by anisotropic dry etching using the photoresist 15 as a mask. To form a buried contact hole 16A. Due to the difference between the two etching methods, the aluminum film 14 is patterned about 1.5 μm outside the buried contact hole 16A.

次にホトレジスト15を除去し、第4図に示すように、
アルミニウム膜14をマスクにしてイオン注入法でリンを
エネルギ70keV,ドーズ量1×1015cm-2で注入し、埋込み
コンタクト領域(N+拡散層)16を形成する。その後、リ
ン酸でアルミニウム膜14を全面除去する。
Next, the photoresist 15 is removed, and as shown in FIG.
Using the aluminum film 14 as a mask, phosphorus is implanted by ion implantation at an energy of 70 keV and a dose of 1 × 10 15 cm −2 to form a buried contact region (N + diffusion layer) 16. Thereafter, the aluminum film 14 is entirely removed with phosphoric acid.

次に全面にN型にドープされた多結晶シリコン層(40
00Å)をCVD法で形成してから、第5図に示すようにホ
トエッチング法によりホトレジスト18をパターニングし
てから、多結晶シリコン層を選択的に異方性エッチング
し、引出し電極17を形成する。引出し電極17の一端は、
ゲート酸化膜13と0.6μm程度オーバラップするように
形成する。このため、以後の工程で基板11を直接エッチ
ングにさらすことはない。
Next, an N-type doped polycrystalline silicon layer (40
00Å) is formed by the CVD method, the photoresist 18 is patterned by the photoetching method as shown in FIG. 5, and then the polycrystalline silicon layer is selectively anisotropically etched to form the extraction electrode 17. . One end of the extraction electrode 17
The gate oxide film 13 is formed so as to overlap with the gate oxide film 13 by about 0.6 μm. Therefore, the substrate 11 is not directly exposed to the etching in the subsequent steps.

次にホトレジスト18を除去し、引出し電極17およびフ
ィールド酸化膜12をマスクにセルファライン法でイオン
注入し(As.エネルギ70keV,ドーズ量5×1015cm-2)N+
拡散層の活性領域19を形成することで、第1図のような
構成になる。このとき第4図に示すようにアルミニウム
膜14をマスクとして形成された埋込みコンタクト領域16
は、ゲート酸化膜13の端部より1.5μmより深く形成さ
れ、引出し電極17の端部はゲート酸化膜13の端部より0.
6μmのところにあるので、埋込みコンタクト領域16と
活性領域19とは約1.0μmオーバラップして確実に電気
的に接続される。また、第5図において、引出し電極17
を異方性エッチングにより形成する際に、基板11が直接
露出していないので、従来例のようなダメジを受けるこ
とがない。このため、埋込みコンタクト領域16と活性領
域19との接続部は何らダメジがなく、リーケージ電流の
発生あるいは電極抵抗の増大が防止できる。
Next, the photoresist 18 is removed, and ions are implanted by self-alignment using the extraction electrode 17 and the field oxide film 12 as a mask (As. Energy: 70 keV, dose: 5 × 10 15 cm −2 ) .
By forming the active region 19 of the diffusion layer, the structure as shown in FIG. 1 is obtained. At this time, as shown in FIG. 4, the buried contact region 16 formed using the aluminum film 14 as a mask is formed.
Is formed deeper than 1.5 μm from the end of the gate oxide film 13, and the end of the extraction electrode 17 is 0.1 mm from the end of the gate oxide film 13.
Since it is at 6 μm, the buried contact region 16 and the active region 19 overlap with each other by about 1.0 μm and are surely electrically connected. In addition, in FIG.
When the is formed by anisotropic etching, the substrate 11 is not directly exposed, so that the conventional example is not damaged. Therefore, there is no damage at the connection between the buried contact region 16 and the active region 19, and it is possible to prevent generation of leakage current or increase in electrode resistance.

なお、上記実施例で、ゲート酸化膜13を選択的に異方
性エッチングで除去したときの歪等は、第6図に示すよ
うに、引出し電極17からリンを熱拡散してN+拡散層20を
形成する工程を追加することで軽減できる。
Incidentally, in the above embodiment, the gate distortion and the like of the oxide film 13 selectively when removed by anisotropic etching, as shown in FIG. 6, N + diffusion layer by thermal diffusion of phosphorus from the extraction electrode 17 It can be reduced by adding the step of forming 20.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明はゲート酸化膜を選択的
にエッチングし、埋込みコンタクト穴を形成する前に、
アルミニウム膜を被着し、ゲート酸化膜とアルミニウム
膜とを同一のマスクでエッチングし、ただしエッチング
方法を異方性エッチングと等方性エッチングと変えるこ
とにより、アルミニウムの開口部が埋込みコンタクト穴
よりも大きいパターンを形成するようにし、そのアルミ
ニウム膜をマスクにしてイオン注入により埋込みコンタ
クト領域を形成する。したがって、埋込みコンタクト領
域の端部はゲート酸化膜の下に形成されるので、引出し
電極の端部をゲート酸化膜の上で前記埋込みコンタクト
領域とオーバラップするように形成し、引出し電極をマ
スクとしてイオン注入により活性領域を形成したとき
に、この活性領域と埋込みコンタクト領域とは電気的に
内部接続される。引出し電極を形成するとき、基板はゲ
ート酸化膜でおおわれ、直接エッチングにさらされない
ので、基板はダメジを受けることなく、信頼度の高いコ
ンタクトが得られる。以上の工程は、ホトレジスト数を
増加することなく、セルファライン法でなされるという
効果もある。
As described above, the present invention selectively etches a gate oxide film and forms a buried contact hole before forming the buried contact hole.
An aluminum film is deposited, and the gate oxide film and the aluminum film are etched with the same mask. However, by changing the etching method between anisotropic etching and isotropic etching, the aluminum opening is larger than the buried contact hole. A large pattern is formed, and a buried contact region is formed by ion implantation using the aluminum film as a mask. Therefore, since the end of the buried contact region is formed below the gate oxide film, the end of the extraction electrode is formed on the gate oxide film so as to overlap the buried contact region, and the extraction electrode is used as a mask. When the active region is formed by ion implantation, the active region and the buried contact region are electrically connected internally. When forming the extraction electrode, the substrate is covered with a gate oxide film and is not directly exposed to etching, so that the substrate is not damaged and a highly reliable contact is obtained. The above process also has the effect of being performed by the self-alignment method without increasing the number of photoresists.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の一実施例により形成された埋込みコ
ンタクト構造の縦断面図、第2図〜第5図は前記実施例
を工程順に示した縦断面図、第6図は別の実施例により
形成された埋込みコンタクト構造の縦断面図、第7図は
従来例により形成された埋込みコンタクト構造の縦断面
図である。 11…(P型)基板、12…フィールド酸化膜、13…ゲート
酸化膜、14…アルミニウム膜、15,18…ホトレジスト、1
6…埋込みコンタクト領域(N+型拡散層)、17…引出し
電極(リンドープ多結晶シリコン層)、19…活性領域
(N+型拡散層)。
FIG. 1 is a longitudinal sectional view of a buried contact structure formed according to one embodiment of the present invention, FIGS. 2 to 5 are longitudinal sectional views showing the embodiment in the order of steps, and FIG. 6 is another embodiment. FIG. 7 is a longitudinal sectional view of a buried contact structure formed by an example, and FIG. 7 is a longitudinal sectional view of a buried contact structure formed by a conventional example. 11 ... (P type) substrate, 12 ... field oxide film, 13 ... gate oxide film, 14 ... aluminum film, 15, 18 ... photoresist, 1
6: buried contact region (N + type diffusion layer), 17 ... extraction electrode (phosphorus-doped polycrystalline silicon layer), 19 ... active region (N + type diffusion layer).

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】MOS半導体装置として、ゲート酸化膜の下
部に形成された活性領域に、基板内でコンタクトをとる
埋込みコンタクト領域を有する半導体装置の製造におい
て、 ゲート酸化膜の形成後に、ゲート酸化膜上にアルミニウ
ムを被着する工程と、前記アルミニウム膜に被着したホ
トレジストのコンタクト予定位置に穴明けをする工程
と、前記の穴明けしたホトレジストをマスクとして、等
方性エッチングによりアルミニウム膜を、また異方性エ
ッチングによりゲート酸化膜をそれぞれエッチングし、
ゲート酸化膜の開口部端部より、外側に深くアルミニウ
ム膜を除去する工程と、前記ホトレジストを除去し、ア
ルミニウム膜をマスクとしてイオン注入し埋込みコンタ
クト領域を形成する工程と、前記アルミニウム膜を全面
除去し、引出し電極をその先端部がゲート酸化膜上まで
延長させるが、埋込みコンタクト領域位置内にあるよう
に形成する工程と、前記引出し電極をマスクとして、イ
オン注入により活性領域を形成する工程とによって埋込
みコンタクト構造を形成することを特徴とするMOS半導
体装置の製造方法。
In a method of manufacturing a MOS device having a buried contact region in a substrate in an active region formed under a gate oxide film as a MOS semiconductor device, a gate oxide film is formed after forming the gate oxide film. A step of applying aluminum thereon, a step of making a hole at a contact expected position of the photoresist applied to the aluminum film, and using the holed photoresist as a mask, an aluminum film by isotropic etching, Each gate oxide film is etched by anisotropic etching,
A step of removing the aluminum film deeper from the end of the opening of the gate oxide film, a step of removing the photoresist, ion-implanting the aluminum film as a mask to form a buried contact region, and removing the entire aluminum film Then, a step of forming the extraction electrode so that the tip portion extends to above the gate oxide film, but in the buried contact region position, and a step of forming an active region by ion implantation using the extraction electrode as a mask A method for manufacturing a MOS semiconductor device, comprising forming a buried contact structure.
JP34288989A 1989-12-29 1989-12-29 Method for manufacturing MOS semiconductor device Expired - Fee Related JP2876674B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34288989A JP2876674B2 (en) 1989-12-29 1989-12-29 Method for manufacturing MOS semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34288989A JP2876674B2 (en) 1989-12-29 1989-12-29 Method for manufacturing MOS semiconductor device

Publications (2)

Publication Number Publication Date
JPH03203334A JPH03203334A (en) 1991-09-05
JP2876674B2 true JP2876674B2 (en) 1999-03-31

Family

ID=18357298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34288989A Expired - Fee Related JP2876674B2 (en) 1989-12-29 1989-12-29 Method for manufacturing MOS semiconductor device

Country Status (1)

Country Link
JP (1) JP2876674B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514840B2 (en) * 1999-04-13 2003-02-04 International Business Machines Corporation Micro heating of selective regions

Also Published As

Publication number Publication date
JPH03203334A (en) 1991-09-05

Similar Documents

Publication Publication Date Title
US4613402A (en) Method of making edge-aligned implants and electrodes therefor
US4722910A (en) Partially self-aligned metal contact process
JPH05243373A (en) Method for manufacturing integrated circuit chip
KR0172262B1 (en) Method of fabricating semiconductor device
JP2960925B2 (en) Semiconductor device and manufacturing method thereof
JPH0815182B2 (en) Element isolation method for semiconductor device
JP3057439B2 (en) Method for manufacturing semiconductor device
JP2876674B2 (en) Method for manufacturing MOS semiconductor device
US5026665A (en) Semiconductor device electrode method
KR100592705B1 (en) Method for fabricating self-alinged bipolar transistor
JPH0955421A (en) Manufacture of semiconductor device
JP2940034B2 (en) Charge transfer device and method of manufacturing the same
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
JP2956635B2 (en) Semiconductor device and manufacturing method thereof
KR100187676B1 (en) Method of forming field oxide film in a semiconductor device
JPH07211908A (en) Manufacture of mos-fet
KR100364794B1 (en) Method for fabricating of semiconductor device
JPS5866358A (en) Semiconductor device and manufacture thereof
JP2594121B2 (en) Method for manufacturing semiconductor device
JP3106305B2 (en) Method for forming separation layer of semiconductor device
JP2623647B2 (en) Method for manufacturing semiconductor device
JP2532655B2 (en) Method for manufacturing semiconductor device
JP3064383B2 (en) Method for manufacturing semiconductor device
JPH10200098A (en) Semiconductor device and fabrication thereof
KR0172749B1 (en) Method of forming gate electrode in semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees