JP2874219B2 - 差動型発振回路 - Google Patents
差動型発振回路Info
- Publication number
- JP2874219B2 JP2874219B2 JP27416289A JP27416289A JP2874219B2 JP 2874219 B2 JP2874219 B2 JP 2874219B2 JP 27416289 A JP27416289 A JP 27416289A JP 27416289 A JP27416289 A JP 27416289A JP 2874219 B2 JP2874219 B2 JP 2874219B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- base
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、TV用チューナやVTR用RFコンバータ等の高
周波IC回路に利用される差動型発振回路に関するもので
ある。
周波IC回路に利用される差動型発振回路に関するもので
ある。
従来の技術 近年、高周波ICのプロセス技術が進歩し、VHF帯やUHF
帯の高周波発振回路もIC化が容易となり、IC化で回路接
続のしやすい差動型発振回路が、多く利用されるように
なってきている。
帯の高周波発振回路もIC化が容易となり、IC化で回路接
続のしやすい差動型発振回路が、多く利用されるように
なってきている。
以下に従来の差動型発振回路の特に、そのバイアス回
路について説明する。
路について説明する。
第５図は従来の差動型発振回路部を示すものである。
第５図において、1,2はそれぞれ差動対を形成する発振
用トランジスタで電圧安定化回路12より抵抗５を介して
ベースバイアスを供給し、第１の発振トランジスタ１の
コレクタは、電源ライン11に直接接続し、第２の発振ト
ランジスタ２のコレクタはインピーダンス素子４（又は
抵抗）を介して電源ライン11に接続している。３は、電
流源用トランジスタで、ベースバイアスは、電圧安定化
回路12より抵抗7,抵抗９の抵抗分割で定電圧が与えら
れ、エミッタ抵抗10との関係で電流源の電流を設定する
構成としている。
第５図において、1,2はそれぞれ差動対を形成する発振
用トランジスタで電圧安定化回路12より抵抗５を介して
ベースバイアスを供給し、第１の発振トランジスタ１の
コレクタは、電源ライン11に直接接続し、第２の発振ト
ランジスタ２のコレクタはインピーダンス素子４（又は
抵抗）を介して電源ライン11に接続している。３は、電
流源用トランジスタで、ベースバイアスは、電圧安定化
回路12より抵抗7,抵抗９の抵抗分割で定電圧が与えら
れ、エミッタ抵抗10との関係で電流源の電流を設定する
構成としている。
以上のように構成された差動型発振回路の動作につい
て説明する。第５図において時間ｔ＝０時点で電源ライ
ン11にDC電圧を印加すると、電圧安定化回路12と各バイ
アス回路の回路定数により決定される時定数によって過
渡応答し、時間ｔ＝ｔ1で定常状態となり、全回路のバ
イアス電圧が一定となる。
て説明する。第５図において時間ｔ＝０時点で電源ライ
ン11にDC電圧を印加すると、電圧安定化回路12と各バイ
アス回路の回路定数により決定される時定数によって過
渡応答し、時間ｔ＝ｔ1で定常状態となり、全回路のバ
イアス電圧が一定となる。
第６図は、第５図の従来の差動型発振回路のバイアス
を用いた具体的な差動型発振回路の従来例であり、第１
の発振トランジスタ１のベースと第２の発振トランジス
タ２のコレクタ間に、帰還容量Ｃ2,C3、同調容量Ｃ1、
同調インダクタンスＬ1からなる共振回路を形成してい
る。また第２の発振トランジスタ２のベースは、接地容
量Ｃ4により接地された構成となっている。第６図の従
来の差動型発振回路の共振回路は第３図に等価でき、発
振周波数ｆ0は下記の（イ）式で近似できる。
を用いた具体的な差動型発振回路の従来例であり、第１
の発振トランジスタ１のベースと第２の発振トランジス
タ２のコレクタ間に、帰還容量Ｃ2,C3、同調容量Ｃ1、
同調インダクタンスＬ1からなる共振回路を形成してい
る。また第２の発振トランジスタ２のベースは、接地容
量Ｃ4により接地された構成となっている。第６図の従
来の差動型発振回路の共振回路は第３図に等価でき、発
振周波数ｆ0は下記の（イ）式で近似できる。
発明が解決しようとする課題 このような従来の構成では、時間ｔ＝ｔ1以降で発振
トランジスタ1,2と電流源トランジスタ３の各々のベー
ス電位は、電圧安定化回路12で安定されているが、回路
を構成する素子の電流発熱により特に電流源トランジス
タ３のベース，エミック間電圧（以下ＶBEと言う）が温
度変化で小さくなり、エミッタ電位が上昇する。従っ
て、エミッタ電流が徐々に増加しそれに伴ってインピー
ダンス素子４による電位降下が大きくなり、発振トラン
ジスタ２のコレクタ電位が徐々に低下し、コレクタ，ベ
ース間電位（以下ＶCBと言う）も徐徐に低下する。一般
的にトランジスタのコレクタ，ベース間容量（以下ＣCB
と言う）は、ＶCBの電位差が小さくなると増加する為、
発振トランジスタ２のＣCBが、時間ｔ＝ｔ1以降で徐々
に増加する事となり、差動型発振回路の発振周波数が、
前記（イ）式の関係式に従って徐々に低下し、正規の発
振周波数からずれを生ずるという課題があった。
トランジスタ1,2と電流源トランジスタ３の各々のベー
ス電位は、電圧安定化回路12で安定されているが、回路
を構成する素子の電流発熱により特に電流源トランジス
タ３のベース，エミック間電圧（以下ＶBEと言う）が温
度変化で小さくなり、エミッタ電位が上昇する。従っ
て、エミッタ電流が徐々に増加しそれに伴ってインピー
ダンス素子４による電位降下が大きくなり、発振トラン
ジスタ２のコレクタ電位が徐々に低下し、コレクタ，ベ
ース間電位（以下ＶCBと言う）も徐徐に低下する。一般
的にトランジスタのコレクタ，ベース間容量（以下ＣCB
と言う）は、ＶCBの電位差が小さくなると増加する為、
発振トランジスタ２のＣCBが、時間ｔ＝ｔ1以降で徐々
に増加する事となり、差動型発振回路の発振周波数が、
前記（イ）式の関係式に従って徐々に低下し、正規の発
振周波数からずれを生ずるという課題があった。
本発明は、このような課題を解決するもので、差動型
発振回路の発振周波数の電源投入時からのずれを、少な
くすると共に、電源電圧の変動や温度変化に対しても安
定した正規の発振周波数を得る事を目的とするものであ
る。
発振回路の発振周波数の電源投入時からのずれを、少な
くすると共に、電源電圧の変動や温度変化に対しても安
定した正規の発振周波数を得る事を目的とするものであ
る。
課題を解決するための手段 この課題を解決するために本発明は、差動対を有する
第１と第２の発振トランジスタの各々のコレクタに接続
された第１の抵抗又は、インピーダンス素子同志を接続
するとともに、この抵抗又はインピーダンス素子同志の
接続点に電源ラインより電圧安定化回路を介して電圧を
供給し、前記第１と第２の発振トランジスタの各々のベ
ースに接続した第２の抵抗で接続し、この第２の抵抗同
志の接続点に、前記電源ラインより電圧安定化回路を介
してベースバイアスを供給し、前記第１と第２の発振ト
ランジスタのエミッタ同志を接続し、この共通エミッタ
点へ電流源トランジスタのコレクタを接続し、前記電流
源トランジスタのエミッタを抵抗を介して接地し、前記
電流源トランジスタのベースへ、前記電源ラインより電
圧安定化回路と抵抗を介して、ベースバイアスを供給す
るとともに、前記電流源トランジスタのベースは、少な
くとも順バイアス方向にPN接合素子を挿入して接地した
ものである。
第１と第２の発振トランジスタの各々のコレクタに接続
された第１の抵抗又は、インピーダンス素子同志を接続
するとともに、この抵抗又はインピーダンス素子同志の
接続点に電源ラインより電圧安定化回路を介して電圧を
供給し、前記第１と第２の発振トランジスタの各々のベ
ースに接続した第２の抵抗で接続し、この第２の抵抗同
志の接続点に、前記電源ラインより電圧安定化回路を介
してベースバイアスを供給し、前記第１と第２の発振ト
ランジスタのエミッタ同志を接続し、この共通エミッタ
点へ電流源トランジスタのコレクタを接続し、前記電流
源トランジスタのエミッタを抵抗を介して接地し、前記
電流源トランジスタのベースへ、前記電源ラインより電
圧安定化回路と抵抗を介して、ベースバイアスを供給す
るとともに、前記電流源トランジスタのベースは、少な
くとも順バイアス方向にPN接合素子を挿入して接地した
ものである。
作用 この構成によりPN接合素子で温度保障が行えるので、
差動型発振回路の発振周波数の電源投入時からのずれが
少なく、電源電圧の変動や温度変動に対しても安定した
発振周波数が得られる。
差動型発振回路の発振周波数の電源投入時からのずれが
少なく、電源電圧の変動や温度変動に対しても安定した
発振周波数が得られる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図は、本発明の一実施例による差動型発振回路の
バイアス回路を示す回路図である。第１図において、1,
2はそれぞれ差動対を形成する第１及び第２の発振用ト
ランジスタで、これらの発振用トランジスタ1,2に対
し、ベースバイアスは、電圧安定化回路12より抵抗５を
介し対称に与えられると共に、コレクタ電圧も電圧安定
化回路12より抵抗４を介し対称に供給されている。３は
電流源用トランジスタでベースバイアスは、電圧安定化
回路12より抵抗７、PN接合素子８、抵抗９で分割された
電圧が与えられ、エミッタ抵抗10とで電流源の電流を設
定する構成としている。
バイアス回路を示す回路図である。第１図において、1,
2はそれぞれ差動対を形成する第１及び第２の発振用ト
ランジスタで、これらの発振用トランジスタ1,2に対
し、ベースバイアスは、電圧安定化回路12より抵抗５を
介し対称に与えられると共に、コレクタ電圧も電圧安定
化回路12より抵抗４を介し対称に供給されている。３は
電流源用トランジスタでベースバイアスは、電圧安定化
回路12より抵抗７、PN接合素子８、抵抗９で分割された
電圧が与えられ、エミッタ抵抗10とで電流源の電流を設
定する構成としている。
以上のように構成された差動型発振回路のバイアス回
路について以下その動作説明をする。第１図において時
間ｔ＝０時点で電源ライン11にDC電圧を印加すると電圧
安定化回路12と各バイアス回路の回路定数により決定さ
れる時定数によって過渡応答し、時間ｔ＝ｔ1で定常状
態となり、全回路のバイアス電圧が一定となる。その後
の時間ｔ＝ｔ1以降では、電圧安定化回路12より電圧供
給されている発振トランジスタ1,2のベースバイアスと
抵抗４の中点の電位は安定しているが、回路を構成する
素子の電流発熱でPN接合素子８も温度上昇し、PN接合素
子８の両端間の電位も温度上昇し、１度当り、約−1.8m
Vで変化し、電流源トランジスタ３のベース電位も同様
に徐々に低下する事となる。しかし、電流源トランジス
タ３自身も温度上昇の影響によりベース，エミッタ間電
位（ＶBE）が低下し、エミッタ電位自身は常に安定に保
たれる事となり、電流源トランジスタ３のエミッタ電流
も常に安定する方向となり、抵抗４による電位降下の値
も安定し、発振トランジスタ1,2のコレクタ電位は、そ
れぞれ同電位でバランスし、安定したＶCBとなる。すな
わちＣCBの値の変化も小さくなり、発振周波数の周波数
変動も極めて改善される。
路について以下その動作説明をする。第１図において時
間ｔ＝０時点で電源ライン11にDC電圧を印加すると電圧
安定化回路12と各バイアス回路の回路定数により決定さ
れる時定数によって過渡応答し、時間ｔ＝ｔ1で定常状
態となり、全回路のバイアス電圧が一定となる。その後
の時間ｔ＝ｔ1以降では、電圧安定化回路12より電圧供
給されている発振トランジスタ1,2のベースバイアスと
抵抗４の中点の電位は安定しているが、回路を構成する
素子の電流発熱でPN接合素子８も温度上昇し、PN接合素
子８の両端間の電位も温度上昇し、１度当り、約−1.8m
Vで変化し、電流源トランジスタ３のベース電位も同様
に徐々に低下する事となる。しかし、電流源トランジス
タ３自身も温度上昇の影響によりベース，エミッタ間電
位（ＶBE）が低下し、エミッタ電位自身は常に安定に保
たれる事となり、電流源トランジスタ３のエミッタ電流
も常に安定する方向となり、抵抗４による電位降下の値
も安定し、発振トランジスタ1,2のコレクタ電位は、そ
れぞれ同電位でバランスし、安定したＶCBとなる。すな
わちＣCBの値の変化も小さくなり、発振周波数の周波数
変動も極めて改善される。
以下、第２図に示す具体的な差動型発振回路の回路図
に基づきさらに詳しく説明する。
に基づきさらに詳しく説明する。
第２図における回路図は、第１図の差動型発振回路の
バイアス回路に共振回路を形成する素子を、第１の発振
トランジスタ１のベースと第２の発振トランジスタ２の
コレクタ間に、帰還容量Ｃ2,C3、同調容量Ｃ1、同調イ
ンダクタンスＬ1にて構成し、さらに、第２の発振トラ
ンジスタ２のベースから接地間へ、接地容量Ｃ4を挿入
した構成としたものである。第２図における差動型発振
回路の共振回路も前記第３図の等価回路と同様で、発振
周波数ｆ0も（イ）式で近似できる。しかし、前出の第
１図の実施例の差動型発振回路のバイアス回路の動作説
明のように、第２の発振トランジスタ２のＶCBの電位差
の安定度が極めて良好な為にＣCBの変化が極めて圧縮さ
れる。従って（イ）式におけるＣCBの変化が小さく安定
しているこの為に発振周波数ｆ0の電源投入時からのず
れが改善される。第４図は、電源投入時を基準とした時
間（ｔ）対周波数変化（Δｆ0）の実験データを示すグ
ラフであり（ハ）は、第６図の従来例の特性カーブ、
（ロ）は、第２図の本発明の一実施例の特性カーブを示
しており（ロ）は周波数変化（Δｆ0）が小さく、改善
されていることが判る。
バイアス回路に共振回路を形成する素子を、第１の発振
トランジスタ１のベースと第２の発振トランジスタ２の
コレクタ間に、帰還容量Ｃ2,C3、同調容量Ｃ1、同調イ
ンダクタンスＬ1にて構成し、さらに、第２の発振トラ
ンジスタ２のベースから接地間へ、接地容量Ｃ4を挿入
した構成としたものである。第２図における差動型発振
回路の共振回路も前記第３図の等価回路と同様で、発振
周波数ｆ0も（イ）式で近似できる。しかし、前出の第
１図の実施例の差動型発振回路のバイアス回路の動作説
明のように、第２の発振トランジスタ２のＶCBの電位差
の安定度が極めて良好な為にＣCBの変化が極めて圧縮さ
れる。従って（イ）式におけるＣCBの変化が小さく安定
しているこの為に発振周波数ｆ0の電源投入時からのず
れが改善される。第４図は、電源投入時を基準とした時
間（ｔ）対周波数変化（Δｆ0）の実験データを示すグ
ラフであり（ハ）は、第６図の従来例の特性カーブ、
（ロ）は、第２図の本発明の一実施例の特性カーブを示
しており（ロ）は周波数変化（Δｆ0）が小さく、改善
されていることが判る。
以上のように本実施例によれば、差動型発振回路の発
振トランジスタ1,2のベースバイアスとコレクタ電源を
対称に電圧安定化回路12より供給するとともに、電流源
トランジスタ３のベースバイアスにPN接合素子８を用い
て温度依存性を持たせる事により、発振周波数の電源投
入時からのずれを大幅に改善でき、したがって電源電圧
及び温度の変化に対しても極めて安定した発振周波数で
発振する事が可能となる。
振トランジスタ1,2のベースバイアスとコレクタ電源を
対称に電圧安定化回路12より供給するとともに、電流源
トランジスタ３のベースバイアスにPN接合素子８を用い
て温度依存性を持たせる事により、発振周波数の電源投
入時からのずれを大幅に改善でき、したがって電源電圧
及び温度の変化に対しても極めて安定した発振周波数で
発振する事が可能となる。
尚、本実施例では、PN接合素子８をダイオードを用い
て説明したが、トランジスタのベース，エミッタ間のPN
接合、若しくは、ベース，コレクタ間のPN接合を用いて
も同様の効果が得られる。
て説明したが、トランジスタのベース，エミッタ間のPN
接合、若しくは、ベース，コレクタ間のPN接合を用いて
も同様の効果が得られる。
尚、発振トランジスタ1,2及び電流源トランジスタ３
を本実施例では、バイポーラトランジスタを用いて説明
したが、ベースをゲートに、コレクタをドレインに、エ
ミッタをソースに置き換えたFETを用いても同様の効果
が得られる。
を本実施例では、バイポーラトランジスタを用いて説明
したが、ベースをゲートに、コレクタをドレインに、エ
ミッタをソースに置き換えたFETを用いても同様の効果
が得られる。
尚、さらに第２図の実施例において帰還容量Ｃ1とＣ2
の接続点と同調容量Ｃ1と同調インダクタンスＬ1との接
続点間に数＋Ωの小抵抗を挿入した場合が、最も改善効
果が大きかった。
の接続点と同調容量Ｃ1と同調インダクタンスＬ1との接
続点間に数＋Ωの小抵抗を挿入した場合が、最も改善効
果が大きかった。
発明の効果 以上のように本発明によれば、差動型発振回路のバイ
アス回路を対称型に且つ、電流源のベースバイアスにPN
接合素子を用いて温度依存性を持たせる事により、発振
周波数の電源投入時からのずれと、電圧及び温度変化に
対する周波数変化を極めて少なくする事が可能となり、
本発明を用いたTVチューナやRFコンバータにおいては、
電源投入時から、安定した画質を得る事ができるという
効果が得られる。
アス回路を対称型に且つ、電流源のベースバイアスにPN
接合素子を用いて温度依存性を持たせる事により、発振
周波数の電源投入時からのずれと、電圧及び温度変化に
対する周波数変化を極めて少なくする事が可能となり、
本発明を用いたTVチューナやRFコンバータにおいては、
電源投入時から、安定した画質を得る事ができるという
効果が得られる。
第１図は本発明の一実施例による差動型発振回路のバイ
アス回路の回路図、第２図は第１図の差動型発振回路の
バイアス回路を用いた具体的な差動型発振回路の回路
図、第３図は差動型発振回路の共振回路の等価回路図、
第４図は差動型発振回路の電源投入時からの時間（ｔ）
対周波数変化（Δｆ）の従来例との比較を示すグラフ、
第５図は従来例の差動型発振回路のバイアス回路の回路
図、第６図は第５図の従来の差動型発振回路のバイアス
回路を用いた具体的な差動型発振回路の回路図である。 １……第１の発振トランジスタ、２……第２の発振トラ
ンジスタ、３……電流源トランジスタ、４……インピー
ダンス素子、５……ベース抵抗、６……差動型発振トラ
ンジスタの共通エミッタ点、７……ベース抵抗、８……
PN接合素子、９……抵抗、10……エミッタ抵抗、11……
電源ライン、12……電圧安定化回路。
アス回路の回路図、第２図は第１図の差動型発振回路の
バイアス回路を用いた具体的な差動型発振回路の回路
図、第３図は差動型発振回路の共振回路の等価回路図、
第４図は差動型発振回路の電源投入時からの時間（ｔ）
対周波数変化（Δｆ）の従来例との比較を示すグラフ、
第５図は従来例の差動型発振回路のバイアス回路の回路
図、第６図は第５図の従来の差動型発振回路のバイアス
回路を用いた具体的な差動型発振回路の回路図である。 １……第１の発振トランジスタ、２……第２の発振トラ
ンジスタ、３……電流源トランジスタ、４……インピー
ダンス素子、５……ベース抵抗、６……差動型発振トラ
ンジスタの共通エミッタ点、７……ベース抵抗、８……
PN接合素子、９……抵抗、10……エミッタ抵抗、11……
電源ライン、12……電圧安定化回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金井 勝一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 河本 登 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭60−254805（ＪＰ，Ａ) 特開 昭58−173904（ＪＰ，Ａ) 特開 昭58−210668（ＪＰ，Ａ) 実開 昭48−75551（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 5/00 - 5/42
Claims (1)
- 【請求項１】差動対を有する第１と第２の発振トランジ
スタの各々のコレクタに接続された第１の抵抗又は、イ
ンピーダンス素子同志を接続するとともに、この抵抗又
はインピーダンス素子同志の接続点に電源ラインより電
圧安定化回路を介して電圧を供給し、前記第１と第２の
発振トランジスタの各々のベースに接続した第２の抵抗
で接続し、この第２の抵抗同志の接続点に、前記電源ラ
インより電圧安定化回路を介してベースバイアスを供給
し、前記第１と第２の発振トランジスタのエミッタ同志
を接続し、この共通エミッタ点へ電流源トランジスタの
コレクタを接続し、前記電流源トランジスタのエミッタ
を抵抗を介して接地し、前記電流源トランジスタのベー
スへ、前記電源ラインより電圧安定化回路と抵抗を介し
て、ベースバイアスを供給するとともに、前記電流源ト
ランジスタのベースは、少なくとも順バイアス方向にPN
接合素子を挿入して接地した差動型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27416289A JP2874219B2 (ja) | 1989-10-20 | 1989-10-20 | 差動型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27416289A JP2874219B2 (ja) | 1989-10-20 | 1989-10-20 | 差動型発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03135206A JPH03135206A (ja) | 1991-06-10 |
| JP2874219B2 true JP2874219B2 (ja) | 1999-03-24 |
Family
ID=17537902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27416289A Expired - Fee Related JP2874219B2 (ja) | 1989-10-20 | 1989-10-20 | 差動型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874219B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095502A1 (ja) * | 2005-03-08 | 2006-09-14 | Nec Corporation | 電圧制御発振器および電圧制御発振器の周波数制御方法 |
-
1989
- 1989-10-20 JP JP27416289A patent/JP2874219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03135206A (ja) | 1991-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225871B1 (en) | Voltage controlled CMOS oscillator | |
| US4978930A (en) | Low voltage VCO temperature compensation | |
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| US7330083B2 (en) | Oscillator having voltage dividing circuit | |
| US10418938B2 (en) | Voltage-controlled oscillator | |
| US6853262B2 (en) | Voltage-controlled oscillator circuit which compensates for supply voltage fluctuations | |
| JP3720963B2 (ja) | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 | |
| JP2874219B2 (ja) | 差動型発振回路 | |
| JP2001313527A (ja) | 電圧制御発振器 | |
| US4454485A (en) | Low distortion FET oscillator with feedback loop for amplitude stabilization | |
| US6087896A (en) | Compensation technique using MOS capacitance | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| KR910001649B1 (ko) | 국부발진회로 | |
| JP2003218634A (ja) | 発振回路 | |
| JPH0336090Y2 (ja) | ||
| JPH01300604A (ja) | 電圧制御型圧電発振器 | |
| US20100127786A1 (en) | Low noise oscillators | |
| JP3266883B2 (ja) | 圧電発振器 | |
| JP2000299608A (ja) | 発振回路 | |
| JPH03280605A (ja) | 可変周波数発振器 | |
| JPH02168705A (ja) | 電圧制御形発振回路 | |
| JPS6238323Y2 (ja) | ||
| JPS6029214Y2 (ja) | マイクロ波トランジスタ発振器 | |
| JPS6134737Y2 (ja) | ||
| JPH0347004B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |