JP2868198B2 - インピーダンス素子の製造方法 - Google Patents
インピーダンス素子の製造方法Info
- Publication number
- JP2868198B2 JP2868198B2 JP5165951A JP16595193A JP2868198B2 JP 2868198 B2 JP2868198 B2 JP 2868198B2 JP 5165951 A JP5165951 A JP 5165951A JP 16595193 A JP16595193 A JP 16595193A JP 2868198 B2 JP2868198 B2 JP 2868198B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- impedance element
- hole
- holes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、インピーダンス素子の
製造方法に関し、特にビーズフィルタに適用して好適な
インピーダンス素子についてこれを製造する方法に関す
る。 【０００２】 【従来の技術】従来、ビーズフィルタは、磁性体を円筒
状に形成し、その穴の中に導体を通したものよりなり、
主に、低周波領域ではインダクタ、高周波領域では抵抗
素子として使われている。このようなビーズフィルタの
インピーダンスＺは、磁性体の透磁率を複素透磁率（μ
＝μ′＋ｊμ″）で考えた場合、 【０００３】 【数１】 【０００４】で表わされる。ただし、μ０は真空の透磁
率（４π×１０−７Ｈ／ｍ）、１ｎは自然対数、ＯＤ、
ＩＤ、１はそれぞれ円筒型磁性体の外径、内径、長さ、
Ｎは巻数（ビーズフィルタの場合は１）、ｊ＝√−１で
ある。従って（１）式から分るように、上記のごときビ
ーズフィルタは、形式的な面では、内径が小さく、長
さ、外径の大きい程、インピーダンスが高くなる。 【０００５】しかしながら、このようなビーズフィルタ
は、インピーダンスをより大きくしようとすると、装置
の大型化は避けられず、限られた体積の中では特性を十
分発揮できない。 【０００６】基板取り付け面よりこの面と相対向する面
へ貫通する複数の貫通導体を設け、これら貫通導体を連
続的に結合した電気的結合体の両端を電極面とそれぞれ
接続させ、少なくとも基板取り付け面に絶縁膜を設ける
ようにインピーダンス素子を構成すれば、限られた体積
で所望とする大きなインピーダンス値をとることがで
き、また絶縁膜によって当該インピーダンス素子と基板
に装着されているランド、パターン等の活電部との良好
な電気的絶縁を行なうことができる。 【０００７】 【発明が解決しようとする課題】しかしながら、このよ
うに基板取り付け面に絶縁膜が設けられていると、この
インピーダンス素子を基板にリフロー法等によってハン
ダ付けする場合に、マンハッタン現象と称せられる素子
の浮き上がり現象が生じてしまう恐れがある。これは、
ハンダの表面張力によって一方の電極面が下方に引っ張
られ、絶縁膜の端縁を支点にして他方の電極面が基板か
ら浮き上がってしまうことによる。 【０００８】本発明はこのような問題点を解決するため
になされたものであり、非常に小型で限られた体積の中
で十分な特性を発揮できると共に基板への装着が確実に
行えるインピーダンス素子の製造方法を提供することを
目的としている。 【０００９】 【課題を解決するための手段】本発明によれば、平板の
厚み方向で対向しておりどちらか一方が基板取り付け面
となる上面及び底面とは異なる相対向する第１の面及び
第２の面間を貫通し上述の上面及び底面と平行に一列配
置された複数の貫通穴を備えた角型平板状のフェライト
素体を成型して形成し、複数の貫通穴内に複数の貫通導
体をそれぞれ形成し、導体パターンを第１の面及び第２
の面に形成することによって、隣り合う貫通穴の貫通導
体相互による磁束のうち消しあいがないよう連続的に直
列接続する電気的結合体を形成し、電気的結合体の両端
を上述の上面及び底面とは異なるフェライト素体の相対
向する第３の面及び第４の面にそれぞれ形成した電極面
にそれぞれ接続し、次いで、活電面となる第１の面及び
第２の面のうちの少なくとも一方の面のみに絶縁膜を形
成するインピーダンス素子の製造方法が提供される。 【００１０】成型によって基板取り付け面とは異なる相
対向する第１の面及び第２の面間を貫通する複数の貫通
穴を有するフェライト素体を形成し、これら貫通穴内に
複数の貫通導体をそれぞれ形成するようにしているの
で、非常に小さな径の複数の貫通導体をフェライト素体
内に容易に形成することができ、非常に小型で限られた
体積の中で十分な特性を発揮できるインピーダンス素子
を容易に製造することが可能となる。 【００１１】また、複数の貫通導体を上面及び底面と平
行に一列配置して形成しているので、貫通導体自体の長
さでインピーダンスをかせぐことができ、その意味でも
最小限の体積で所望とする大きいインピーダンスが得ら
れるインピーダンス素子を製造することができる。しか
も、複数の貫通導体について、平板の上面及び底面とは
異なる第１の面及び第２の面間を貫通しかつ隣り合う貫
通穴の貫通導体相互による磁束のうち消しあいがないよ
う連続的に直列接続しているので、非常に小さいサイズ
で充分な大きさのインピーダンスが得られるインピーダ
ンス素子を製造することができる。 【００１２】 【実施例】本発明の実施例を説明する前に、本発明に先
行して考えられたインピーダンス素子の構成について図
面を参照して説明する。 【００１３】図１（ａ）〜（ｃ）は本発明に先行するイ
ンピーダンス素子の例を示す図であって、（ａ）は平面
図、（ｂ）は底面図、（ｃ）は（ａ）のＡ−Ａ′線断面
図である。なお、同図（ａ）及び（ｂ）では構造をわか
りやすくするため絶縁膜１０が省略されている。 【００１４】この先行例のインピーダンス素子１では、
角板状のフェライト素体２の厚み方向、即ち基板への取
り付け面を貫通する方向、に６つの貫通穴３、３ａ〜３
ｆが図示の如く形成されている。そして各貫通穴３内に
はスルーホール導体４が形成され、これらのスルーホー
ル導体４は素体２の表面５及び裏面６にて導体パターン
７により電気的に直列に結合されている。またこの電気
的に直列に結合された結合体の両端のスルーホール導体
は、導体パターン７′により素体２の対向する両端部に
設けられた電極８にそれぞれ接続されている。 【００１５】従って、電気的接続は、電極８−導体パタ
ーン７′−スルーホール導体（貫通孔３ａ）−導体パタ
ーン７−スルーホール導体（貫通孔３ｂ）−導体パター
ン７−スルーホール導体（貫通孔３ｃ）−導体パターン
７−スルーホール導体（貫通孔３ｄ）−導体パターン７
−スルーホール導体（貫通孔３ｅ）−導体パターン７−
スルーホール導体（貫通孔３ｆ）−導体パターン７′−
電極８のようになる。 【００１６】この例の場合、インピーダンス素子１の寸
法は縦３．２ｍｍ、横４．５ｍｍ、高さ１．５ｍｍのも
のが好ましく用いられる。なお、穴数１のときには縦
１．２ｍｍ、横２．０ｍｍ、高さ０．９ｍｍが、穴数２
のときには縦１．６ｍｍ、横３．２ｍｍ、高さ１．１ｍ
ｍが、穴数４のときには縦２．５ｍｍ、横３．２ｍｍ、
高さ１．３ｍｍのチップ素子が好ましくは用いられる。 【００１７】フェライト素体２の材質としては、主にＭ
ｎ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎ
ｉ−Ｚｎフェライトなどが使用される。 【００１８】貫通穴３は例えば素体２を粉末成型する際
に同時に形成される。即ち、焼成前に成型治具により適
当な大きさの径の穴を所定数だけあけてその後（１００
０〜１３００℃程度の温度で）焼成を行ない形成する。
穴径は０．０１ｍｍ以上であるのが好ましい。これより
小さいと貫通穴３内にスルーホール導体４を設けること
が困難となる。 【００１９】スルーホール導体４と導体パターン７及び
７′は、例えば導電ペーストの焼付け、又はメッキなど
により素体２と密着形成する方法によって行う。 【００２０】この先行例では、インピーダンス素子１を
基板等に装着の際該基板面に設けられている活電部（ラ
ンド、パターン等）との電気的絶縁を図るため、インピ
ーダンス素子１の活電面５及び６に電極８を覆わないよ
うに絶縁膜１０が施してある。この絶縁膜１０は速硬化
性樹脂を用いて形成するのが好ましい。熱硬化樹脂を用
いると過熱硬化時に樹脂が軟化するためチップ表面のホ
ール部にピンホールが生じ電気的に悪影響を与える。例
えば基板にインピーダンス素子１を装着後ハンダディッ
ピングをする際ホール部にハンダが入り込み特性値が変
化する。従ってピンホールを生じさせないため樹脂を塗
布後瞬時に硬化させる必要があるので速硬化性樹脂の使
用が好ましい。速硬化性樹脂としては一般的には紫外線
硬化型樹脂、廉気性樹脂が使用される。絶縁膜１０には
フェライト粉末などを含ませても良い。このようにする
と、シールド効果が生じ、またぬりむら、ひびわれを減
少させることができ、更に耐熱性を向上できる利点があ
る。 【００２１】この様にして形成されたインピーダンス素
子１は、図２のような構成となり、内径ＩＤ、架空外形
ＯＤ、長さ１の円筒型ビーズが６つ直列に結合されたご
とき素子となる。図２において、記号 【００２２】 【外１】 【００２３】は電流が図面の表側から裏側に向かう方向
を流れることを示し、 【００２４】 【外２】 【００２５】は電流が図面の裏側から表側に向かう方向
の流れることを示し、矢印は磁束の方向を示している。
電流方向は近接した貫通穴３の間では互いに逆向きであ
り、磁束の打消はしない。この例の素子の理論的なイン
ピーダンスＺは次式より計算することができる。なお各
パラメータは前述の（１）式で用いたものと同じであ
る。 【００２６】 【数２】 【００２７】図３は、１０ＭＨｚでのμ′が２２０、
μ″が３００のフェライト素体にＩＤが０．４ｍｍ、Ｏ
Ｄが１．６ｍｍ、１が１．５ｍｍとして６つの穴を形成
してなる素子におけるインピーダンス特性を測定した結
果を示すグラフである。理論計算ではインピーダンス値
は１０ＭＨｚで約６０Ωとなり、測定データとほぼ一致
している。 【００２８】図３より明らかなように、この例のインピ
ーダンス素子のインピーダンスは低周波領域においては
小さく、高周波領域においては大きくなっている。従っ
て、このインピーダンス素子は例えばＴＶチューナ回路
におけるノイズフィルタとして使用することができる。 【００２９】図４は、長さ１をそれぞれ０．５ｍｍ
（イ）、１．０ｍｍ（ロ）、１．５ｍｍ（ハ）にした場
合の素子のインピーダンス特性を示すグラフであるが、
これもほぼ理論値と一致している。 【００３０】上述のごとき構成によれば、素体の外形寸
法の大きさ、厚さ、ホール数、導体パターンなどを変化
させることにより任意にインピーダンスが調整でき、所
望の特性を有するビーズフィルタを構成することができ
る。また、従来のビースフィルタに取付けられていた端
子部のリード線をなくし、リードレスのチップ状素子と
することができ、自動装着装置によるインピーダンス素
子の回路への自動取付にも好適なものとなる。また素子
の活電面には絶縁膜が設けてあるので素子を基板に装着
した際に、この基板に設けられた活電部との絶縁が確実
になされる。 【００３１】複数の貫通穴が形成されたインピーダンス
素子について説明したが、図５に示すような単一の貫通
穴を有するインピーダンス素子も適用可能である。なお
図５において、図１の（ａ）〜（ｃ）と同様な要素には
同じ参照符号が付してあり、構造をわかりやすくするた
め絶縁膜は省略されている。このような単一の貫通穴タ
イプのインピーダンス素子は従来のビーズフィルタと同
様の性能を発揮することはもちろん、スルーホール導
体、導体パターンを例えば導体ペーストの焼付け、ある
いはメッキ等の方法により素体と密着形成することによ
り、リードレスタイプのチップ状素子にすることがで
き、従来のリード付ビーズフィルタに比べリードによる
影響がないため特性のバラツキが少なく、又、リードの
はんだ付時取付け作業が不要となるので、自動装着装置
による自動取付に好適なものとなる。 【００３２】図６及び図７は、本発明の製造方法によっ
て製造されたインピーダンス素子の実施例を示してい
る。前述した先行例では、角板状のフェライト素体の厚
み方向、即ち基板への取り付け面を貫通する方向、に貫
通穴を設けるようにしているが、本発明の一実施例によ
れば、図６に示すように角板状の素体の幅方向に、即ち
基板への取り付け面とは異なる面１１からこれと相対向
する面１２に貫通穴１３が設けられている。面１１及び
面１２上の絶縁膜は、図６では図示が省略されている。
また、本発明の製造方法によって製造されたインピーダ
ンス素子の他の実施例によれば、図７に示すように（絶
縁膜省略）角板状の素体の長さ方向に、即ち基板への取
り付け面とは異なる面１４からこれと相対向する面１５
に貫通穴１６が設けられている。面１４及び面１５上の
絶縁膜は、図７では図示が省略されている。 【００３３】このように、フェライト素体の基板取り付
け面とは異なる面が貫通穴の現れる活電面をなしてお
り、これら活電面に絶縁膜が形成されている。従って、
フェライト素体の基板取り付け面には絶縁膜が存在しな
いこととなり、この絶縁膜によって基板への装着時にハ
ンダの表面張力によって素子が浮き上がってしまう不都
合が未然に防止できる。その結果、インピーダンス素子
の基板実装時における装着歩留が大幅に向上する。もち
ろん、最小限の体積で大きいインピーダンスを有する非
常にサイズの小さいインピーダンス素子を提供すること
ができることはいうまでもない。また、導体パターン、
スルーホール導体等の厚さを容易に厚くすることができ
るので、Ｑを大きくできる利点がある。さらに、素子の
活電面を絶縁膜で覆うようにしたので、基板等に装着す
る際これらに設けられた活電部との電気的絶縁を確実に
することができる。またさらに、素子をリードレスのチ
ップ状にすることもでき、この場合、自動装着装置によ
る取付が好適に利用できる。 【００３４】なお、導体が直線状であってコイルを形成
していないので、コイルを形成した場合に比べてインダ
クタンス成分が小さくなる。このことは、コイルを形成
した場合に比べて、インダクタンスによる共振周波数が
高く、より高い周波数で大きなインピーダンスを有する
ことを意味し、ノイズフィルタなどに応用した際にノイ
ズ除去の効果が非常に大きい。 【００３５】 【発明の効果】以上詳細に説明したように本発明では、
平板の厚み方向で対向しておりどちらか一方が基板取り
付け面となる上面及び底面とは異なる相対向する第１の
面及び第２の面間を貫通し上述の上面及び底面と平行に
一列配置された複数の貫通穴を備えた角型平板状のフェ
ライト素体を成型して形成し、複数の貫通穴内に複数の
貫通導体をそれぞれ形成し、導体パターンを第１の面及
び第２の面に形成することによって、隣り合う貫通穴の
貫通導体相互による磁束のうち消しあいがないよう連続
的に直列接続する電気的結合体を形成し、電気的結合体
の両端を上述の上面及び底面とは異なるフェライト素体
の相対向する第３の面及び第４の面にそれぞれ形成した
電極面にそれぞれ接続し、次いで、活電面となる第１の
面及び第２の面のうちの少なくとも一方の面のみに絶縁
膜を形成するインピーダンス素子の製造方法が提供され
る。 【００３６】このように、成型によって基板取り付け面
とは異なる相対向する第１の面及び第２の面間を貫通す
る複数の貫通穴を有するフェライト素体を形成し、これ
ら貫通穴内に複数の貫通導体をそれぞれ形成するように
しているので、非常に小さな径の複数の貫通導体をフェ
ライト素体内に容易に形成することができ、非常に小型
で限られた体積の中で十分な特性を発揮できるインピー
ダンス素子を容易に製造することが可能となる。 【００３７】また、複数の貫通導体を上面及び底面と平
行に一列配置して形成しているので、貫通導体自体の長
さでインピーダンスをかせぐことができ、その意味でも
最小限の体積で所望とする大きいインピーダンスが得ら
れるインピーダンス素子を製造することができる。しか
も、複数の貫通導体について、平板の上面及び底面とは
異なる第１の面及び第２の面間を貫通しかつ隣り合う貫
通穴の貫通導体相互による磁束のうち消しあいがないよ
う連続的に直列接続しているので、非常に小さいサイズ
で充分な大きさのインピーダンスが得られるインピーダ
ンス素子を製造することができる。 【００３８】加えて、角型平板状のフェライト素体の該
平板の厚み方向で対向しておりどちらか一方が基板取り
付け面となる上面及び底面とは異なるフェライト素体の
相対向する第１の面及び第２の面のうちの少なくとも一
方の面のみに絶縁膜を設けているため、インピーダンス
素子の基板への実装強度を充分に維持しかつ実装後の高
さを小さく保つべく基板取り付け面となるフェライト素
体の上面及び底面には絶縁膜が存在しないこととなり、
この絶縁膜によって基板への装着時にハンダの表面張力
によって素子が浮き上がってしまう不都合が未然に防止
できる。その結果、インピーダンス素子の基板実装時に
おける装着歩留が大幅に向上する。
製造方法に関し、特にビーズフィルタに適用して好適な
インピーダンス素子についてこれを製造する方法に関す
る。 【０００２】 【従来の技術】従来、ビーズフィルタは、磁性体を円筒
状に形成し、その穴の中に導体を通したものよりなり、
主に、低周波領域ではインダクタ、高周波領域では抵抗
素子として使われている。このようなビーズフィルタの
インピーダンスＺは、磁性体の透磁率を複素透磁率（μ
＝μ′＋ｊμ″）で考えた場合、 【０００３】 【数１】 【０００４】で表わされる。ただし、μ０は真空の透磁
率（４π×１０−７Ｈ／ｍ）、１ｎは自然対数、ＯＤ、
ＩＤ、１はそれぞれ円筒型磁性体の外径、内径、長さ、
Ｎは巻数（ビーズフィルタの場合は１）、ｊ＝√−１で
ある。従って（１）式から分るように、上記のごときビ
ーズフィルタは、形式的な面では、内径が小さく、長
さ、外径の大きい程、インピーダンスが高くなる。 【０００５】しかしながら、このようなビーズフィルタ
は、インピーダンスをより大きくしようとすると、装置
の大型化は避けられず、限られた体積の中では特性を十
分発揮できない。 【０００６】基板取り付け面よりこの面と相対向する面
へ貫通する複数の貫通導体を設け、これら貫通導体を連
続的に結合した電気的結合体の両端を電極面とそれぞれ
接続させ、少なくとも基板取り付け面に絶縁膜を設ける
ようにインピーダンス素子を構成すれば、限られた体積
で所望とする大きなインピーダンス値をとることがで
き、また絶縁膜によって当該インピーダンス素子と基板
に装着されているランド、パターン等の活電部との良好
な電気的絶縁を行なうことができる。 【０００７】 【発明が解決しようとする課題】しかしながら、このよ
うに基板取り付け面に絶縁膜が設けられていると、この
インピーダンス素子を基板にリフロー法等によってハン
ダ付けする場合に、マンハッタン現象と称せられる素子
の浮き上がり現象が生じてしまう恐れがある。これは、
ハンダの表面張力によって一方の電極面が下方に引っ張
られ、絶縁膜の端縁を支点にして他方の電極面が基板か
ら浮き上がってしまうことによる。 【０００８】本発明はこのような問題点を解決するため
になされたものであり、非常に小型で限られた体積の中
で十分な特性を発揮できると共に基板への装着が確実に
行えるインピーダンス素子の製造方法を提供することを
目的としている。 【０００９】 【課題を解決するための手段】本発明によれば、平板の
厚み方向で対向しておりどちらか一方が基板取り付け面
となる上面及び底面とは異なる相対向する第１の面及び
第２の面間を貫通し上述の上面及び底面と平行に一列配
置された複数の貫通穴を備えた角型平板状のフェライト
素体を成型して形成し、複数の貫通穴内に複数の貫通導
体をそれぞれ形成し、導体パターンを第１の面及び第２
の面に形成することによって、隣り合う貫通穴の貫通導
体相互による磁束のうち消しあいがないよう連続的に直
列接続する電気的結合体を形成し、電気的結合体の両端
を上述の上面及び底面とは異なるフェライト素体の相対
向する第３の面及び第４の面にそれぞれ形成した電極面
にそれぞれ接続し、次いで、活電面となる第１の面及び
第２の面のうちの少なくとも一方の面のみに絶縁膜を形
成するインピーダンス素子の製造方法が提供される。 【００１０】成型によって基板取り付け面とは異なる相
対向する第１の面及び第２の面間を貫通する複数の貫通
穴を有するフェライト素体を形成し、これら貫通穴内に
複数の貫通導体をそれぞれ形成するようにしているの
で、非常に小さな径の複数の貫通導体をフェライト素体
内に容易に形成することができ、非常に小型で限られた
体積の中で十分な特性を発揮できるインピーダンス素子
を容易に製造することが可能となる。 【００１１】また、複数の貫通導体を上面及び底面と平
行に一列配置して形成しているので、貫通導体自体の長
さでインピーダンスをかせぐことができ、その意味でも
最小限の体積で所望とする大きいインピーダンスが得ら
れるインピーダンス素子を製造することができる。しか
も、複数の貫通導体について、平板の上面及び底面とは
異なる第１の面及び第２の面間を貫通しかつ隣り合う貫
通穴の貫通導体相互による磁束のうち消しあいがないよ
う連続的に直列接続しているので、非常に小さいサイズ
で充分な大きさのインピーダンスが得られるインピーダ
ンス素子を製造することができる。 【００１２】 【実施例】本発明の実施例を説明する前に、本発明に先
行して考えられたインピーダンス素子の構成について図
面を参照して説明する。 【００１３】図１（ａ）〜（ｃ）は本発明に先行するイ
ンピーダンス素子の例を示す図であって、（ａ）は平面
図、（ｂ）は底面図、（ｃ）は（ａ）のＡ−Ａ′線断面
図である。なお、同図（ａ）及び（ｂ）では構造をわか
りやすくするため絶縁膜１０が省略されている。 【００１４】この先行例のインピーダンス素子１では、
角板状のフェライト素体２の厚み方向、即ち基板への取
り付け面を貫通する方向、に６つの貫通穴３、３ａ〜３
ｆが図示の如く形成されている。そして各貫通穴３内に
はスルーホール導体４が形成され、これらのスルーホー
ル導体４は素体２の表面５及び裏面６にて導体パターン
７により電気的に直列に結合されている。またこの電気
的に直列に結合された結合体の両端のスルーホール導体
は、導体パターン７′により素体２の対向する両端部に
設けられた電極８にそれぞれ接続されている。 【００１５】従って、電気的接続は、電極８−導体パタ
ーン７′−スルーホール導体（貫通孔３ａ）−導体パタ
ーン７−スルーホール導体（貫通孔３ｂ）−導体パター
ン７−スルーホール導体（貫通孔３ｃ）−導体パターン
７−スルーホール導体（貫通孔３ｄ）−導体パターン７
−スルーホール導体（貫通孔３ｅ）−導体パターン７−
スルーホール導体（貫通孔３ｆ）−導体パターン７′−
電極８のようになる。 【００１６】この例の場合、インピーダンス素子１の寸
法は縦３．２ｍｍ、横４．５ｍｍ、高さ１．５ｍｍのも
のが好ましく用いられる。なお、穴数１のときには縦
１．２ｍｍ、横２．０ｍｍ、高さ０．９ｍｍが、穴数２
のときには縦１．６ｍｍ、横３．２ｍｍ、高さ１．１ｍ
ｍが、穴数４のときには縦２．５ｍｍ、横３．２ｍｍ、
高さ１．３ｍｍのチップ素子が好ましくは用いられる。 【００１７】フェライト素体２の材質としては、主にＭ
ｎ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎ
ｉ−Ｚｎフェライトなどが使用される。 【００１８】貫通穴３は例えば素体２を粉末成型する際
に同時に形成される。即ち、焼成前に成型治具により適
当な大きさの径の穴を所定数だけあけてその後（１００
０〜１３００℃程度の温度で）焼成を行ない形成する。
穴径は０．０１ｍｍ以上であるのが好ましい。これより
小さいと貫通穴３内にスルーホール導体４を設けること
が困難となる。 【００１９】スルーホール導体４と導体パターン７及び
７′は、例えば導電ペーストの焼付け、又はメッキなど
により素体２と密着形成する方法によって行う。 【００２０】この先行例では、インピーダンス素子１を
基板等に装着の際該基板面に設けられている活電部（ラ
ンド、パターン等）との電気的絶縁を図るため、インピ
ーダンス素子１の活電面５及び６に電極８を覆わないよ
うに絶縁膜１０が施してある。この絶縁膜１０は速硬化
性樹脂を用いて形成するのが好ましい。熱硬化樹脂を用
いると過熱硬化時に樹脂が軟化するためチップ表面のホ
ール部にピンホールが生じ電気的に悪影響を与える。例
えば基板にインピーダンス素子１を装着後ハンダディッ
ピングをする際ホール部にハンダが入り込み特性値が変
化する。従ってピンホールを生じさせないため樹脂を塗
布後瞬時に硬化させる必要があるので速硬化性樹脂の使
用が好ましい。速硬化性樹脂としては一般的には紫外線
硬化型樹脂、廉気性樹脂が使用される。絶縁膜１０には
フェライト粉末などを含ませても良い。このようにする
と、シールド効果が生じ、またぬりむら、ひびわれを減
少させることができ、更に耐熱性を向上できる利点があ
る。 【００２１】この様にして形成されたインピーダンス素
子１は、図２のような構成となり、内径ＩＤ、架空外形
ＯＤ、長さ１の円筒型ビーズが６つ直列に結合されたご
とき素子となる。図２において、記号 【００２２】 【外１】 【００２３】は電流が図面の表側から裏側に向かう方向
を流れることを示し、 【００２４】 【外２】 【００２５】は電流が図面の裏側から表側に向かう方向
の流れることを示し、矢印は磁束の方向を示している。
電流方向は近接した貫通穴３の間では互いに逆向きであ
り、磁束の打消はしない。この例の素子の理論的なイン
ピーダンスＺは次式より計算することができる。なお各
パラメータは前述の（１）式で用いたものと同じであ
る。 【００２６】 【数２】 【００２７】図３は、１０ＭＨｚでのμ′が２２０、
μ″が３００のフェライト素体にＩＤが０．４ｍｍ、Ｏ
Ｄが１．６ｍｍ、１が１．５ｍｍとして６つの穴を形成
してなる素子におけるインピーダンス特性を測定した結
果を示すグラフである。理論計算ではインピーダンス値
は１０ＭＨｚで約６０Ωとなり、測定データとほぼ一致
している。 【００２８】図３より明らかなように、この例のインピ
ーダンス素子のインピーダンスは低周波領域においては
小さく、高周波領域においては大きくなっている。従っ
て、このインピーダンス素子は例えばＴＶチューナ回路
におけるノイズフィルタとして使用することができる。 【００２９】図４は、長さ１をそれぞれ０．５ｍｍ
（イ）、１．０ｍｍ（ロ）、１．５ｍｍ（ハ）にした場
合の素子のインピーダンス特性を示すグラフであるが、
これもほぼ理論値と一致している。 【００３０】上述のごとき構成によれば、素体の外形寸
法の大きさ、厚さ、ホール数、導体パターンなどを変化
させることにより任意にインピーダンスが調整でき、所
望の特性を有するビーズフィルタを構成することができ
る。また、従来のビースフィルタに取付けられていた端
子部のリード線をなくし、リードレスのチップ状素子と
することができ、自動装着装置によるインピーダンス素
子の回路への自動取付にも好適なものとなる。また素子
の活電面には絶縁膜が設けてあるので素子を基板に装着
した際に、この基板に設けられた活電部との絶縁が確実
になされる。 【００３１】複数の貫通穴が形成されたインピーダンス
素子について説明したが、図５に示すような単一の貫通
穴を有するインピーダンス素子も適用可能である。なお
図５において、図１の（ａ）〜（ｃ）と同様な要素には
同じ参照符号が付してあり、構造をわかりやすくするた
め絶縁膜は省略されている。このような単一の貫通穴タ
イプのインピーダンス素子は従来のビーズフィルタと同
様の性能を発揮することはもちろん、スルーホール導
体、導体パターンを例えば導体ペーストの焼付け、ある
いはメッキ等の方法により素体と密着形成することによ
り、リードレスタイプのチップ状素子にすることがで
き、従来のリード付ビーズフィルタに比べリードによる
影響がないため特性のバラツキが少なく、又、リードの
はんだ付時取付け作業が不要となるので、自動装着装置
による自動取付に好適なものとなる。 【００３２】図６及び図７は、本発明の製造方法によっ
て製造されたインピーダンス素子の実施例を示してい
る。前述した先行例では、角板状のフェライト素体の厚
み方向、即ち基板への取り付け面を貫通する方向、に貫
通穴を設けるようにしているが、本発明の一実施例によ
れば、図６に示すように角板状の素体の幅方向に、即ち
基板への取り付け面とは異なる面１１からこれと相対向
する面１２に貫通穴１３が設けられている。面１１及び
面１２上の絶縁膜は、図６では図示が省略されている。
また、本発明の製造方法によって製造されたインピーダ
ンス素子の他の実施例によれば、図７に示すように（絶
縁膜省略）角板状の素体の長さ方向に、即ち基板への取
り付け面とは異なる面１４からこれと相対向する面１５
に貫通穴１６が設けられている。面１４及び面１５上の
絶縁膜は、図７では図示が省略されている。 【００３３】このように、フェライト素体の基板取り付
け面とは異なる面が貫通穴の現れる活電面をなしてお
り、これら活電面に絶縁膜が形成されている。従って、
フェライト素体の基板取り付け面には絶縁膜が存在しな
いこととなり、この絶縁膜によって基板への装着時にハ
ンダの表面張力によって素子が浮き上がってしまう不都
合が未然に防止できる。その結果、インピーダンス素子
の基板実装時における装着歩留が大幅に向上する。もち
ろん、最小限の体積で大きいインピーダンスを有する非
常にサイズの小さいインピーダンス素子を提供すること
ができることはいうまでもない。また、導体パターン、
スルーホール導体等の厚さを容易に厚くすることができ
るので、Ｑを大きくできる利点がある。さらに、素子の
活電面を絶縁膜で覆うようにしたので、基板等に装着す
る際これらに設けられた活電部との電気的絶縁を確実に
することができる。またさらに、素子をリードレスのチ
ップ状にすることもでき、この場合、自動装着装置によ
る取付が好適に利用できる。 【００３４】なお、導体が直線状であってコイルを形成
していないので、コイルを形成した場合に比べてインダ
クタンス成分が小さくなる。このことは、コイルを形成
した場合に比べて、インダクタンスによる共振周波数が
高く、より高い周波数で大きなインピーダンスを有する
ことを意味し、ノイズフィルタなどに応用した際にノイ
ズ除去の効果が非常に大きい。 【００３５】 【発明の効果】以上詳細に説明したように本発明では、
平板の厚み方向で対向しておりどちらか一方が基板取り
付け面となる上面及び底面とは異なる相対向する第１の
面及び第２の面間を貫通し上述の上面及び底面と平行に
一列配置された複数の貫通穴を備えた角型平板状のフェ
ライト素体を成型して形成し、複数の貫通穴内に複数の
貫通導体をそれぞれ形成し、導体パターンを第１の面及
び第２の面に形成することによって、隣り合う貫通穴の
貫通導体相互による磁束のうち消しあいがないよう連続
的に直列接続する電気的結合体を形成し、電気的結合体
の両端を上述の上面及び底面とは異なるフェライト素体
の相対向する第３の面及び第４の面にそれぞれ形成した
電極面にそれぞれ接続し、次いで、活電面となる第１の
面及び第２の面のうちの少なくとも一方の面のみに絶縁
膜を形成するインピーダンス素子の製造方法が提供され
る。 【００３６】このように、成型によって基板取り付け面
とは異なる相対向する第１の面及び第２の面間を貫通す
る複数の貫通穴を有するフェライト素体を形成し、これ
ら貫通穴内に複数の貫通導体をそれぞれ形成するように
しているので、非常に小さな径の複数の貫通導体をフェ
ライト素体内に容易に形成することができ、非常に小型
で限られた体積の中で十分な特性を発揮できるインピー
ダンス素子を容易に製造することが可能となる。 【００３７】また、複数の貫通導体を上面及び底面と平
行に一列配置して形成しているので、貫通導体自体の長
さでインピーダンスをかせぐことができ、その意味でも
最小限の体積で所望とする大きいインピーダンスが得ら
れるインピーダンス素子を製造することができる。しか
も、複数の貫通導体について、平板の上面及び底面とは
異なる第１の面及び第２の面間を貫通しかつ隣り合う貫
通穴の貫通導体相互による磁束のうち消しあいがないよ
う連続的に直列接続しているので、非常に小さいサイズ
で充分な大きさのインピーダンスが得られるインピーダ
ンス素子を製造することができる。 【００３８】加えて、角型平板状のフェライト素体の該
平板の厚み方向で対向しておりどちらか一方が基板取り
付け面となる上面及び底面とは異なるフェライト素体の
相対向する第１の面及び第２の面のうちの少なくとも一
方の面のみに絶縁膜を設けているため、インピーダンス
素子の基板への実装強度を充分に維持しかつ実装後の高
さを小さく保つべく基板取り付け面となるフェライト素
体の上面及び底面には絶縁膜が存在しないこととなり、
この絶縁膜によって基板への装着時にハンダの表面張力
によって素子が浮き上がってしまう不都合が未然に防止
できる。その結果、インピーダンス素子の基板実装時に
おける装着歩留が大幅に向上する。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）はそれぞれ本発明に先行するイ
ンピーダンス素子の平面図、底面図、断面図である。 【図２】理論説明のためのインピーダンス素子の模式図
である。 【図３】６穴の素子における周波数−インピーダンス特
性の測定結果を示すグラフである。 【図４】位置を変えた場合のインピーダンス推移の測定
結果を示すグラフである。 【図５】単一の貫通穴タイプのインピーダンス素子に適
用した例の平面図である。 【図６】素体の幅方向に貫通穴が設けられた本発明の製
造方法によって製造されたインピーダンス素子の一実施
例を示す斜視図である。 【図７】素体の長さ方向に貫通穴が設けられた本発明の
製造方法によって製造されたインピーダンス素子の他の
実施例を示す斜視図である。 【符号の説明】 １ 回路素子 ２ フェライト素体 ３、１３、１６ 貫通穴 ４ スルーホール導体 ７ 導体パターン ８ 電極 １０ 絶縁膜 １１、１２、１４、１５ 面
ンピーダンス素子の平面図、底面図、断面図である。 【図２】理論説明のためのインピーダンス素子の模式図
である。 【図３】６穴の素子における周波数−インピーダンス特
性の測定結果を示すグラフである。 【図４】位置を変えた場合のインピーダンス推移の測定
結果を示すグラフである。 【図５】単一の貫通穴タイプのインピーダンス素子に適
用した例の平面図である。 【図６】素体の幅方向に貫通穴が設けられた本発明の製
造方法によって製造されたインピーダンス素子の一実施
例を示す斜視図である。 【図７】素体の長さ方向に貫通穴が設けられた本発明の
製造方法によって製造されたインピーダンス素子の他の
実施例を示す斜視図である。 【符号の説明】 １ 回路素子 ２ フェライト素体 ３、１３、１６ 貫通穴 ４ スルーホール導体 ７ 導体パターン ８ 電極 １０ 絶縁膜 １１、１２、１４、１５ 面
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 横山 効生
東京都中央区日本橋一丁目13番１号ティ
ーディーケイ株式会社内
(56)参考文献 特開 昭58−89818（ＪＰ，Ａ)
実開 昭53−84050（ＪＰ，Ｕ)
実開 昭58−44814（ＪＰ，Ｕ)
実開 昭54−77914（ＪＰ，Ｕ)
実開 昭55−145012（ＪＰ，Ｕ)
実開 昭57−191011（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．平板の厚み方向で対向しておりどちらか一方が基板
取り付け面となる上面及び底面とは異なる相対向する第
１の面及び第２の面間を貫通し前記上面及び底面と平行
に一列配置された複数の貫通穴を備えた角型平板状のフ
ェライト素体を成型して形成し、該複数の貫通穴内に複
数の貫通導体をそれぞれ形成し、導体パターンを前記第
１の面及び第２の面に形成することによって、隣り合う
前記貫通穴の貫通導体相互による磁束のうち消しあいが
ないよう連続的に直列接続する電気的結合体を形成し、
該電気的結合体の両端を前記上面及び底面とは異なる前
記フェライト素体の相対向する第３の面及び第４の面に
それぞれ形成した電極面にそれぞれ接続し、次いで、活
電面となる前記第１の面及び第２の面のうちの少なくと
も一方の面のみに絶縁膜を形成することを特徴とするイ
ンピーダンス素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165951A JP2868198B2 (ja) | 1993-06-14 | 1993-06-14 | インピーダンス素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165951A JP2868198B2 (ja) | 1993-06-14 | 1993-06-14 | インピーダンス素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17006984A Division JPH0227808B2 (ja) | 1984-08-16 | 1984-08-16 | Inpiidansusoshi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163272A JPH06163272A (ja) | 1994-06-10 |
| JP2868198B2 true JP2868198B2 (ja) | 1999-03-10 |
Family
ID=15822120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165951A Expired - Lifetime JP2868198B2 (ja) | 1993-06-14 | 1993-06-14 | インピーダンス素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868198B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362713B1 (en) * | 1994-10-19 | 2002-03-26 | Taiyo Yuden Kabushiki Kaisha | Chip inductor, chip inductor array and method of manufacturing same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140252A (en) * | 1980-03-31 | 1981-11-02 | Sharp Corp | Diagnostic apparatus for quality of hair and detecting apparatus for setting time of permanent wave |
| JPS5856415U (ja) * | 1981-10-09 | 1983-04-16 | ティーディーケイ株式会社 | チツプインダクタ |
| JPS5889818A (ja) * | 1981-11-20 | 1983-05-28 | Matsushita Electric Ind Co Ltd | チツプ・インダクタの製造方法 |
-
1993
- 1993-06-14 JP JP5165951A patent/JP2868198B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163272A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01259517A (ja) | チツプ形電気部品およびその製造方法 | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| KR20100048044A (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| US4595901A (en) | Inductance device with bonded metal foil electrodes | |
| JPH11251176A (ja) | セラミック電子部品 | |
| JPH0210705A (ja) | 線輪部品 | |
| JP2868198B2 (ja) | インピーダンス素子の製造方法 | |
| JPS61256611A (ja) | 可変チツプ形インダクタの製造方法 | |
| JP3765225B2 (ja) | チップ型多連電子部品 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH11329845A (ja) | 電子部品及びその製造方法 | |
| US6545855B1 (en) | Low inductance termination for electronic components | |
| JPH11260653A (ja) | 積層型電子部品とその製造方法 | |
| JPS6063906A (ja) | インピ−ダンス素子 | |
| US20220059281A1 (en) | Coil component | |
| CN217333809U (zh) | 一体成型芯片电感及dc-dc电路 | |
| JPH0312446B2 (ja) | ||
| JP2000223358A (ja) | 面実装型セラミック電子部品 | |
| JP3779532B2 (ja) | サーキュレータを備えた電子回路ユニット | |
| JPH0424845B2 (ja) | ||
| JP3347292B2 (ja) | 面実装型コイル部品 | |
| JPH054295Y2 (ja) | ||
| JPH0831644A (ja) | 面実装型電極直付けインダクタ | |
| JP3441817B2 (ja) | チップ状電子部品 | |
| JPH0660131U (ja) | 外部電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |