JP2867522B2 - Display device for circuit connection information - Google Patents
Display device for circuit connection informationInfo
- Publication number
- JP2867522B2 JP2867522B2 JP2001880A JP188090A JP2867522B2 JP 2867522 B2 JP2867522 B2 JP 2867522B2 JP 2001880 A JP2001880 A JP 2001880A JP 188090 A JP188090 A JP 188090A JP 2867522 B2 JP2867522 B2 JP 2867522B2
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- circuit connection
- display device
- present
- inclination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路接続情報の表示装置に係り、特にCADシ
ステムを用いた配線基板パターンのレイアウト画面に関
する。The present invention relates to a circuit connection information display device, and more particularly to a layout screen of a wiring board pattern using a CAD system.
従来、この種の表示装置としては、第4図に示すよう
に、基板データ8上に、複数の部品ランドデータ9が仮
配置され、それらの回路接続情報が、相互に回路接続さ
れるべきランド間を、任意の傾きを許した直線10で結ぶ
方式を用いていた。Conventionally, as a display device of this type, as shown in FIG. 4, a plurality of component land data 9 are temporarily arranged on a board data 8 and their circuit connection information is used as a land to be connected to each other. A method of connecting the lines with a straight line 10 allowing an arbitrary inclination has been used.
しかしながら、前述した従来の回路接続情報の表示装
置は、相互に回路接続されるべきランド間を、任意の傾
きを許した直線10で結んでいる為、実際の配線パターン
との差異が大きく、オペレーターが、配置の最適化を行
なう場合に、確度の高い判断が下せないという欠点があ
る。また、実際の配線パターンでは、0゜,90゜,180゜,
270゜,45゜,135゜,225゜,315゜の8方向の引き回わしし
か許されないのが一般的であり、従って任意の傾きを許
した直線というのは、回路接続情報の表示機能としては
充分であるが、このデータに幅付けを行なって、配線パ
ターンとして利用することが困難であるという欠点があ
る。However, in the conventional circuit connection information display device described above, lands to be connected to each other are connected by a straight line 10 allowing an arbitrary inclination. However, there is a drawback that when optimizing the arrangement, a highly accurate determination cannot be made. In an actual wiring pattern, 0 °, 90 °, 180 °,
In general, it is generally allowed to route only in eight directions of 270 ゜, 45 ゜, 135 ゜, 225 ゜, and 315 ゜. Therefore, a straight line with an arbitrary inclination is used as a display function of circuit connection information. Is sufficient, but there is a drawback that it is difficult to assign a width to this data and use it as a wiring pattern.
本発明の目的は、前記欠点が解決され、配線パターン
としても、容易に利用することができるようにした回路
接続情報の表示装置を提供することにある。An object of the present invention is to provide a display device for circuit connection information which solves the above-mentioned drawbacks and can be easily used as a wiring pattern.
本発明の回路接続情報の表示装置の構成は、相互に回
路接続されるべき両ランド間を、各々の傾きが45゜単位
に引き込まれた折れ線で結ぶように初期設定に於いて
は、最短ルートとなる前記両ランドの中心を対角2頂点
とする仮想長方形の輪郭部と傾き45゜又は135゜の線分
1本とを組合わせて得られる最も短い径路に沿った折れ
線で表示したことを特徴とする。The configuration of the circuit connection information display device of the present invention is such that the shortest route is initially set so that both lands to be connected to each other are connected by a polygonal line whose inclination is drawn in 45 ° units. And the broken line along the shortest path obtained by combining the outline of the virtual rectangle having two vertices at the center of the two lands and one line segment having an inclination of 45 ° or 135 °. Features.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の回路接続情報の表示装置
を示す平面図である。第1図において、基板外形データ
1の領域内に仮配置された部品ランドデータ2間を、傾
きが45゜単位で引き込まれた線分より構成される折れ線
3によって結ぶことにより、回路接続情報の表示として
いる。FIG. 1 is a plan view showing a circuit connection information display device according to one embodiment of the present invention. In FIG. 1, the circuit land information 2 provisionally arranged in the area of the board outline data 1 is connected by a polygonal line 3 composed of a line segment whose inclination is drawn in units of 45 °. It is displayed.
具体的な径路決めアルゴリズムを、第3図(b)に示
した。A specific routing algorithm is shown in FIG. 3 (b).
第3図(a)は、第3図(b)のアルゴリズムの基板
外形データを示す平面図である。FIG. 3 (a) is a plan view showing board outline data of the algorithm of FIG. 3 (b).
第3図(a),(b)において、まず処理の対象とな
るランド中心2点を選びぽA点,B点の識別を行なう。本
実施例の場合は、処理10で基板中心O点に近い方をA
点、他方をB点とした。次に、処理11において、このA,
B点を対角2頂点とする長方形を仮定し、その中心をG
点とする。ここで、処理12,13においてA,Bを通る傾き45
゜又は135゜の直線が上記長方形と交わる点を各々C,Dと
し、処理14において、G点を通る傾き45゜又は135゜の
直線が上記長方形と交わる4点の内、Aに最も近い点を
E、Bに最も近い点をFとすると、ACB,ADB,AEFBの3通
りの最短径路(処理15,16,17)が定義出来る。これらの
どの径路によって表示するかは、予めモードを設定する
ことにより選択する。以上の径路決定の処理を、相互に
回路接続されるべき全てのランド間について行い表示す
る。又、部分的な部品位置の移動や回転などの修正に対
しては、この部品に関わるランド間のみを対象として処
理を行うことは勿論である。この場合の再表示に要する
時間は、高々2乃至3秒程度とする。In FIGS. 3A and 3B, first, two land centers to be processed are selected, and points A and B are identified. In the case of the present embodiment, the side closer to the substrate center O point in process 10 is A
Point and the other point B. Next, in process 11, this A,
Assuming a rectangle with point B as the diagonal and two vertices, the center is G
Point. Here, in processes 12 and 13, the inclination 45 passing through A and B is used.
The points at which the straight line of ゜ or 135 ° intersects the rectangle are C and D, respectively, and in processing 14, the point closest to A among the four points at which the straight line of 45 ° or 135 ° passing through point G intersects with the rectangle Let E be the point closest to B and F be the point closest to B to define the three shortest paths (processes 15, 16, 17) of ACB, ADB, and AEFB. Which of these paths to display is selected by setting a mode in advance. The above route determination processing is performed for all lands to be connected to each other and displayed. In addition, it is needless to say that processing for partial movement or rotation of a part position is performed only between lands related to this part. In this case, the time required for redisplay is at most about 2 to 3 seconds.
尚、前記実施例は、径路ACBのモードで表示した場合
を示している。The above embodiment shows a case where the display is performed in the route ACB mode.
第2図は本発明の他の実施例の回路接続情報の表示装
置を示す平面図である。本実施例は、前記一実施例と異
なり、第3図(b)の経路AEFBのモードで表示した折れ
線6である。本実施例では、経路が基板中心Oからの処
理に依存せず、またA,B点に対しても対象である為、経
路自身のもつ偏りが存在せず、配線の込み具合をより正
確に判断出来るという利点がある。FIG. 2 is a plan view showing a display device for circuit connection information according to another embodiment of the present invention. In the present embodiment, unlike the above-described embodiment, the polygonal line 6 is displayed in the mode of the route AEFB of FIG. 3B. In the present embodiment, since the route does not depend on the processing from the substrate center O and is also a target for the points A and B, there is no bias of the route itself, and the degree of incorporation of the wiring can be more accurately determined. There is an advantage that you can judge.
以上、本発明の実施例は、回路図より自動抽出する
か、もしくは直接ファイルを読み込むことにより内部に
構築されたネットリストデータベースを基に、部品ラン
ドデータ間の回路接続情報を画面上に視覚的に表示する
機能を有する配線基板パターンレイアウト用のCADシス
テムに於いて、回路接続情報が、相互に接続されるべき
ランドデータ間を、引き込み角度45゜単位の線分で構成
される折れ線によって結ぶ形で表示されることを特徴と
する。As described above, according to the embodiment of the present invention, the circuit connection information between the component land data is visually displayed on the screen based on the netlist database constructed automatically by automatically extracting from the circuit diagram or directly reading the file. In a CAD system for wiring board pattern layout that has the function of displaying on a board, the circuit connection information connects land data to be connected to each other with broken lines composed of line segments with a pull-in angle of 45 °. Is displayed.
以上説明したように、本発明は、部品配置時の回路接
続情報の表示を従来の任意の傾きを許した直線で結ぶ構
成から、引き込み角度が45゜単位の折れ線で結ぶ表示に
変更することにより、実際の配線パターンとの差異を小
さくし、オペレーターが配置の最適化を行う場合に確度
の高い判断が出来るという効果がある。As described above, according to the present invention, the display of the circuit connection information at the time of arranging components is changed from a conventional configuration in which a straight line allowing an arbitrary inclination is connected to a display in which the pull-in angle is connected by a broken line in units of 45 °. This has the effect that the difference from the actual wiring pattern is reduced, and the operator can make a highly accurate determination when optimizing the arrangement.
また、本発明は、実際のパターンと角度的制約が共通
である為、該折れ線自身を、線分の平行移動や折れ曲り
点の追加など比較的操作性の良いコマンドにより容易に
変形出来、一括幅付けの処理を行って、そのまま実際の
パターンとして容易に利用出来るという効果がある。Further, in the present invention, since the angle constraint is common to the actual pattern, the polygonal line itself can be easily deformed by a relatively easy-to-operate command such as parallel movement of a line segment or addition of a bending point. There is an effect that it is possible to easily use the actual pattern as it is by performing the width setting process.
さらに、本発明は、一般に小規模な回路をマニュアル
で扱うことの多いハイブリットIC基板のレイアウトシス
テムとして特に有効な手段となり得るという効果があ
る。Further, the present invention has an effect that it can be a particularly effective means as a layout system for a hybrid IC substrate that often handles small-scale circuits manually.
第1図は本発明の一実施例の回路接続情報の表示装置を
示す平面図、第2図は本発明の他の実施例の平面図、第
3図(a)は第1図,第2図の動作を示す平面図、第3
図(b)は第1図,第2図の処理手順を示す流れ図、第
4図の従来の表示を示す平面図である。 1,7,8……基板外形データ、2,9……部品ランドデータ、
3,6……引き込み角度45゜単位の折れ線、10……任意の
傾きを許した直線、A,B……相互に回路接続されるべき
部品ランドデータの中心点、C,D,E,F……折れ線の折れ
曲り点、G……A,B点を2頂点とする長方形の中心、O
……基板データの中心。FIG. 1 is a plan view showing a circuit connection information display device according to one embodiment of the present invention, FIG. 2 is a plan view of another embodiment of the present invention, and FIG. 3 (a) is FIGS. FIG.
FIG. 2B is a flowchart showing the processing procedure of FIGS. 1 and 2, and a plan view showing a conventional display of FIG. 1,7,8 …… board outline data, 2,9 …… part land data,
3,6 ... A polygonal line with a 45 ° angle of pull-in, 10 ... A straight line allowing any inclination, A, B ... Central points of component land data to be connected to each other, C, D, E, F …… Bend point of polygonal line, G ………………………………………………………………….
...... The center of the board data.
Claims (1)
各々の傾きが45゜単位に引さ込まれた折れ線で結ぶよう
初期設定に於いては、最短ルートとなる前記両ランドの
中心を対角2頂点とする仮想長方形の輪郭部と傾き45゜
又は135゜の線分1本とを組合わせて得られる最も短い
径路に沿った折れ線で表示したことを特徴とする回路接
続情報の表示装置。1. A method according to claim 1, wherein two lands to be connected to each other are connected.
In the initial setting, each inclination is connected by a polygonal line drawn in 45 ° units, and the contour of the virtual rectangle having two diagonal vertices at the center of both lands, which is the shortest route, and the inclination of 45 ° or A display device for displaying circuit connection information, which is represented by a polygonal line along the shortest path obtained by combining one 135 ° line segment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001880A JP2867522B2 (en) | 1990-01-08 | 1990-01-08 | Display device for circuit connection information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001880A JP2867522B2 (en) | 1990-01-08 | 1990-01-08 | Display device for circuit connection information |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03204777A JPH03204777A (en) | 1991-09-06 |
JP2867522B2 true JP2867522B2 (en) | 1999-03-08 |
Family
ID=11513878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001880A Expired - Lifetime JP2867522B2 (en) | 1990-01-08 | 1990-01-08 | Display device for circuit connection information |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2867522B2 (en) |
-
1990
- 1990-01-08 JP JP2001880A patent/JP2867522B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03204777A (en) | 1991-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7673269B2 (en) | Automatic trace determination apparatus and method | |
JP2867522B2 (en) | Display device for circuit connection information | |
US7546569B2 (en) | Automatic trace determination method | |
US7389486B2 (en) | Arc routing system and method | |
JPS608982A (en) | Automatic searching method of path | |
JP3157732B2 (en) | Interactive wiring pattern creation system | |
JPH06162143A (en) | Display method for wiring designing by cad | |
JP2872510B2 (en) | How to enter wiring schematic data | |
JPH06309414A (en) | Method for supporting wiring | |
JP3087669B2 (en) | Design support system for semiconductor integrated circuits | |
JP2887203B2 (en) | LSI design support system | |
JP2566788B2 (en) | Printed circuit board wiring method | |
JPH07296027A (en) | Automatic bundle wiring route decision method for printed board | |
JP3063415B2 (en) | Computer-aided design equipment for printed wiring boards | |
JP3248800B2 (en) | Circuit diagram creation device and circuit diagram creation method | |
JP2986279B2 (en) | Wiring method and printed circuit board design system | |
JP2523703B2 (en) | Automatic wiring method for semiconductor integrated circuits | |
JPH02224182A (en) | Wiring edition processing system | |
JPH02222071A (en) | Method and device for wiring of printed board | |
JPS6278681A (en) | Partial compaction processing system for layout | |
JPS61169966A (en) | Graphic input device | |
JPH05314215A (en) | Layout pattern generator | |
JPH0795561B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JPH01132134A (en) | Arrangement and wiring method of electronic circuit | |
JPH05216963A (en) | Wiring method |