JP2867452B2 - Frequency tuning circuit - Google Patents

Frequency tuning circuit

Info

Publication number
JP2867452B2
JP2867452B2 JP1214995A JP21499589A JP2867452B2 JP 2867452 B2 JP2867452 B2 JP 2867452B2 JP 1214995 A JP1214995 A JP 1214995A JP 21499589 A JP21499589 A JP 21499589A JP 2867452 B2 JP2867452 B2 JP 2867452B2
Authority
JP
Japan
Prior art keywords
frequency
voltage
output
tuning
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1214995A
Other languages
Japanese (ja)
Other versions
JPH0382371A (en
Inventor
等 河野
敦 奥野
満弘 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP1214995A priority Critical patent/JP2867452B2/en
Publication of JPH0382371A publication Critical patent/JPH0382371A/en
Application granted granted Critical
Publication of JP2867452B2 publication Critical patent/JP2867452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • General Induction Heating (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は共振回路に交流電力を給電する電力変換装
置に用いる周波数同調回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency tuning circuit used in a power converter for supplying alternating-current power to a resonance circuit.

〔従来の技術〕[Conventional technology]

第5図は従来のこの種の周波数同調回路を示したもの
である。図において、1は単相の商用電源、2は単相イ
ンバータであって、商用交流を整流部2Aで直流変換した
のちインバータ部2Bで所要周波数の交流に変換する。3
はリアクトル、4はコンデンサ、5は誘導加熱装置の加
熱コイル(5Aはインダクタンス分、5Bは抵抗分)であ
る。インバータ2の上記整流部2Aは位相制御されるサイ
リスタThyからなるコンバータであり、その出力電圧
(平均値)は可変である。上記インバータ部2Bは4個の
トランジスタTrをブリッジ接続としてなり、各トランジ
スタTrにはフライホイルダイオードDを逆並列接続して
ある。6はインバータ部2Bを構成するトランジスタTrを
ON/OFF駆動する駆動回路、7は電圧/周波数変換器(V/
F変換器)であって、周波数指令Fを上記駆動回路6
に送出する。8はインバータ2の出力電圧Voを検出する
電圧検出器であり、その検出電圧は比較器8Aで波形整形
される。9はコンデンサ4の両端の電圧Vcを検出する電
圧検出器であり、その検出電圧は比較器9Aで矩形波に波
形整形される。10は排他的論理和回路(以下、排他的OR
という)であって、比較器8Aの出力電圧Vo′と比較器9A
の出力電圧Vc′を入力される。11は積分器であって、排
他的OR10の出力Vφ(説明の便宜上、パルス高さもVφ
とする)とバイアス電圧VBとの差電圧Vφ′を積分し
て、その積分値VINをV/F変換器7に送出する。12はバイ
アス回路であって、バイアス電圧VBを送出する。このバ
イアス電圧VBは、VB=Vφ/2になるように設定する。
FIG. 5 shows a conventional frequency tuning circuit of this kind. In the figure, reference numeral 1 denotes a single-phase commercial power supply, and 2 denotes a single-phase inverter, which converts a commercial alternating current into a direct current by a rectifier 2A, and then converts the commercial alternating current into an alternating current of a required frequency by an inverter 2B. 3
Is a reactor, 4 is a condenser, and 5 is a heating coil of an induction heating device (5A is for inductance, and 5B is for resistance). The rectifier 2A of the inverter 2 is a converter composed of a thyristor Thy whose phase is controlled, and its output voltage (average value) is variable. The inverter unit 2B has a bridge connection of four transistors Tr, and a flywheel diode D is connected in anti-parallel to each transistor Tr. 6 is a transistor Tr constituting the inverter unit 2B.
A drive circuit for ON / OFF drive, 7 is a voltage / frequency converter (V /
F converter), and transmits the frequency command F * to the driving circuit 6
To send to. Reference numeral 8 denotes a voltage detector for detecting the output voltage Vo of the inverter 2, and the detected voltage is shaped by a comparator 8A. Reference numeral 9 denotes a voltage detector for detecting the voltage Vc across the capacitor 4. The detected voltage is shaped into a rectangular wave by a comparator 9A. 10 is an exclusive OR circuit (hereinafter, exclusive OR circuit)
The output voltage Vo ′ of the comparator 8A and the comparator 9A
Output voltage Vc 'is input. Reference numeral 11 denotes an integrator, and the output Vφ of the exclusive OR 10 (for convenience of explanation, the pulse height is also Vφ
To) and integrates the difference voltage V.phi 'of the bias voltage V B, and sends the integrated value V IN to V / F converter 7. 12 is a bias circuit, and sends the bias voltage V B. The bias voltage V B is set to be V B = V.phi / 2.

電力変換装置の負荷が誘導加熱装置や誘導溶解炉等の
インダクタンス負荷である場合、共振用コンデンサ4を
挿入して、共振周波数の極く近傍の周波数(同調周波
数)foで運転するのが一般的であり、インバータ2の出
力周波数fがこの同調周波数foとなるように周波数同調
を行う。
When the load of the power conversion device is an inductance load such as an induction heating device or an induction melting furnace, it is common to insert a resonance capacitor 4 and operate at a frequency (tuning frequency) fo very close to the resonance frequency. The frequency tuning is performed so that the output frequency f of the inverter 2 becomes the tuning frequency fo.

第5図の構成において、インバータ出力周波数fが同
調周波数foである場合(第6図(a))、電圧Vo′と電
圧Vc′は90゜の位相差を有しているので、排他的OR10の
出力Vφは正の期間の期間とレベルLの期間とが等しい
波形の信号となる。この時の積分器11の出力(1サイク
ル平均値)をVIN′とした場合、V/F変換器7は、その入
力がVIN′である間は周波数指令F=foを駆動回路6
に送出する。同調がずれると、例えば、第6図(b)
(同調周波数が高い場合の例)、第6図(c)(同調周
波数が低い場合の例)に示す如く、排他的OR10の出力V
φのレベルHの期間とレベルLの期間とが等しく無くな
るので、積分器11の出力がVIN′に対して変動し、その
変動分に対応して周波数指令Fが変化し、インバータ
周波数fは同調周波数に向かって引き上げられ、もしく
は引き下げられる。
In the configuration of FIG. 5, when the inverter output frequency f is the tuning frequency fo (FIG. 6 (a)), the voltage Vo 'and the voltage Vc' have a phase difference of 90 [deg.]. Is a signal having a waveform in which the period of the positive period is equal to the period of the level L. Assuming that the output of the integrator 11 (average value per cycle) at this time is V IN ', the V / F converter 7 outputs the frequency command F * = fo while the input is V IN '.
To send to. If the tuning is deviated, for example, FIG. 6 (b)
As shown in FIG. 6 (c) (example when the tuning frequency is low), the output V of the exclusive OR 10 is high.
Since the period of the level H and the period of the level L of φ become unequal, the output of the integrator 11 fluctuates with respect to V IN ', and the frequency command F * changes in accordance with the fluctuation, and the inverter frequency f Is raised or lowered toward the tuning frequency.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

このようにして、周波数同調が行われるが、インバー
タ2を起動し、その出力周波数fを低周波数領域から同
調周波数まで引き上げて周波数同調を取るような使用方
法の場合、インバータ出力周波数fが同調周波数foの1/
3の周波数まで上昇すると、電圧Vφ′が、第7図に示
すように、電圧Vo′がHもしくはLである期間に、Hか
らLへの変化とLからHへの変化を呈し、平均値が零と
なる波形となって、積分器11の出力が、同調時と同じと
なり、インバータ出力周波数fはfo/3にロックされた状
態になってしまい、同調周波数まで上昇しなくなる。
In this manner, the frequency tuning is performed. In a usage method in which the inverter 2 is started and its output frequency f is raised from the low frequency region to the tuning frequency to perform frequency tuning, the inverter output frequency f is adjusted to the tuning frequency. fo 1 /
When the voltage Vφ 'rises to the frequency of 3, as shown in FIG. 7, during the period when the voltage Vo' is H or L, it changes from H to L and from L to H, and the average value Becomes zero, the output of the integrator 11 becomes the same as at the time of tuning, the inverter output frequency f is locked at fo / 3, and does not rise to the tuning frequency.

このため、従来は、Vo′の周波数とVc′の周波数を周
波数/電圧変換器を通して両周波数/電圧変換器の出力
差を監視し、その差が一定値以上ある場合には上記出力
差を積分器の入力に加算するようにして、強制的に上記
ロック状態を解除するようにしているが、電力変換器を
高周波駆動する場合には、良好な精度を得ることが難し
い上、上記周波数/変換器は相当に高価なものを必要と
するといった問題があった。
For this reason, conventionally, the output difference between the frequency of Vo ′ and the frequency of Vc ′ is monitored through a frequency / voltage converter, and when the difference is equal to or more than a predetermined value, the output difference is integrated. The lock state is forcibly released by adding to the input of the power converter. However, when the power converter is driven at a high frequency, it is difficult to obtain good accuracy and the frequency / conversion is difficult. There was a problem that a vessel required a considerably expensive thing.

本発明は上記問題を解消するためになされたもので、
高価な回路部品を使用しなくても、簡単に、安価な費用
で、1/3同調を回避することができる周波数同調回路を
提供することを目的とする。
The present invention has been made to solve the above problems,
It is an object of the present invention to provide a frequency tuning circuit that can avoid 1/3 tuning easily and at low cost without using expensive circuit components.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は上記目的を達成するため、電力変換器の出
力電圧の位相を検出する第1の比較器は上記出力電圧と
第1のバイアス電圧との偏差を零電位と比較し、コンデ
ンサ電圧の位相を検出する第2の比較器は上記出力電圧
と第2のバイアス電圧との偏差を零電位と比較し、両バ
イアス電圧はそれぞれ上記電力変換器起動時の上記第1
および第2の比較器の出力を周波数増加方法の極性の連
続信号とする大きさを有する構成としたものである。
To achieve the above object, a first comparator for detecting a phase of an output voltage of a power converter compares a deviation between the output voltage and a first bias voltage with zero potential, and determines a phase of a capacitor voltage. The second comparator for detecting the difference between the output voltage and the second bias voltage is compared with a zero potential, and the two bias voltages are respectively equal to the first bias when the power converter is activated.
And the magnitude of the output of the second comparator as a continuous signal of the polarity in the frequency increasing method.

〔作用〕[Action]

この発明では、インバータ出力周波数は、起動時から
同調周波数よりも高い周波数に設定され、起動が完了す
ると、同調周波数に向かって低減する。即ち、インバー
タは同調周波数とこれよりも高い周波数領域で運転され
ることになるので、1/3同調におちいることは無い。
According to the present invention, the inverter output frequency is set to a frequency higher than the tuning frequency from the time of startup, and is reduced toward the tuning frequency when the startup is completed. That is, since the inverter is operated at the tuning frequency and a frequency region higher than the tuning frequency, the inverter does not fall in 1/3 tuning.

〔実施例〕〔Example〕

以下、この発明の1実施例を図面を参照して説明す
る。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図において、21は電圧V1のバイアス電源、22は電
圧V2のバイアス電源である。比較器8Aは電圧V0とバイア
ス電圧V1との加算値を基準電位(0ボルト)と比較し、
比較器9Aは電圧Vcとバイアス電圧V2との加算値を基準電
位(0ボルト)と比較する。なお、電圧/周波数変換器
7の最大出力範囲は同調周波数をfoとした場合、fo<f
MAXてある。また、バイアス電圧V1は、第2図(a)に
示すようにインバータ起動時の出力電圧Voの値よりも大
きい微小電圧値を有し、バイアス電圧V2も第2図(b)
に示すようにインバータ起動時のコンデンサ電圧Vcの値
よりも大きい微小電圧値を有している。更に、第3図
(a)と(b)に示すように、バイアス電圧V2はバイア
ス電圧V1<Voとなる前に、V2<Vcとなるような値を与え
てある。他の構成は第5図のものと同じであるので、同
一構成要素には同一符号を付して示してある。
In Figure 1, 21 denotes a bias power source voltage V 1, 22 denotes a bias power source of the voltage V 2. Comparator 8A compares the sum of the voltage V 0 and the bias voltages V 1 and the reference potential (0 volt),
Comparator 9A compares the sum of the voltage Vc and the bias voltage V 2 to the reference potential (0 volt). The maximum output range of the voltage / frequency converter 7 is fo <f when the tuning frequency is fo.
There is MAX . The bias voltages V 1 has a larger small voltage value than the value of the output voltage Vo at the inverter startup as shown in FIG. 2 (a), the bias voltage V 2 also FIG. 2 (b)
As shown in (1), it has a very small voltage value that is larger than the value of the capacitor voltage Vc when the inverter is started. Further, as shown in FIG. 3 (a) and (b), the bias voltage V 2 is before the bias voltage V 1 <Vo, is given a value such that V 2 <Vc. Other configurations are the same as those in FIG. 5, and the same components are denoted by the same reference numerals.

この構成において、今、インバータ2を起動したもの
とする。この起動時、インバータ出力電圧Vo、コンデン
サ電圧Vcは微小レベルにあるので、電圧Vo<V1であり、
かつ電圧Vc<V2であるので、比較器8Aと9Aの入力は共に
同極性となり、排他的OR10の出力はLレベルとなるの
で、積分器11の入力は負の値、出力は正の値となり、V/
F変換器7が送出する周波数指令Fはfoより大きくf
MAXもしくはfMAXに近い値となる。起動が進み、第3図
(b)に示すようにVc>V2になって、電圧Vcの位相が検
出されるようになると、比較器8Aと9Aの出力Vo′とVc′
は第4図に示すようにバイアスV2を超える部分のパルス
巾デューティが1/2以下であるため、積分器11の出力は
誤動作することなく、より高い周波数指令(周波数増大
指令)を維持する。その後、Vo>V1になって、電圧Voの
位相も検出され始めると、周波数指令Fは低減して
(周波数現象指令)、インバータ周波数fがfoに到達
し、インバータ2は同調運転に入る。
In this configuration, it is assumed that the inverter 2 has been started. During the startup, the inverter output voltage Vo, the capacitor voltage Vc is at the micro-level, the voltage Vo <V 1,
And since it is the voltage Vc <V 2, the input of the comparator 8A and 9A are both the same polarity, the output of the exclusive OR10 becomes an L level, the input is a negative value of the integrator 11, the output is a positive value And V /
The frequency command F * sent by the F converter 7 is larger than fo and f
A value close to the MAX or f MAX. Activation proceeds, taken in Vc> V 2 as shown in FIG. 3 (b), the phase of the voltage Vc is to be detected, the output Vo of the comparator 8A and 9A 'and Vc'
Maintaining Since pulse width duty of the portion exceeding bias V 2 as shown in FIG. 4 is 1/2 or less, without malfunctions output of the integrator 11, a higher frequency command (frequency increase command) . Thereafter, taken Vo> V 1, when the phase of the voltage Vo also begins to be detected, the frequency command F * is reduced (the frequency behavior command), the inverter frequency f reaches the fo, the inverter 2 enters the tuning operation .

上記のように、本実施例では、インバータ2の起動当
初は位相を検出する比較器8Aと9Aの入力となるインバー
タ周力電圧Voおよびコンデンサ電圧Vcを、見掛け上直流
信号として比較器8Aおよび9Aに与え、積分器11が連続信
号を積分する構成となっているので、インバータ2の出
力周波数が、起動当初には同調周波数foより高い周波数
となり、起動が進むと、比較器8A、9Aが上記両電圧の位
相を検出し始め、排他的OR10が両電圧の位相差を検出す
るようになるので、積分器11は交番信号を積分するよう
になり、周波数指令Fは同調周波数に向かって低減し
て同調運転に移行する。このため、インバータ2はfo〜
fMAXの範囲で運転され、1/3同調周波数域を通過しない
から、1/3同調におちいることは無い。
As described above, in the present embodiment, the inverter peripheral voltage Vo and the capacitor voltage Vc, which are the inputs of the comparators 8A and 9A that detect the phase at the beginning of the start of the inverter 2, use the comparators 8A and 9A , The integrator 11 is configured to integrate a continuous signal, so that the output frequency of the inverter 2 becomes higher than the tuning frequency fo at the beginning of the startup, and when the startup proceeds, the comparators 8A and 9A Since the phase of both voltages starts to be detected and the exclusive OR 10 detects the phase difference between the two voltages, the integrator 11 integrates the alternating signal, and the frequency command F * decreases toward the tuning frequency. Then, the operation shifts to tuning operation. Therefore, the inverter 2 is fo ~
is operated in a range of f MAX, it does not pass through the 1/3 the tuning frequency range, never fall into 1/3-tuned.

なお、上記実施例では、バイアス電圧V2として、バイ
アス電圧V1<Voとなる前に、V2<Vcとなるような値を与
えてあるが、同時に、V1<Vo、V2<Vcとなるようにして
も良いことは勿論である。
In the above embodiment, as the bias voltage V 2, before the bias voltage V 1 <Vo, but is given a value such that V 2 <Vc, at the same time, V 1 <Vo, V 2 <Vc Of course, it may be made to become.

〔発明の効果〕〔The invention's effect〕

この発明は以上説明した通り、電力変換器が、その起
動当初から同調周波数を含む該同調周波数より高い周波
数領域で運転されるので、1/3同調におちいること無
く、この効果は、インバータ出力電圧の検出値とコンデ
ンサ電圧の検出値をバイアスして位相を検出する手段に
与えるだけで得ることができるので、従来に比して安価
で済む上、信頼性が高いとう利点がある。
As described above, since the power converter is operated in a frequency range higher than the tuning frequency including the tuning frequency from the start of the operation, the effect of the present invention can be achieved without falling into the 1/3 tuning. Can be obtained simply by applying the detected value of (1) and the detected value of the capacitor voltage to the means for detecting the phase by biasing, so that there is an advantage that the cost can be reduced and the reliability is high as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の実施例を示す回路図、第2図(a)
と(b)および第3図(a)と(b)は上記実施例にお
けるバイアス電圧を説明するための波形図、第4図は上
記実施例における排他的ORの入力波形の1例を示す図、
第5図は従来の周波数同調回路を示す回路図、第6図
(a)〜(c)は周波数同調回路の動作を説明するため
の波形タイムチヤート、第7図は従来例の問題点を説明
するための波形図である。 2……電力変換器であるインバータ、2A……整流部、2B
……インバータ部、4……共振用コンデンサ、5……負
荷、6……駆動回路、7……V/F変換器、10……排他的O
R、11……積分器、21、22……バイアス電源。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIGS. 3 (a) and 3 (b) and FIGS. 3 (a) and 3 (b) are waveform diagrams for explaining a bias voltage in the above embodiment, and FIG. 4 is a diagram showing an example of an exclusive OR input waveform in the above embodiment. ,
FIG. 5 is a circuit diagram showing a conventional frequency tuning circuit, FIGS. 6 (a) to 6 (c) are waveform time charts for explaining the operation of the frequency tuning circuit, and FIG. FIG. 2 ... Inverter as power converter, 2A ... Rectifier, 2B
... Inverter part, 4 ... Resonant capacitor, 5 ... Load, 6 ... Drive circuit, 7 ... V / F converter, 10 ... Exclusive O
R, 11 ... integrator, 21, 22 ... bias power supply.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H02M 7/42 - 7/98 H05B 6/02 - 6/06 H05B 6/12──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H02M 7/42-7/98 H05B 6 /02-6/06 H05B 6/12

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】共振回路に交流電力を給電する電力変換器
の出力電圧と上記共振回路のコンデンサの電圧との位相
を検出する第1および第2の比較器、両比較器の出力を
入力して両電圧の位相のずれに応じたパルス巾のパルス
を送出する論理回路、この論理回路の出力を積分する積
分器、該積分器の出力を入力される電圧/周波数変換器
を有し、上記電圧/周波数変換器の出力を上記電力変換
器へ周波数指令として与える周波数同調回路において、
上記第1の比較器は上記出力電圧と第1のバイアス電圧
との加算値を零電位と比較し、上記第2の比較器は上記
出力電圧と第2のバイアス電圧との加算値を零電位と比
較し、両バイアス電圧はそれぞれ上記電力変換器起動時
の上記第1および第2の比較器の出力を周波数増加方向
の極性の連続信号とする大きさを有していることを特徴
とする周波数同調回路。
An output of a first and a second comparator for detecting a phase between an output voltage of a power converter for supplying AC power to a resonance circuit and a voltage of a capacitor of the resonance circuit. A logic circuit for transmitting a pulse having a pulse width corresponding to the phase difference between the two voltages, an integrator for integrating the output of the logic circuit, and a voltage / frequency converter receiving the output of the integrator. In a frequency tuning circuit for providing an output of the voltage / frequency converter to the power converter as a frequency command,
The first comparator compares the sum of the output voltage and the first bias voltage with zero potential, and the second comparator compares the sum of the output voltage and the second bias voltage with zero potential. In contrast to the above, the two bias voltages have such magnitudes that the outputs of the first and second comparators at the time of starting the power converter are continuous signals of the polarity in the frequency increasing direction. Frequency tuning circuit.
JP1214995A 1989-08-23 1989-08-23 Frequency tuning circuit Expired - Fee Related JP2867452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1214995A JP2867452B2 (en) 1989-08-23 1989-08-23 Frequency tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1214995A JP2867452B2 (en) 1989-08-23 1989-08-23 Frequency tuning circuit

Publications (2)

Publication Number Publication Date
JPH0382371A JPH0382371A (en) 1991-04-08
JP2867452B2 true JP2867452B2 (en) 1999-03-08

Family

ID=16664958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1214995A Expired - Fee Related JP2867452B2 (en) 1989-08-23 1989-08-23 Frequency tuning circuit

Country Status (1)

Country Link
JP (1) JP2867452B2 (en)

Also Published As

Publication number Publication date
JPH0382371A (en) 1991-04-08

Similar Documents

Publication Publication Date Title
EP0595232B1 (en) Controlling apparatus for high frequency high voltage power source
US4319177A (en) Operation control apparatus for AC motors
JP3311743B2 (en) Control method of resonant inverter
JP3747105B2 (en) Resonant converter control system
JPH0746906B2 (en) Voltage converter
JPH1075581A (en) Uninterrupted power supply apparatus
JP3283134B2 (en) PWM converter device
JP2867452B2 (en) Frequency tuning circuit
JP2532355B2 (en) Inverter device
JPH0746903B2 (en) Resonant switching power supply circuit
JP2867451B2 (en) Frequency tuning circuit
JP2913683B2 (en) Frequency tuning circuit
JP2913682B2 (en) Frequency tuning circuit
JP2816719B2 (en) Power supply for developing bias
JP2826566B2 (en) Inverter type X-ray equipment
JP2678266B2 (en) Control device for high-frequency high-voltage power supply
JP2841691B2 (en) Induction heating cooker
JP2655674B2 (en) Power supply
JP4379981B2 (en) Power supply control circuit
JP2556731B2 (en) Output waveform control circuit for uninterruptible power supply
JP2650484B2 (en) Inverter device stop circuit
JPH03190563A (en) Converter control circuit
JPS634424B2 (en)
JP3143341B2 (en) Inverter control method
KR960007569B1 (en) Switching control circuit of inverter of d-type zero vtg switching

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees