JP3143341B2 - Inverter control method - Google Patents

Inverter control method

Info

Publication number
JP3143341B2
JP3143341B2 JP27265594A JP27265594A JP3143341B2 JP 3143341 B2 JP3143341 B2 JP 3143341B2 JP 27265594 A JP27265594 A JP 27265594A JP 27265594 A JP27265594 A JP 27265594A JP 3143341 B2 JP3143341 B2 JP 3143341B2
Authority
JP
Japan
Prior art keywords
current
output
circuit
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27265594A
Other languages
Japanese (ja)
Other versions
JPH08138849A (en
Inventor
俊之 平田
広行 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27265594A priority Critical patent/JP3143341B2/en
Publication of JPH08138849A publication Critical patent/JPH08138849A/en
Application granted granted Critical
Publication of JP3143341B2 publication Critical patent/JP3143341B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はインバータの制御方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for controlling an inverter.

【0002】[0002]

【従来の技術】電磁調理器は、誘導加熱コイルの加熱出
力により被加熱物を誘導加熱する。そのため電磁調理器
には、誘導加熱コイルの加熱出力を制御するインバータ
を備えている。このインバータには、誘導加熱コイル
と、該誘導加熱コイルに直列接続されたコンデンサとか
らなる直列共振回路を負荷とする誘導加熱用トランジス
タ方式のものがあり、このようなインバータは特開平3
−190082号公報に示されている。
2. Description of the Related Art In an electromagnetic cooker, an object to be heated is induction heated by a heating output of an induction heating coil. Therefore, the electromagnetic cooker is provided with an inverter for controlling the heating output of the induction heating coil. This inverter includes an induction heating transistor type in which a series resonance circuit including an induction heating coil and a capacitor connected in series to the induction heating coil is used as a load.
-190082.

【0003】図10はこの種のインバータの模式的構成図
である。直流電源1の正電極端子1aと負電極端子1bとの
間には、スイッチング素子であるトランジスタ2とトラ
ンジスタ3との直列回路が介装される。トランジスタ2
のコレクタとトランジスタ3のエミッタとの間には共振
コンデンサ4と共振コンデンサ5との直列回路が介装さ
れる。共振コンデンサ4と5との接続中間点は誘導加熱
コイル6を介して、トランジスタ2のエミッタと、トラ
ンジスタ3のコレクタとの接続中間点と接続される。ト
ランジスタ2のエミッタ、コレクタ間には、アノードを
エミッタ側としたフライホイールダイオード7が介装さ
れ、トランジスタ3のエミッタ、コレクタ間にはアノー
ドをエミッタ側としたフライホイールダイオード8が介
装される。
FIG. 10 is a schematic diagram of this type of inverter. Between the positive electrode terminal 1a and the negative electrode terminal 1b of the DC power supply 1, a series circuit of a transistor 2 and a transistor 3, which are switching elements, is interposed. Transistor 2
A series circuit of a resonance capacitor 4 and a resonance capacitor 5 is interposed between the collector of the transistor 3 and the emitter of the transistor 3. A connection intermediate point between the resonance capacitors 4 and 5 is connected via an induction heating coil 6 to a connection intermediate point between the emitter of the transistor 2 and the collector of the transistor 3. A flywheel diode 7 having an anode on the emitter side is interposed between the emitter and the collector of the transistor 2, and a flywheel diode 8 having an anode on the emitter side is interposed between the emitter and the collector of the transistor 3.

【0004】このインバータは、トランジスタ2とトラ
ンジスタ3とを交互にオン, オフ動作させて、誘導加熱
コイル6に共振電流を流す。そして、一方のトランジス
タ2(又は3) をオフさせた後、所定の休止時間 (デッ
ドタイム) が経過した時点で、他方のトランジスタ3
(又は2) をオンさせて、トランジスタ2と3とが同時
にオンして直流電源1を短絡させないよう転流動作させ
る。
In this inverter, the transistor 2 and the transistor 3 are alternately turned on and off, and a resonance current flows through the induction heating coil 6. Then, after turning off one transistor 2 (or 3), when a predetermined pause time (dead time) elapses, the other transistor 3 (or 3) is turned off.
(Or 2) is turned on, and the commutation operation is performed so that the transistors 2 and 3 are not simultaneously turned on and the DC power supply 1 is short-circuited.

【0005】また、トランジスタ2, 3は誘導加熱コイ
ル6の電流が図11(a) に示すように零クロス時点t0
達する前にオフさせる。これは、誘導加熱コイル6の電
流が零クロス時点t0 を過ぎた後にトランジスタ2又は
3をオフさせると、共振電流がフライホイールダイオー
ドを通って流れ続け、誘導加熱コイル6の電流は図11
(b) に示すように変化して、零クロス時点t0 より前に
トランジスタ2又は3をオフした場合に比べて実効電流
値が減少し、誘導加熱コイル6の入力電流が少なくなる
ことによる。
[0005] The transistors 2 and 3 are turned off before the current of the induction heating coil 6 reaches the zero crossing point t 0 as shown in FIG. This is because, when the transistor 2 or 3 is turned off after the current of the induction heating coil 6 has passed the zero-crossing time point t 0 , the resonance current continues to flow through the flywheel diode, and the current of the induction heating coil 6 is reduced as shown in FIG.
changes (b), the zero effective current value is decreased as compared with the case of turning off the transistor 2 or 3 before the cross point t 0, due to the input current of the induction heating coil 6 is reduced.

【0006】通常、このインバータは入力電流が低下す
るとトランジスタのオン時間を長くする制御を行なう
が、図11(b) に示すような状態でオン時間を長くする
と、益々入力電流が減少し、加熱出力を正常に制御でき
なくなる。そのため誘導加熱コイル6の電流が零クロス
時点t0 に達する前にトランジスタ2, 3を確実にオフ
させる必要がある。
Normally, this inverter performs control to extend the on-time of the transistor when the input current decreases. However, when the on-time is extended in the state shown in FIG. 11 (b), the input current decreases more and the heating increases. The output cannot be controlled normally. Therefore, it is necessary to surely turn off the transistors 2 and 3 before the current of the induction heating coil 6 reaches the zero crossing point t 0 .

【0007】ところで、誘導加熱コイル6の電流が図12
(a) に示すように零クロス時点に達する前にトランジス
タ2をオフさせると、インバータの電圧たるトランジス
タ3のコレクタ電圧は図12(b) に示すように低下し、所
定の休止時間経過後にトランジスタ3をオンさせてトラ
ンジスタ2がオフしている期間はトランジスタ2のコレ
クタ電圧が低下したままになる。その後トランジスタ3
をオフさせると、トランジスタ3のコレクタ電圧が上昇
する。そしてトランジスタ2, 3をオフさせた時点と、
インバータの電流たる誘導加熱コイル6の電流の零クロ
ス時点t0 との位相差γを計測する。
By the way, the current of the induction heating coil 6 is shown in FIG.
If the transistor 2 is turned off before reaching the zero crossing point as shown in FIG. 12A, the collector voltage of the transistor 3, which is the voltage of the inverter, decreases as shown in FIG. While the transistor 3 is turned on and the transistor 2 is off, the collector voltage of the transistor 2 remains low. Then transistor 3
Is turned off, the collector voltage of the transistor 3 increases. And when the transistors 2 and 3 are turned off,
The phase difference γ of the current of the induction heating coil 6, which is the current of the inverter, from the zero crossing point t 0 is measured.

【0008】そして、インバータを起動時には、高い周
波数で起動させ、その後、インバータの電圧と電流との
位相比較を行ないながら共振周波数を目標にして徐々に
動作周波数を低下させる。そして計測した位相差γが、
γ≦γad(但し、γadは位相差γの下限値) になると動
作周波数を低下させる動作を中止する。このようにし
て、インバータの電圧、電流の各零クロス時点の時間差
(位相差) を数μsec まで低下させて、誘導加熱コイル
6の電流の実効電流値の低下を防いでいる。
When the inverter is started, the operation is started at a high frequency, and thereafter, the operating frequency is gradually lowered with the target of the resonance frequency while comparing the phase of the voltage and current of the inverter. And the measured phase difference γ is
When γ ≦ γ ad (where γ ad is the lower limit of the phase difference γ), the operation of lowering the operating frequency is stopped. In this way, the time difference between the zero cross point of the inverter voltage and current is
(Phase difference) is reduced to several μsec to prevent a decrease in the effective current value of the current of the induction heating coil 6.

【0009】[0009]

【発明が解決しようとする課題】このようにして従来の
インバータの制御方法では、トランジスタのオフ時点及
び誘導加熱コイルの電流の零クロス時点を検出する必要
があり、そのためインバータの電圧と電流とを精度よく
検出しなければならない。しかし、インバータには200
Vの交流電圧を整流した高い直流電圧が供給されている
ため、その検出部には高電圧に耐える回路素子を必要と
して、インバータの制御回路を安価に構成することがで
きない。またインバータの電圧及び電流のいずれも検出
する必要があるため、これによってもコストが上昇する
等の問題がある。
As described above, in the conventional inverter control method, it is necessary to detect the time at which the transistor is turned off and the time at which the current of the induction heating coil crosses zero. It must be detected accurately. However, the inverter has 200
Since a high DC voltage obtained by rectifying the AC voltage of V is supplied, a circuit element capable of withstanding the high voltage is required for the detection unit, and the control circuit of the inverter cannot be configured at low cost. In addition, since it is necessary to detect both the voltage and the current of the inverter, there is a problem that this also increases the cost.

【0010】本発明は斯かる問題に鑑み、インバータの
電流のみを検出して、誘導加熱コイルの電流が零クロス
時点に達する前に、トランジスタを確実にオフさせ得る
インバータの制御方法を提供することを目的とする。
The present invention has been made in view of the above problems, and provides an inverter control method capable of detecting only the current of an inverter and reliably turning off the transistor before the current of the induction heating coil reaches a zero crossing point. With the goal.

【0011】[0011]

【課題を解決するための手段】第1発明に係るインバー
タの制御方法は、コイルと、該コイルと直列接続された
共振コンデンサとからなる共振回路の電流を入断するス
イッチング素子を転流制御するインバータの制御方法に
おいて、前記コイルの電流を検出する電流検出部と、該
電流検出部の検出電流に関連する第1電圧、及び該第1
電圧を遅延させた第2電圧を生成する電圧生成部と、前
記第1電圧及び前記第2電圧を比較する比較部とを備
え、該比較部の比較結果に応じて前記スイッチング素子
をオフにすることを特徴とする。
According to a first aspect of the present invention, there is provided a method of controlling an inverter, which controls a commutation of a switching element which switches a current of a resonance circuit including a coil and a resonance capacitor connected in series with the coil. In the method of controlling an inverter, a current detection unit that detects a current of the coil, a first voltage related to a detection current of the current detection unit,
A voltage generating unit that generates a second voltage with a delayed voltage; and a comparing unit that compares the first voltage and the second voltage, and turns off the switching element according to a comparison result of the comparing unit. It is characterized by the following.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【作用】第1発明では、コイルの電流を検出した電流に
よる第1電圧と、この第1電圧を遅延させた第2電圧と
を発生させて、第1電圧と第2電圧の位相差を、スイッ
チング素子のオフ時点からコイルの電流の零クロス時点
までの期間に対応させる。第1電圧と第2電圧とを大小
比較し、その比較結果によりスイッチング素子をオフに
する。これにより、コイルの電流のみを検出して、スイ
ッチング素子をコイルの電流が零クロス時点に達する前
にオフにできる。
According to the first invention, a first voltage is generated by detecting a current of the coil and a second voltage obtained by delaying the first voltage, and a phase difference between the first voltage and the second voltage is calculated. It corresponds to the period from the time when the switching element is turned off to the time when the current of the coil crosses zero. The first voltage and the second voltage are compared in magnitude, and the switching element is turned off based on the comparison result. Thereby, only the current of the coil is detected, and the switching element can be turned off before the current of the coil reaches the zero crossing point.

【0015】[0015]

【0016】[0016]

【0017】[0017]

【実施例】以下本発明をその実施例を示す図面により詳
述する。図1は本発明に係るインバータの制御方法によ
り制御される電磁調理器の要部構成を示すブロック図で
ある。三相交流電源端子TU ,TV ,TW は、三相整流
ブリッジ10の交流入力端子10a,10b,10c と各別に接続さ
れる。三相整流ブリッジ10の正側直流出力端子10d,と負
側直流出力端子10e 間には、チョークコイル11と平滑コ
ンデンサ12との直列回路が介装される。平滑コンデンサ
12には、トランジスタ13とトランジスタ14との直列回路
が並列接続される。トランジスタ13のエミッタ、コレク
タ間には、エミッタにアノードを接続しているフライホ
イールダイオード15が介装される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing the embodiments. FIG. 1 is a block diagram illustrating a main configuration of an electromagnetic cooker controlled by the inverter control method according to the present invention. The three-phase AC power supply terminals T U , T V , T W are separately connected to the AC input terminals 10a, 10b, 10c of the three-phase rectifier bridge 10. A series circuit of a choke coil 11 and a smoothing capacitor 12 is interposed between the positive DC output terminal 10d and the negative DC output terminal 10e of the three-phase rectifier bridge 10. Smoothing capacitor
12, a series circuit of a transistor 13 and a transistor 14 is connected in parallel. A flywheel diode 15 having an anode connected to the emitter is interposed between the emitter and the collector of the transistor 13.

【0018】トランジスタ14のエミッタ、コレクタ間に
は、エミッタにアノードを接続しているフライホイール
ダイオード16が介装される。トランジスタ13のコレクタ
と、トランジスタ14のエミッタとの間には、共振コンデ
ンサ17と、共振コンデンサ18との直列回路が介装され
る。共振コンデンサ17と18との接続中間点は、誘導加熱
コイル (以下加熱コイルという) 19を介してトランジス
タ13のエミッタとトランジスタ14のコレクタとの接続中
間点と接続される。加熱コイル19の電流を検出する変流
器20の出力電流は、コイル電流位相判別回路21へ入力さ
れる。
A flywheel diode 16 having an emitter connected to the anode is interposed between the emitter and the collector of the transistor 14. A series circuit of a resonance capacitor 17 and a resonance capacitor 18 is interposed between the collector of the transistor 13 and the emitter of the transistor 14. A connection midpoint between the resonance capacitors 17 and 18 is connected to a connection midpoint between the emitter of the transistor 13 and the collector of the transistor 14 via an induction heating coil (hereinafter referred to as a heating coil) 19. The output current of the current transformer 20 that detects the current of the heating coil 19 is input to the coil current phase determination circuit 21.

【0019】コイル電流位相判別回路21から出力され
る、加熱コイル電流位相角θ、及び加熱コイル電流位相
角θに半周期の位相角πを加えた電流位相角θ+πの判
別信号はオン位相制限回路22へ入力される。オン位相制
限回路22から出力されるスイッチング反転信号#SSW
電圧制御発振器23へ入力される。三相電源端子TV (T
W ) から交流入力端子10b(10c)に流れる電流を検出する
変流器30(31)の出力電流は、加熱コイル6の加熱出力を
決定する加熱出力信号SH が入力される制御信号回路24
へ入力される。制御信号回路24から出力される制御信号
C は電圧制御発振器23へ入力される。電圧制御発振器
23から出力されるリセット信号SR は、オン位相制限回
路22及び二相分割回路25へ入力される。二相分割回路25
から出力される駆動信号SD1は、駆動回路26及びオン位
相制限回路22へ入力され、駆動信号SD2は、駆動回路27
及びオン位相制限回路22へ入力される。
The output from the coil current phase determination circuit 21
The heating coil current phase angle θ and the heating coil current phase
The current phase angle θ + π is obtained by adding the half-period phase angle π to the angle θ.
Another signal is input to the ON-phase limiting circuit 22. On phase system
Switching inversion signal #S output from the limit circuit 22SWIs
Input to the voltage controlled oscillator 23. Three-phase power terminal TV (T
W) To detect the current flowing to the AC input terminal 10b (10c)
The output current of the current transformer 30 (31) depends on the heating output of the heating coil 6.
Heat output signal S to be determinedHIs input to the control signal circuit 24
Is input to Control signal output from control signal circuit 24
SCIs input to the voltage controlled oscillator 23. Voltage controlled oscillator
Reset signal S output from 23RIs the ON phase limit
Input to the path 22 and the two-phase splitting circuit 25. Two-phase split circuit 25
Drive signal S output fromD1Is the drive circuit 26 and the on position.
The driving signal S is input to the phase limiting circuit 22 andD2Is the drive circuit 27
And to the ON-phase limiting circuit 22.

【0020】図2はオン位相制限回路22及びコイル電流
位相判別回路21の構成を示すブロック図である。電圧制
御発振器23からのリセット信号SR はワンショットマル
チバイブレータ22a の入力端子Bへ入力される。ワンシ
ョットマルチバイブレータ22a の入力端子Aは接地さ
れ、イネーブル端子CDは電源Eと接続される。コンデン
サ接続端子T1 と、コンデンサ接続端子T2 との間にコ
ンデンサC0 が介装され、コンデンサ接続端子T2 とコ
ンデンサC0 との接続中間点は抵抗R0 を介して電源E
と接続される。出力端子Qの出力信号はDフリップフロ
ップ22b のリセット端子R及びDフリップフロップ22c
のリセット端子Rへ入力される。Dフリップフロップ22
b の入力端子Dには二相分割回路25からの駆動信号SD1
が入力され、その反転出力端子#Qの反転出力信号はOR
回路22d の一入力端子へ入力され、セット端子Sは接地
される。
FIG. 2 is a block diagram showing the configurations of the on-phase limiting circuit 22 and the coil current phase determining circuit 21. The reset signal S R from the voltage controlled oscillator 23 is input to the input terminal B of the one-shot multivibrator 22a. The input terminal A of the one-shot multivibrator 22a is grounded, and the enable terminal CD is connected to the power supply E. A capacitor C 0 is interposed between the capacitor connection terminal T 1 and the capacitor connection terminal T 2 , and a connection point between the capacitor connection terminal T 2 and the capacitor C 0 is connected to the power supply E via a resistor R 0.
Connected to The output signal of the output terminal Q is supplied to the reset terminal R of the D flip-flop 22b and the D flip-flop 22c.
Is input to the reset terminal R. D flip-flop 22
The drive signal S D1 from the two-phase division circuit 25 is input to the input terminal D of
And the inverted output signal of the inverted output terminal #Q is ORed.
The signal is input to one input terminal of the circuit 22d, and the set terminal S is grounded.

【0021】Dフリップフロップ22c の入力端子Dに
は、二相分割回路25からの駆動信号S D2が入力され、反
転出力端子#Qの反転出力信号はOR回路22d の他入力端
子へ入力され、セット端子Sは接地される。OR回路22d
からスイッチング反転信号#S SWが出力される。変流器
20の2次巻線端子間には抵抗R1 が介装され、抵抗R1
の一側端子はトランジスタ21a のベースと接続され、他
側端子は抵抗R2 を介して接地され、抵抗R3 を介して
直流電源Eと接続される。
At the input terminal D of the D flip-flop 22c
Is the driving signal S from the two-phase dividing circuit 25. D2Is entered and
The inverted output signal of the inverted output terminal #Q is connected to the other input terminal of the OR circuit 22d.
And the set terminal S is grounded. OR circuit 22d
To switching inversion signal #S SWIs output. Current transformer
A resistor R is connected between the secondary winding terminals1And the resistance R1
Is connected to the base of transistor 21a,
Side terminal is resistor RTwoAnd a resistor RThreeThrough
Connected to DC power supply E.

【0022】トランジスタ21a のコレクタは電源Eと接
続され、エミッタはコンパレータ21b の正入力端子+と
接続され、抵抗R4 を介して接地される。またトランジ
スタ21a のエミッタは抵抗Rを介してコンパレータ21b
の負入力端子−と接続され、負入力端子−はコンデンサ
Cを介して接地される。コンパレータ21b の出力端子は
抵抗R5 を介して電源Eと接続され、直接にインバータ
21c の入力端子と接続される。インバータ21c の出力端
子はDフリップフロップ22b のクロック端子CKとインバ
ータ21d の入力端子とに接続される。インバータ21d の
出力端子はDフリップフロップ22c のクロック端子CKと
接続される。
The collector of the transistor 21a is connected to the power source E, the emitter is connected to the positive input terminal of the comparator 21b +, it is grounded via a resistor R 4. The emitter of the transistor 21a is connected to the comparator 21b via a resistor R.
, And the negative input terminal − is grounded via a capacitor C. An output terminal of the comparator 21b is connected to the power supply E via a resistor R 5, directly to the inverter
Connected to 21c input terminal. The output terminal of the inverter 21c is connected to the clock terminal CK of the D flip-flop 22b and the input terminal of the inverter 21d. The output terminal of the inverter 21d is connected to the clock terminal CK of the D flip-flop 22c.

【0023】図3は電圧制御発振器23及び二相分割回路
25の構成を示すブロック図である。制御信号回路24から
の制御信号SC は、コンパレータ23a の正入力端子へ入
力される。コンパレータ23a の負入力端子−は、エミッ
タ接地のトランジスタ23b とコンデンサC1 との並列回
路を介して接地され、抵抗R10を介して電源Eと接続さ
れる。コンパレータ23a の出力端子はOR回路23c の一入
力端子と接続され、抵抗R11を介して電源Eと接続され
る。OR回路23c の他入力端子には、オン位相制限回路22
からのスイッチング反転信号#SSWが入力される。
FIG. 3 shows a voltage controlled oscillator 23 and a two-phase split circuit.
25 is a block diagram illustrating a configuration of the twenty-fifth embodiment. FIG. The control signal S C from the control signal circuit 24 is input to the positive input terminal of the comparator 23a. The negative input terminal of the comparator 23a - is grounded through a parallel circuit of a transistor 23b and the capacitor C 1 of the common emitter is connected to the power source E through the resistor R 10. An output terminal of the comparator 23a is connected to one input terminal of the OR circuit 23c, is connected to the power supply E via a resistor R 11. The other input terminal of the OR circuit 23c
, The switching inversion signal #S SW is input.

【0024】OR回路23c の出力端子はSRフリップフロッ
プ23d のセット端子Sと接続される。SRフリップフロッ
プ23d の出力端子Qは抵抗R12を介してトランジスタ23
b のベースと接続される。SRフリップフロップ23d の反
転出力端子#Qは抵抗R12を介してインバータ23e の入
力端子と接続され、インバータ23e の入力端子と抵抗R
12との接続中間点はコンデンサC2 を介して接地され
る。インバータ23e の出力端子はSRフリップフロップ23
d のリセット端子Rと接続される。
The output terminal of the OR circuit 23c is connected to the set terminal S of the SR flip-flop 23d. Output terminal Q of the SR flip-flop 23d via a resistor R 12 transistor 23
Connected to the base of b. Inverted output terminal #Q of the SR flip-flop 23d is connected to an input terminal of the inverter 23e via a resistor R 12, and the input terminal of the inverter 23e resistor R
Connection point between the 12 is grounded through a capacitor C 2. The output terminal of inverter 23e is SR flip-flop 23
d is connected to the reset terminal R.

【0025】またSRフリップフロップ23d の反転出力端
子#QはDフリップフロップ25a のクロック端子CKと、
AND 回路25b 、AND 回路25c の各一入力端子と、オン位
相制限回路22のワンショットマルチバイブレータ22a の
入力端子Bとに接続される。Dフリップフロップ25a の
出力端子QはAND 回路25b の他入力端子と接続され、反
転出力端子#QはDフリップフロップ25a の入力端子D
と、AND 回路25c の他入力端子とに接続される。AND 回
路25b の出力端子から駆動信号SD1が出力される。この
駆動信号SD1は駆動回路26及びオン位相制限回路22へ入
力される。AND回路25c の出力端子から駆動信号SD2
出力される。この駆動信号SD2は駆動回路27及びオン位
相制限回路22へ入力される。
The inverted output terminal #Q of the SR flip-flop 23d is connected to the clock terminal CK of the D flip-flop 25a,
One input terminal of each of the AND circuits 25b and 25c is connected to the input terminal B of the one-shot multivibrator 22a of the on-phase limiting circuit 22. The output terminal Q of the D flip-flop 25a is connected to the other input terminal of the AND circuit 25b, and the inverted output terminal #Q is connected to the input terminal D of the D flip-flop 25a.
And the other input terminal of the AND circuit 25c. The drive signal S D1 is output from the output terminal of the AND circuit 25b. The drive signal S D1 is input to the drive circuit 26 and the on-phase limiting circuit 22. Driving signal S D2 from the output terminal of the AND circuit 25c is output. The drive signal S D2 is input to the drive circuit 27 and the on-phase limiting circuit 22.

【0026】次にこのように構成した電磁調理器のイン
バータの制御動作を各部信号のタイミングチャートを示
す図4とともに説明する。トランジスタ13,14 をオン,
オフ制御して加熱コイル19に電流が流れると、その電流
を変流器20が検出する。変流器20の出力電流は抵抗R1
に流れ、抵抗R1 の両端子間には変流器20の出力電流に
応じた電圧が得られる。この電圧に抵抗R2 により生じ
たオフセット電圧を加えた電圧をトランジスタ21a のベ
ースへ入力する。これにより、トランジスタ21a のエミ
ッタ電位が変流器20の出力電流に応じて図4(a) に示す
電圧VA の如く変化する。またこの電圧VA を抵抗Rと
コンデンサCとからなるRCフィルタによって遅延させて
電圧VB を発生させる。
Next, the control operation of the inverter of the electromagnetic cooker thus configured will be described with reference to FIG. Turn on transistors 13 and 14,
When a current flows through the heating coil 19 with the OFF control, the current transformer 20 detects the current. The output current of the current transformer 20 is the resistance R 1
Flow, between both terminals of the resistor R 1 is a voltage corresponding to the output current of the current transformer 20 is obtained. The voltage obtained by adding an offset voltage caused by the resistor R 2 to the voltage input to the base of the transistor 21a. As a result, the emitter potential of the transistor 21a changes according to the output current of the current transformer 20, like the voltage VA shown in FIG. The generating a voltage V B is delayed by the RC filter formed the voltage V A and a resistor R and a capacitor C.

【0027】そして、電圧VA をコンパレータ21b の正
入力端子+に、電圧VB を負入力端子−に入力して大小
比較する。これにより変流器20が検出した電流、即ちイ
ンバータ電流の位相角θ及び位相角θ+πを検出する。
そして、位相角θの時点でコンパレータ21b の出力はL
レベルになって、Dフリップフロップ22b のクロック端
子CKはHレベルに立上るが、このときトランジスタ13を
オンさせていて駆動信号SD1が未だHレベルのままであ
ると、Dフリップフロップ22b の反転出力端子#QはL
レベルになり、スイッチング反転信号#SSWは図4(e)
に示すようにLレベルになり、そして、このスイッチン
グ反転信号#SSWを電圧制御発振器23のRSフリップフロ
ップ23d のセット端子Sへ入力する。
[0027] Then, the voltage V A to the positive input terminal of the comparator 21b +, the voltage V B the negative input terminal - to compares enter into. Thus, the current detected by the current transformer 20, that is, the phase angle θ and the phase angle θ + π of the inverter current are detected.
At the time of the phase angle θ, the output of the comparator 21b becomes L
Level, and the clock terminal CK of the D flip-flop 22b rises to the H level. At this time, if the drive signal S D1 is still at the H level while the transistor 13 is turned on, the D flip-flop 22b is inverted. Output terminal #Q is L
Level, and the switching inversion signal #S SW becomes as shown in FIG.
, And the switching inversion signal #S SW is input to the set terminal S of the RS flip-flop 23d of the voltage controlled oscillator 23.

【0028】そうすると、RSフリップフロップ23d の反
転出力端子#Qは回路動作の遅れにより僅かに遅延して
図4(f) に示すようにLレベルに反転し、電圧制御発振
器23からLレベルのリセット信号SR を出力する。この
リセット信号SR が二相分割回路25のAND 回路25b,25c
に入力されて、AND 回路25b の出力がLレベルに反転
し、駆動信号SD1がLレベルになり、トランジスタ13は
インバータ電流の零クロス時点より前にオフする。その
後、電圧制御発振器23のインバータ23e の出力は所定時
間 (1μs 程度) の休止時間 (デッドタイム) を経過し
た時点でHレベルに反転し、SRフリップフロップ23d の
反転出力端子#Qは再びHレベルに反転して、リセット
信号SR は図4(f) に示すようにHレベルになる。そし
てDフリップフロップ25a の反転出力端子#QがHレベ
ルになってAND 回路25c からHレベルの駆動信号SD2
出力され、トランジスタ14がオンする。
Then, the inverted output terminal #Q of the RS flip-flop 23d is slightly delayed due to the delay of the circuit operation and is inverted to the L level as shown in FIG. and outputs a signal S R. AND circuit 25b of the reset signal S R is biphasic dividing circuit 25, 25c
, The output of the AND circuit 25b is inverted to L level, the drive signal S D1 becomes L level, and the transistor 13 is turned off before the zero crossing point of the inverter current. Thereafter, the output of the inverter 23e of the voltage controlled oscillator 23 is inverted to the H level after a lapse of a pause (dead time) of a predetermined time (about 1 μs), and the inverted output terminal #Q of the SR flip-flop 23d is again at the H level. And the reset signal S R becomes H level as shown in FIG. Then, the inverted output terminal #Q of the D flip-flop 25a becomes H level, the H level driving signal SD2 is output from the AND circuit 25c, and the transistor 14 is turned on.

【0029】また、図4(c) に示すように位相角θ+π
を検出した時点で前記同様にスイッチング反転信号#S
SWが図4(e) に示すようにLレベルに反転し、その反転
時点から回路動作による僅かな時間を遅れて駆動信号S
D2がLレベルになり、トランジスタ14はインバータ電流
の零クロス時点より前にオフする。
Also, as shown in FIG. 4C, the phase angle θ + π
Is detected at the point of time when the switching inversion signal #S is
SW is inverted to L level as shown in FIG. 4 (e), and the drive signal S
D2 goes low, turning off transistor 14 before the zero crossing of the inverter current.

【0030】また、電圧制御発振器23におけるSRフリッ
プフロップ23d の反転出力端子#QがLレベルのリセッ
ト信号SR による休止期間は、オン位相制限回路22のワ
ンショットマルチバイブレータ22a1の出力端子Qが、数
μs の期間図4(g) に示すようにHレベルになる。そし
てこのHレベルの期間により、駆動信号SD1の位相の進
み過ぎを検知したDフリップフロップ22b,22c をともに
リセットする。ここで数μs の期間でリセットにする
と、インバータ電流たる変流器20の出力電流の位相角
θ, θ+πの付近でノイズが生じた場合に、Dフリップ
フロップ22b,22c のクロック端子CKに入力される信号の
振動による悪影響を避けることができる。
Further, the inverted output terminal #Q reset signal S R by rest periods of L level of the SR flip-flop 23d in the voltage controlled oscillator 23, the output terminal Q of the one-shot multivibrator 22a1 of the on phase limiting circuit 22, It becomes H level as shown in FIG. 4 (g) for several μs. Then, during this H-level period, both of the D flip-flops 22b and 22c that have detected that the phase of the drive signal SD1 has advanced too much are reset. Here, if reset is performed within a period of several μs, when noise occurs near the phase angle θ, θ + π of the output current of the current transformer 20 as the inverter current, the noise is input to the clock terminals CK of the D flip-flops 22b and 22c. The adverse effect of the vibration of the signal can be avoided.

【0031】なお、ワンショットマルチバイブレータ22
a の出力端子QがHレベルになる期間は、トランジスタ
13,14 のオン期間より短くするのがよい。このように、
加熱コイル19に流れる電流のみを検出して、検出した電
流波形に基づいて、加熱コイル19に流れる電流の零クロ
ス時点の前にトランジスタ13,14 を確実にオフさせるこ
とができる。
The one-shot multivibrator 22
During the period when the output terminal Q of a is at the H level, the transistor
It is better to make it shorter than 13,14 ON periods. in this way,
Only the current flowing through the heating coil 19 is detected, and based on the detected current waveform, the transistors 13 and 14 can be reliably turned off before the zero crossing point of the current flowing through the heating coil 19.

【0032】ところで、前述したインバータの制御方法
では、抵抗RとコンデンサCとのRCフィルタにより発生
させた電圧VB を用いて、加熱コイルの電流が零クロス
時点の前にトランジスタをオフするようにしているの
で、インバータの周波数が変化すると、電圧VB の振幅
及び位相が変化し、トランジスタ13,14 がオフする時点
が変わることがある。その場合には次のようなインバー
タの制御方法により解決できる。
[0032] In the control method of the inverter described above, by using the resistor R and the voltage V B generated by a RC filter with capacitor C, a current of the heating coil so as to turn off the transistor before the zero-crossing point since it is, the frequency of the inverter is changed, the amplitude and phase changes of the voltage V B, the transistor 13 and 14 may vary is the time to turn off. In that case, it can be solved by the following inverter control method.

【0033】図5は本発明に係るインバータの制御方法
により制御される電磁調理器の他の構成を示すブロック
図である。三相交流電源端子TU ,TV ,TW は、三相
整流ブリッジ10の交流入力端子10a,10b,10c と各別に接
続される。三相整流ブリッジ10の正側直流出力端子10d,
と負側直流出力端子10e 間には、チョークコイル11と平
滑コンデンサ12との直列回路が介装される。平滑コンデ
ンサ12には、トランジスタ13とトランジスタ14との直列
回路が並列接続される。トランジスタ13のエミッタ、コ
レクタ間には、エミッタにアノードを接続しているフラ
イホイールダイオード15が介装される。
FIG. 5 is a block diagram showing another configuration of the electromagnetic cooker controlled by the inverter control method according to the present invention. The three-phase AC power supply terminals T U , T V , T W are separately connected to the AC input terminals 10a, 10b, 10c of the three-phase rectifier bridge 10. The positive DC output terminal 10d of the three-phase rectifier bridge 10
A series circuit of a choke coil 11 and a smoothing capacitor 12 is interposed between the negative DC output terminal 10e and the negative DC output terminal 10e. To the smoothing capacitor 12, a series circuit of a transistor 13 and a transistor 14 is connected in parallel. A flywheel diode 15 having an anode connected to the emitter is interposed between the emitter and the collector of the transistor 13.

【0034】トランジスタ14のエミッタ、コレクタ間に
は、エミッタにアノードを接続しているフライホイール
ダイオード16が介装される。フライホイールダイオード
15には、スナバコンデンサCS1が並列接続され、フライ
ホイールダイオード16には、スナバコンデンサCS2が並
列接続される。トランジスタ13のコレクタと、トランジ
スタ14のエミッタとの間には、共振コンデンサ17と、共
振コンデンサ18との直列回路が介装される。共振コンデ
ンサ17と18との接続中間点は、誘導加熱コイル(以下加
熱コイルという) 19を介してトランジスタ13のエミッタ
とトランジスタ14のコレクタとの接続中間点と接続され
る。加熱コイル19の電流を検出する変流器20の2次巻線
はコンパレータ63の正入力端子+及びコンパレータ64の
負入力端子と接続される。
A flywheel diode 16 having an anode connected to the emitter is interposed between the emitter and the collector of the transistor 14. Flywheel diode
A snubber capacitor C S1 is connected to 15 in parallel, and a snubber capacitor C S2 is connected to the flywheel diode 16 in parallel. A series circuit of a resonance capacitor 17 and a resonance capacitor 18 is interposed between the collector of the transistor 13 and the emitter of the transistor 14. A connection intermediate point between the resonance capacitors 17 and 18 is connected to a connection intermediate point between the emitter of the transistor 13 and the collector of the transistor 14 via an induction heating coil (hereinafter referred to as a heating coil) 19. The secondary winding of the current transformer 20 for detecting the current of the heating coil 19 is connected to the positive input terminal + of the comparator 63 and the negative input terminal of the comparator 64.

【0035】コンパレータ63の正入力端子+及びコンパ
レータ64の負入力端子−は抵抗R30を介して接地され
る。コンパレータ63の出力端子は、抵抗R31を介してコ
ンパレータ64の正入力端子+と接続され、抵抗R31とコ
ンパレータ64の正入力端子との接続中間点は抵抗R32
介して接地される。抵抗R31とR32とによる電圧分圧比
は、電流iによる電圧と比較する電圧irがトランジスタ
13,14 の休止期間中にスナバコンデンサCS1, CS2の充
放電が完了するのに十分な加熱コイル19の電流Iに相当
する電流iとなるように選定される。
The negative input terminal of the positive input terminal + and the comparator 64 of the comparator 63 - is grounded through a resistor R 30. An output terminal of the comparator 63, the resistance through the R 31 is connected to the positive input terminal + of the comparator 64, connected point between the positive input terminal of a resistor R 31 and the comparator 64 is grounded through a resistor R 32. Voltage division ratio by the resistors R 31 and R 32, the voltage ir transistor to be compared with the voltage by the current i
It is selected such that the current i corresponding to the current I of the heating coil 19 is sufficient to complete charging / discharging of the snubber capacitors C S1 and C S2 during the idle periods of 13,14.

【0036】そして、コンパレータ63,64 及び抵抗
31, R32により電流レベル検出部65を構成している。
コンパレータ64の出力端子はレベル変換回路66の入力側
と接続され、その出力側はインバータ67の入力側と、AN
D 回路68の一入力端子とに接続される。インバータ67の
出力側はAND 回路69の一入力端子と接続される。AND 回
路68,69 の各出力端子はOR回路70の一、他入力端子と各
別に接続され、その出力端子はAND 回路71の一入力端子
と接続される。
The current level detector 65 is composed of the comparators 63 and 64 and the resistors R 31 and R 32 .
The output terminal of the comparator 64 is connected to the input side of the level conversion circuit 66, and its output side is connected to the input side of the inverter 67,
D circuit 68 is connected to one input terminal. The output side of the inverter 67 is connected to one input terminal of the AND circuit 69. Each output terminal of the AND circuits 68 and 69 is separately connected to one of the OR circuits 70 and the other input terminal, and its output terminal is connected to one input terminal of the AND circuit 71.

【0037】図示しない出力指令発生部からの出力指令
信号ref が入力される誤差増幅器72には、三相電源端子
V ,TW から交流入力端子10b,10c に流れる電流を検
出する変流器30,31 の出力電流たる加熱コイル19の電流
に相応するフィードバック信号fbが入力される。誤差増
幅器72が出力するエラー信号err は電圧制御発振部73へ
入力され、この電圧制御発振部73にはAND 回路71が出力
する切換信号sが入力される。電圧制御発振部73が出力
するタイミング信号tmはワンショット回路74及びフリッ
プフロップ75へ入力される。フリップフロップ75の出力
信号は休止時間発生回路76へ入力される。
An error amplifier 72 to which an output command signal ref from an output command generator (not shown) is input is provided with a current transformer for detecting a current flowing from the three-phase power terminals T V and T W to the AC input terminals 10b and 10c. A feedback signal fb corresponding to the current of the heating coil 19, which is the output current of 30, 31, is input. The error signal err output from the error amplifier 72 is input to the voltage controlled oscillator 73, and the switching signal s output from the AND circuit 71 is input to the voltage controlled oscillator 73. The timing signal tm output from the voltage control oscillator 73 is input to the one-shot circuit 74 and the flip-flop 75. The output signal of flip-flop 75 is input to idle time generation circuit 76.

【0038】フリップフロップ75と休止時間発生回路76
とにより駆動信号発生部77を構成している。駆動信号発
生部77から出力される駆動信号guは、駆動回路78及びAN
D 回路68の他入力端子へ入力され、駆動信号glは駆動回
路79及びAND 回路69の他入力端子へ入力される。駆動回
路78,79 が出力する駆動信号gu, glはトランジスタ13,1
4 のベースへ各別に入力される。ワンショット回路74が
出力する判定有効信号ceはAND 回路71の他入力端子へ入
力される。ワンショット回路74と、インバータ67と、AN
D 回路68,69,71と、OR回路70とによりレベル判定部80を
構成している。
Flip-flop 75 and idle time generating circuit 76
These constitute the drive signal generator 77. The drive signal gu output from the drive signal generation unit 77
The drive signal gl is input to the other input terminals of the D circuit 68 and the other input terminals of the drive circuit 79 and the AND circuit 69. The drive signals gu and gl output by the drive circuits 78 and 79 are transistors 13,1
Entered separately into the base of 4. The judgment valid signal ce output from the one-shot circuit 74 is input to another input terminal of the AND circuit 71. One-shot circuit 74, inverter 67, and AN
The D determination circuits 80, 69, and 71 and the OR circuit 70 constitute a level determination unit 80.

【0039】次にこのように構成した電磁調理器のイン
バータの制御方法による遅相電流で動作しているときの
制御動作を、各部信号のタイミングチャートを示す図6
とともに説明する。三相整流ブリッジ10に三相電源 (図
示せず) を接続してトランジスタ13,14 を交互にオン,
オフさせると、三相整流ブリッジ10から加熱コイル19に
流れる電流の向きは、トランジスタ13,14 のオン, オフ
に応じて反転する。そして加熱コイル19から加熱出力が
得られる。
FIG. 6 is a timing chart of signals of various parts, showing a control operation when the electromagnetic cooking device having the above-described configuration operates with a slow current by the inverter control method.
It will be explained together. A three-phase power supply (not shown) is connected to the three-phase rectifier bridge 10 to turn on the transistors 13 and 14 alternately.
When turned off, the direction of the current flowing from the three-phase rectifier bridge 10 to the heating coil 19 is reversed according to the on / off of the transistors 13 and 14. Then, a heating output is obtained from the heating coil 19.

【0040】いま、出力指令信号ref と、フィードバッ
ク信号fbとにより誤差増幅器72はエラー信号err を出力
し、これにより電圧制御発振部73は図6(a) に示すタイ
ミング信号tmを出力する。駆動信号発生部77は、タイミ
ング信号tmに基づいて休止時間が付加された図6(b),
(c) に示す駆動信号gu, glを出力し、駆動回路78,79 へ
入力する。そして、駆動回路78,79 の出力信号によりト
ランジスタ13,14 を駆動する。
Now, the error amplifier 72 outputs an error signal err based on the output command signal ref and the feedback signal fb, whereby the voltage control oscillator 73 outputs a timing signal tm shown in FIG. The drive signal generator 77 is configured to add a pause time based on the timing signal tm, as shown in FIG.
The drive signals gu and gl shown in (c) are output and input to the drive circuits 78 and 79. Then, the transistors 13 and 14 are driven by the output signals of the drive circuits 78 and 79.

【0041】トランジスタ13,14 の駆動により加熱コイ
ル19に電流Iが流れ、それを変流器20が検出し、変流器
20の出力電流iが抵抗R30に流れて、抵抗R30の両端に
生じる交流電圧は変流器20の出力電流iに応じて変化す
る。そしてコンパレータ63は出力電流iが接地電位以上
の場合に出力がHレベルに、接地電位以下の場合はLレ
ベルになり、図6(d) に示すように出力電流iに同期し
た電圧を出力し、その電圧を抵抗R31とR32とにより分
圧した電圧irを発生させてコンパレータ64の正入力端子
+へ入力する。それによりコンパレータ64は出力電流i
による電圧と電圧irとを大小比較し、コンパレータ64の
出力電圧l′は図6(e) に示すように電圧irより、電流
iによる電圧が小さい期間はHレベルとなる。この信号
l′をレベル変換回路66へ入力し、所定レベルに変換
し、その出力信号lは図6(f) に示すようになる。
The driving of the transistors 13 and 14 causes a current I to flow through the heating coil 19, which is detected by the current transformer 20.
The output current i of 20 flows through the resistor R 30, the AC voltage generated across the resistor R 30 is changed according to the output current i of the current transformer 20. When the output current i is equal to or higher than the ground potential, the output of the comparator 63 goes high, and when the output current i is equal to or lower than the ground potential, the output goes low, and a voltage synchronized with the output current i is output as shown in FIG. and inputs the voltage resistor R 31 and to generate a divided voltage ir by the R 32 to the positive input terminal of the comparator 64 +. As a result, the comparator 64 outputs the output current i
Compared with the voltage ir, the output voltage l 'of the comparator 64 is at the H level during the period when the voltage due to the current i is smaller than the voltage ir as shown in FIG. This signal l 'is input to the level conversion circuit 66 and converted to a predetermined level, and the output signal l is as shown in FIG.

【0042】この出力信号lがインバータ67へ入力さ
れ、反転した図6(g) に示す信号#lがAND 回路69へ入
力される。AND 回路68,69 には図6(b),(c) に示す駆動
信号gu, glが入力されており、AND 回路68,69 の論理の
成立によりAND 回路68,69 の出力信号gu×l, gl×#l
は図6(h),(i) に示すように変化する。これらの出力信
号gu×l, gl×#lがOR回路70を介してAND 回路71に入
力され、一方、図6(a)に示すタイミング信号tmの立上
り時点で立下り、ワンショット回路74から出力される図
6(j) に示す判定有効信号ceがAND 回路71に入力され
る。それによりAND回路71の論理が成立するとHレベル
の切換信号sを出力する。
The output signal 1 is input to the inverter 67, and the inverted signal # 1 shown in FIG. 6 (g) is input to the AND circuit 69. The drive signals gu and gl shown in FIGS. 6B and 6C are input to the AND circuits 68 and 69, and the output signals gu × l of the AND circuits 68 and 69 are established by the establishment of the logic of the AND circuits 68 and 69. , gl × # l
Changes as shown in FIGS. 6 (h) and 6 (i). These output signals gu × l and gl × # 1 are input to the AND circuit 71 via the OR circuit 70, while falling at the rising of the timing signal tm shown in FIG. The judgment valid signal ce shown in FIG. 6 (j) is input to the AND circuit 71. As a result, when the logic of the AND circuit 71 is established, an H level switching signal s is output.

【0043】しかし、図6(h),(i),(j) に示す信号によ
ってはAND 回路71の論理が成立せず、図6(k) に示すよ
うに切換信号sを出力せず、トランジスタ13,14 はタイ
ミング信号tmにより駆動され、加熱コイル19に流れる電
流、即ち変流器62の出力電流iが零クロス時点に達する
前に確実にトランジスタ13,14 をオフさせる。
However, the logic of the AND circuit 71 does not hold depending on the signals shown in FIGS. 6 (h), (i) and (j), and the switching signal s is not output as shown in FIG. The transistors 13 and 14 are driven by the timing signal tm, and surely turn off the transistors 13 and 14 before the current flowing through the heating coil 19, that is, the output current i of the current transformer 62 reaches the zero crossing point.

【0044】このようにして図6(d) に示すように加熱
コイル19の電流である変流器20の出力電流iが図6(a)
に示すタイミング信号tmより遅相している場合は、切換
信号sはHレベルに立上らないため、エラー信号err の
レベルに基づく電圧制御発振部73のタイミング信号tmの
発生周期でトランジスタ13,14 のオン, オフ切換動作を
継続する。
As described above, as shown in FIG. 6D, the output current i of the current transformer 20, which is the current of the heating coil 19, is reduced as shown in FIG.
Since the switching signal s does not rise to the H level when the timing signal tm is delayed from the timing signal tm shown in FIG. 14 ON / OFF switching operation is continued.

【0045】次にタイミング信号tmと同相に近いインバ
ータの電流で動作している場合の制御動作を、各部信号
のタイミングチャートを示す図7とともに説明する。タ
イミング信号tm、駆動信号gu, gl及び電流iによる電
圧、電圧irは前述したと同様に図7(a),(b),(c),(d) の
ように発生する。そしてコンパレータ64の出力信号l′
は、図7(e) に示すように電圧irより、電流iによる電
圧が小さい期間はHレベルとなる。この出力信号l′が
レベル変換回路66に入力され、その出力信号lは図7
(f) に示すように所定レベルに変換される。また出力信
号lがインバータ67で反転され、インバータ67の出力信
号#lは図7(h) に示すように反転する。
Next, the control operation in the case of operating with the inverter current close to the same phase as the timing signal tm will be described with reference to FIG. The timing signal tm, the drive signals gu and gl, and the voltage and voltage ir based on the current i are generated as shown in FIGS. 7 (a), 7 (b), 7 (c) and 7 (d) in the same manner as described above. And the output signal l 'of the comparator 64
As shown in FIG. 7 (e), during the period in which the voltage due to the current i is smaller than the voltage ir, the level becomes H level. This output signal l 'is input to the level conversion circuit 66, and the output signal l
It is converted to a predetermined level as shown in (f). The output signal 1 is inverted by the inverter 67, and the output signal # 1 of the inverter 67 is inverted as shown in FIG.

【0046】そして、出力信号lと図7(b) に示す駆動
信号guとが入力されたAND 回路68の出力信号gu×lは駆
動信号gu及び出力信号lがともにHレベルの期間に図7
(h)に示すようにHレベルとなる。また出力信号#lと
図7(c) に示す駆動信号glとが入力されたAND 回路68の
出力信号gl×#lは駆動信号gl及び出力信号#lがとも
にHレベルの期間は図7(i) に示すようにHレベルとな
る。
The output signal gu × 1 of the AND circuit 68 to which the output signal 1 and the drive signal gu shown in FIG. 7B are input is obtained when both the drive signal gu and the output signal 1 are at the H level.
It becomes H level as shown in (h). The output signal gl × # 1 of the AND circuit 68 to which the output signal # 1 and the driving signal gl shown in FIG. 7C are input is shown in FIG. 7 (D) when both the driving signal gl and the output signal # 1 are at the H level. It goes to the H level as shown in i).

【0047】これらの出力信号gu×l, gl×#lがOR回
路70を介してAND 回路71の一入力端子に入力され、一
方、図7(a) に示すタイミング信号tmの立上り時点で立
下り、ワンショット回路74から出力される図7(j) に示
す判定有効信号ceがAND 回路71の他入力端子へ入力され
る。それによりAND 回路71から出力信号gu×l又はgl×
#lの各立上り時点で立上り、判定有効信号ceの立下り
時点で立下る図7(k) に示す切換信号sを出力する。そ
してこの切換信号sを電圧制御発振部73へ入力して、電
圧制御発振部73はタイミング信号tmを発生させる。即ち
エラー信号err のレベルに拘らずこれ以上に動作周波数
が低下することがない。したがって、これ以上に加熱コ
イル19に流れる電流の位相遅れが減少することもなく良
好な加熱制御を行なうことができる。
These output signals gu × l and gl × # 1 are input to one input terminal of an AND circuit 71 via an OR circuit 70, while rising at the rising of a timing signal tm shown in FIG. The determination valid signal ce shown in FIG. 7 (j) output from the one-shot circuit 74 is input to the other input terminal of the AND circuit 71. As a result, the output signal gu × l or gl ×
A switching signal s shown in FIG. 7 (k), which rises at each rising time of # 1 and falls at the falling time of the determination valid signal ce, is output. Then, the switching signal s is input to the voltage controlled oscillator 73, and the voltage controlled oscillator 73 generates a timing signal tm. That is, regardless of the level of the error signal err, the operating frequency does not further decrease. Therefore, good heating control can be performed without reducing the phase lag of the current flowing through the heating coil 19 further.

【0048】図8は本発明に係るインバータの制御方法
により制御する電磁調理器の他の構成を示すブロック図
である。電流レベル検出部65のコンパレータ63の出力信
号はレベル変換回路90へ入力される。レベル変換回路90
の出力信号idはEXOR回路91の一入力端子へ入力される。
レベル変換回路66の出力信号lはEXOR回路91の他入力端
子へ入力される。EXOR回路91の出力信号Id+lは、RSフ
リップフロップ92のクロック端子CKへ入力される。
FIG. 8 is a block diagram showing another configuration of the electromagnetic cooker controlled by the inverter control method according to the present invention. The output signal of the comparator 63 of the current level detector 65 is input to the level conversion circuit 90. Level conversion circuit 90
Is input to one input terminal of the EXOR circuit 91.
The output signal 1 of the level conversion circuit 66 is input to another input terminal of the EXOR circuit 91. The output signal Id + 1 of the EXOR circuit 91 is input to the clock terminal CK of the RS flip-flop 92.

【0049】RSフリップフロップ92の入力端子Dは電源
Eと接続され、セット端子Sは接地される。リセット端
子Rには、電圧制御発振部73が出力するタイミング信号
tmが入力される。出力端子Qから出力される判定有効信
号ceはAND 回路71の他入力端子へ入力される。これらの
レベル変換回路90, EXOR回路91及びRSフリップフロップ
92により判定有効信号発生部100 を構成している。この
判定有効信号発生部100 以外の構成は図 5においてワン
ショット回路74を除いた他の構成と同様であり、同一構
成部分には同符号を付している。
The input terminal D of the RS flip-flop 92 is connected to the power supply E, and the set terminal S is grounded. The reset terminal R has a timing signal output by the voltage control oscillator 73.
tm is input. The judgment valid signal ce output from the output terminal Q is input to another input terminal of the AND circuit 71. These level conversion circuit 90, EXOR circuit 91 and RS flip-flop
The determination valid signal generator 100 is constituted by 92. The configuration other than the determination valid signal generator 100 is the same as the configuration except for the one-shot circuit 74 in FIG. 5, and the same components are denoted by the same reference numerals.

【0050】次にこの電磁調理器におけるインバータの
制御動作を、各部信号のタイミングチャートを示す図9
とともに説明する。図9(a),(b),(c),(d),(e),(f),(g),
(h) に示すタイミング信号tm、駆動信号gu、駆動信号g
l、電流iによる電圧及び電圧ir、出力信号l、出力信
号#l、出力信号gr×l、出力信号gl×#lは図5にお
ける場合と同様に出力される。そして判定有効信号発生
部100 におけるRSフリップフロップ92は、電圧制御発振
部73からの図9(a) に示すタイミング信号tmがリセット
端子Rに入力される都度リセットされて出力端子Qから
出力される判定有効信号ceはLレベルになる。
Next, the control operation of the inverter in this electromagnetic cooker will be described with reference to a timing chart of signals of respective parts in FIG.
It will be explained together. Fig. 9 (a), (b), (c), (d), (e), (f), (g),
(h) Timing signal tm, drive signal gu, drive signal g
l, voltage and voltage ir based on current i, output signal 1, output signal # 1, output signal gr × l, and output signal gl × # 1 are output in the same manner as in FIG. The RS flip-flop 92 in the determination valid signal generator 100 is reset and output from the output terminal Q each time the timing signal tm shown in FIG. The judgment valid signal ce becomes L level.

【0051】そして、この出力端子QがHレベルに反転
するのは、クロック端子CKが立上る時点においてである
が、クロック端子CKには図9(i) に示す電流iによる電
圧の極性を示すレベル変換された図9(i) に示す信号id
と、電流iによる電圧及び電圧irの比較結果である図9
(e) に示す信号lとが入力されたEXOR回路91の出力信号
Id+lが入力され、この出力信号Id+lは図9(j) に示
すように電流iによる電圧が電圧irより小さくなったと
きに立下り、大きくなったときに立上る。
The output terminal Q is inverted to the H level when the clock terminal CK rises. The clock terminal CK indicates the polarity of the voltage due to the current i shown in FIG. 9 (i). The level-converted signal id shown in FIG. 9 (i)
FIG. 9 is a comparison result of the voltage and the voltage ir due to the current i.
(e) The output signal of the EXOR circuit 91 to which the signal l shown in FIG.
As shown in FIG. 9 (j), the output signal Id + 1 falls when the voltage due to the current i becomes smaller than the voltage ir, and rises when the voltage becomes larger.

【0052】即ち、RSフリップフロップ92の出力端子Q
は、図9(i) に示すように電流iが電流ir以上になった
ときにHレベルとなる。これにより判定有効信号ceは、
図9(k) に示すように、電流iによる電圧が電圧ir以上
になった時点からトランジスタの動作を切換えるまでの
期間はHレベルになる。
That is, the output terminal Q of the RS flip-flop 92
Goes to the H level when the current i exceeds the current ir as shown in FIG. 9 (i). As a result, the judgment valid signal ce becomes
As shown in FIG. 9 (k), the period from when the voltage due to the current i exceeds the voltage ir to when the operation of the transistor is switched is at the H level.

【0053】そのため、加熱コイル19の電流がタイミン
グ信号tmと同相に近い状態で動作している場合、電圧制
御発振部73は図9(l) に示す切換信号sに基づいて図9
(a)に示すタイミング信号tmを発生させることになる。
そのため、エラー信号err のレベルに関係なく、これ以
上に動作周波数が低下することはない。したがって、こ
れ以上に加熱コイル19に流れる電流の位相遅れが減少す
ることもなく、良好な加熱制御をなし得る。
For this reason, when the current of the heating coil 19 is operating in a state close to the same phase as the timing signal tm, the voltage control oscillating unit 73 performs the operation shown in FIG. 9 based on the switching signal s shown in FIG.
The timing signal tm shown in (a) is generated.
Therefore, the operating frequency does not decrease further regardless of the level of the error signal err. Therefore, good heating control can be achieved without further reducing the phase delay of the current flowing through the heating coil 19.

【0054】なお、図示していないが、タイミング信号
より遅相電流でインバータが動作している場合は、前述
したと同様、切換信号sがHレベルにならないため、エ
ラー信号err のレベルに基づく電圧制御発振部73のタイ
ミング信号tmの発生周期でトランジスタ13,14 のオン,
オフ動作を継続する。
Although not shown, when the inverter operates with a current that is later than the timing signal, the switching signal s does not go to the H level, as described above, so that the voltage based on the level of the error signal err is used. In the generation cycle of the timing signal tm of the control oscillator 73, the transistors 13 and 14 are turned on,
Continue the OFF operation.

【0055】これらの制御動作は、負荷の電流レベルを
直接検出して、電流レベルに基づいてトランジスタをオ
ン, オフ制御するため、インバータの動作周波数に拘ら
ずに、負荷の電流が所定値以下となった場合に確実にト
ランジスタの動作を切換えることができる。したがっ
て、充電状態にあるスナバコンデンサをトランジスタで
短絡することがなく、トランジスタにおける損失を最小
限に抑制できる。本実施例では、インバータの制御方法
を電磁調理器に適用した場合について説明したが、電磁
調理器以外のインバータにも適用でき同様の効果が得ら
れる。
In these control operations, the current level of the load is directly detected, and the transistor is turned on and off based on the current level. Therefore, regardless of the operating frequency of the inverter, the current of the load is not more than a predetermined value. In such a case, the operation of the transistor can be reliably switched. Therefore, the snubber capacitor in a charged state is not short-circuited by the transistor, and loss in the transistor can be suppressed to a minimum. In this embodiment, the case where the control method of the inverter is applied to the electromagnetic cooker has been described. However, the present invention can be applied to an inverter other than the electromagnetic cooker, and the same effect can be obtained.

【0056】[0056]

【発明の効果】以上詳述したように、第1発明に係るイ
ンバータの制御方法によれば、インバータ電流のみを検
出し、インバータの高電圧を検出する必要がないから、
インバータの制御回路を安価に実現できる。
As described in detail above, according to the inverter control method of the first invention, only the inverter current is detected and there is no need to detect the high voltage of the inverter.
An inverter control circuit can be realized at low cost.

【0057】[0057]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るインバータの制御方法により制御
する電磁調理器の要部構成を示すブロック図である。
FIG. 1 is a block diagram showing a main configuration of an electromagnetic cooker controlled by an inverter control method according to the present invention.

【図2】オン位相制限回路及びコイル電流位相判別回路
の構成を示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration of an on-phase limiting circuit and a coil current phase determining circuit.

【図3】電圧制御発振器及び二相分割回路の構成を示す
ブロック図である。
FIG. 3 is a block diagram showing a configuration of a voltage controlled oscillator and a two-phase split circuit.

【図4】各部信号のタイミングチャートである。FIG. 4 is a timing chart of signals of respective parts.

【図5】本発明に係るインバータの制御方法により制御
する電磁調理器の他の構成を示すブロック図である。
FIG. 5 is a block diagram showing another configuration of the electromagnetic cooker controlled by the inverter control method according to the present invention.

【図6】各部信号のタイミングチャートである。FIG. 6 is a timing chart of signals of respective parts.

【図7】各部信号のタイミングチャートである。FIG. 7 is a timing chart of signals of respective units.

【図8】本発明に係るインバータの制御方法により制御
する電磁調理器の他の構成を示すブロック図である。
FIG. 8 is a block diagram showing another configuration of the electromagnetic cooker controlled by the inverter control method according to the present invention.

【図9】各部信号のタイミングチャートである。FIG. 9 is a timing chart of signals of each section.

【図10】インバータの模式的構成図である。FIG. 10 is a schematic configuration diagram of an inverter.

【図11】インバータの電流波形図である。FIG. 11 is a current waveform diagram of an inverter.

【図12】トランジスタをオフするタイミングの説明図
である。
FIG. 12 is an explanatory diagram of timing for turning off a transistor.

【符号の説明】[Explanation of symbols]

13,14 トランジスタ 17,18 共振コンデンサ 19 誘導加熱コイル 20 変流器 21 コイル電流位相判別回路 21b コンパレータ 22 オン位相制限回路 22a ワンショットマルチバイブレータ 22b,22c Dフリップフロップ 23 電圧制御発振器 25 二相分割回路 R 抵抗 C コンデンサ 13,14 Transistor 17,18 Resonant capacitor 19 Induction heating coil 20 Current transformer 21 Coil current phase discriminating circuit 21b Comparator 22 ON phase limiting circuit 22a One-shot multivibrator 22b, 22c D flip-flop 23 Voltage controlled oscillator 25 Two-phase split circuit R resistance C capacitor

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 コイルと、該コイルと直列接続された共
振コンデンサとからなる共振回路の電流を入断するスイ
ッチング素子を転流制御するインバータの制御方法にお
いて、 前記コイルの電流を検出する電流検出部と、該電流検出
部の検出電流に関連する第1電圧、及び該第1電圧を遅
延させた第2電圧を生成する電圧生成部と、前記第1電
圧及び前記第2電圧を比較する比較部とを備え、該比較
部の比較結果に応じて前記スイッチング素子をオフにす
ることを特徴とするインバータの制御方法。
1. A method for controlling an inverter for controlling commutation of a switching element for switching a current in a resonance circuit including a coil and a resonance capacitor connected in series with the coil, wherein a current detection for detecting a current of the coil And a voltage generation unit that generates a first voltage related to the detection current of the current detection unit and a second voltage obtained by delaying the first voltage, and a comparison that compares the first voltage and the second voltage. A control unit for turning off the switching element according to a comparison result of the comparison unit.
JP27265594A 1994-11-07 1994-11-07 Inverter control method Expired - Fee Related JP3143341B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27265594A JP3143341B2 (en) 1994-11-07 1994-11-07 Inverter control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27265594A JP3143341B2 (en) 1994-11-07 1994-11-07 Inverter control method

Publications (2)

Publication Number Publication Date
JPH08138849A JPH08138849A (en) 1996-05-31
JP3143341B2 true JP3143341B2 (en) 2001-03-07

Family

ID=17516955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27265594A Expired - Fee Related JP3143341B2 (en) 1994-11-07 1994-11-07 Inverter control method

Country Status (1)

Country Link
JP (1) JP3143341B2 (en)

Also Published As

Publication number Publication date
JPH08138849A (en) 1996-05-31

Similar Documents

Publication Publication Date Title
EP0595232B1 (en) Controlling apparatus for high frequency high voltage power source
US5321235A (en) Half-bridge converter switching power supply for magnetron
WO1997034446A1 (en) High-frequency inverter and induction cooking device using the same
JP3747105B2 (en) Resonant converter control system
JPWO2016006045A1 (en) Power converter
US5536920A (en) Inverter power control circuit for high-frequency heating apparatus
JP3143341B2 (en) Inverter control method
JP3734583B2 (en) Power supply
JPS6142392B2 (en)
JP2841691B2 (en) Induction heating cooker
JP2000021557A (en) Induction heating cooking utensil
KR20010010415A (en) Power factor correcting apparatus and method of inverter
JP2512531B2 (en) Induction heating cooker
KR960007569B1 (en) Switching control circuit of inverter of d-type zero vtg switching
JP3322631B2 (en) Induction heating cooker
JPH0765943A (en) Electromagnetic cooking apparatus
JP2003257613A (en) Inverter device for microwave oven
JPH0785665B2 (en) Constant current high power transistor / inverter
JP2000286052A (en) Cooker
JP3799161B2 (en) Induction heating cooker
JPH0124353B2 (en)
JP2001126853A (en) Induction heating cooking device
JP3265914B2 (en) Induction heating cooker
JPS6121393B2 (en)
JP2006134690A (en) Induction heating device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees