JP2862466B2 - 磁気抵抗素子 - Google Patents
磁気抵抗素子Info
- Publication number
- JP2862466B2 JP2862466B2 JP5239196A JP23919693A JP2862466B2 JP 2862466 B2 JP2862466 B2 JP 2862466B2 JP 5239196 A JP5239196 A JP 5239196A JP 23919693 A JP23919693 A JP 23919693A JP 2862466 B2 JP2862466 B2 JP 2862466B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive
- pattern
- magnetoresistive element
- wiring pattern
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006073 displacement reaction Methods 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、磁気抵抗素子に関す
る。
る。
【０００２】
【従来の技術】 磁界の変化に応じてその抵抗値が変化
する磁気抵抗素子（ＭＲ素子）が知られている。この磁
気抵抗素子の構成を示したのが、図４、図５であり、そ
の等価回路を示したのが、図６である。磁気抵抗素子
は、図４、図５に示されるように、絶縁基板２上に、磁
界の強さによりその電気抵抗が変化する磁気抵抗パター
ンＲＲ１〜ＲＲ４及びこれらを接続する配線パターンｒ
ｒからなる。上記磁気抵抗パターンＲＲ１とＲＲ３、Ｒ
Ｒ２とＲＲ４はそれぞれ直列に接続され、この直列接続
された磁気抵抗パターンの各組はさらに並列接続されて
いる。この並列接続された磁気抵抗パターンの一方の端
部には電源端子Ｖｃｃが、他方の端部にはグランド端子
ＧＮＤがそれぞれ接続されており、磁気抵抗パターンＲ
Ｒ１とＲＲ３、ＲＲ２とＲＲ４の各接続点には出力端子
Ｖ０１，Ｖ０２がそれぞれ接続されている。
する磁気抵抗素子（ＭＲ素子）が知られている。この磁
気抵抗素子の構成を示したのが、図４、図５であり、そ
の等価回路を示したのが、図６である。磁気抵抗素子
は、図４、図５に示されるように、絶縁基板２上に、磁
界の強さによりその電気抵抗が変化する磁気抵抗パター
ンＲＲ１〜ＲＲ４及びこれらを接続する配線パターンｒ
ｒからなる。上記磁気抵抗パターンＲＲ１とＲＲ３、Ｒ
Ｒ２とＲＲ４はそれぞれ直列に接続され、この直列接続
された磁気抵抗パターンの各組はさらに並列接続されて
いる。この並列接続された磁気抵抗パターンの一方の端
部には電源端子Ｖｃｃが、他方の端部にはグランド端子
ＧＮＤがそれぞれ接続されており、磁気抵抗パターンＲ
Ｒ１とＲＲ３、ＲＲ２とＲＲ４の各接続点には出力端子
Ｖ０１，Ｖ０２がそれぞれ接続されている。
【０００３】ここで、磁気抵抗パターンＲＲ1 〜ＲＲ4
の各抵抗値をそれぞれＲ1 〜Ｒ4 、電源端子Ｖccと出力
端子Ｖ01との間の配線パターンの抵抗値をｒ1 、電源端
子Ｖccと出力端子Ｖ02との間の配線パターンの抵抗値を
ｒ2 、グランド端子ＧＮＤと出力端子Ｖ01との間の配線
パターンの抵抗値をｒ3 、グランド端子ＧＮＤと出力端
子Ｖ02との間の配線パターンの抵抗値をｒ4 とすると、 Ｒ1 ＝Ｒ2 ＝Ｒ3 ＝Ｒ4 ｒ1 ＝ｒ3 ，ｒ2 ＝ｒ4 となっており、従って、出力端
子Ｖ01，Ｖ02からは中点電位Ｖcc／２がそれぞれ得られ
るようになっており、オフセット電圧Ｖ01−Ｖ02＝０と
なる。
の各抵抗値をそれぞれＲ1 〜Ｒ4 、電源端子Ｖccと出力
端子Ｖ01との間の配線パターンの抵抗値をｒ1 、電源端
子Ｖccと出力端子Ｖ02との間の配線パターンの抵抗値を
ｒ2 、グランド端子ＧＮＤと出力端子Ｖ01との間の配線
パターンの抵抗値をｒ3 、グランド端子ＧＮＤと出力端
子Ｖ02との間の配線パターンの抵抗値をｒ4 とすると、 Ｒ1 ＝Ｒ2 ＝Ｒ3 ＝Ｒ4 ｒ1 ＝ｒ3 ，ｒ2 ＝ｒ4 となっており、従って、出力端
子Ｖ01，Ｖ02からは中点電位Ｖcc／２がそれぞれ得られ
るようになっており、オフセット電圧Ｖ01−Ｖ02＝０と
なる。
【０００４】
【発明が解決しようとする課題】ところで、図５に示さ
れるような、感磁部１のその中線Ｃに対して磁気抵抗パ
ターンＲＲ1 とＲＲ3 、ＲＲ2 とＲＲ4 がそれぞれ線対
称になっている磁気抵抗素子にあっては、特に問題はな
いが、図４（ａ），（ｂ）に示されるような、感磁部１
の中線Ｃに対して磁気抵抗パターンＲＲ1 とＲＲ3 、Ｒ
Ｒ2 とＲＲ4 がそれぞれ非線対称になっている磁気抵抗
素子にあっては、以下の問題点がある。
れるような、感磁部１のその中線Ｃに対して磁気抵抗パ
ターンＲＲ1 とＲＲ3 、ＲＲ2 とＲＲ4 がそれぞれ線対
称になっている磁気抵抗素子にあっては、特に問題はな
いが、図４（ａ），（ｂ）に示されるような、感磁部１
の中線Ｃに対して磁気抵抗パターンＲＲ1 とＲＲ3 、Ｒ
Ｒ2 とＲＲ4 がそれぞれ非線対称になっている磁気抵抗
素子にあっては、以下の問題点がある。
【０００５】すなわち、図４に示されるような磁気抵抗
素子に電圧を印加すると、図７に示されるように、通電
による発熱で、磁気抵抗パターンＲＲ2 ，ＲＲ3 の温度
の方が磁気抵抗パターンＲＲ1 ，ＲＲ4 の温度より高く
なる、すなわち抵抗値Ｒ2 ，Ｒ3 の方がＲ1 ，Ｒ4 より
高くなるので、中点電位Ｖ01は、図８に示されるよう
に、プラス側に、Ｖ02はマイナス側にそれぞれ変位する
ことになり、従ってその使用時においては、所定値（変
位０）から大きくずれてしまうという問題があった。
素子に電圧を印加すると、図７に示されるように、通電
による発熱で、磁気抵抗パターンＲＲ2 ，ＲＲ3 の温度
の方が磁気抵抗パターンＲＲ1 ，ＲＲ4 の温度より高く
なる、すなわち抵抗値Ｒ2 ，Ｒ3 の方がＲ1 ，Ｒ4 より
高くなるので、中点電位Ｖ01は、図８に示されるよう
に、プラス側に、Ｖ02はマイナス側にそれぞれ変位する
ことになり、従ってその使用時においては、所定値（変
位０）から大きくずれてしまうという問題があった。
【０００６】そこで、上記問題点を解決すべく、例えば
特開平３−２９６６１６号公報記載の磁気抵抗素子にお
いては、ダミー抵抗を設けるようにしているが、消費電
力が増加してしまうという問題がある。
特開平３−２９６６１６号公報記載の磁気抵抗素子にお
いては、ダミー抵抗を設けるようにしているが、消費電
力が増加してしまうという問題がある。
【０００７】また、特公平４−７５６７４号公報記載の
磁気抵抗素子においては、磁気抵抗パターン及び配線パ
ターン上に、熱伝導性の良好な非磁性金属膜を被膜させ
るようにして上記問題点に対処するようにしているが、
被膜工程等が増えるので、高コストになるという問題が
ある。
磁気抵抗素子においては、磁気抵抗パターン及び配線パ
ターン上に、熱伝導性の良好な非磁性金属膜を被膜させ
るようにして上記問題点に対処するようにしているが、
被膜工程等が増えるので、高コストになるという問題が
ある。
【０００８】そこで本発明は、消費電力や工程を増やす
ことなく、所定の中点電位が検出される磁気抵抗素子を
提供することを目的とする。
ことなく、所定の中点電位が検出される磁気抵抗素子を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の磁気抵抗素子は
上記目的を達成するために、電源端子と、グランド端子
と、前記電源端子と前記グランド端子間に直列に接続さ
れて感磁部を構成する第１及び第２の磁気抵抗パターン
と、この第１及び第２の磁気抵抗パターンの接続点に接
続された出力端子と、これら端子、磁気抵抗パターンを
接続する配線パターンと、を絶縁基板上に備え、前記感
磁部の中線に対して前記第１及び第２の磁気抵抗パター
ンが非線対称に配設された磁気抵抗素子であって、前記
配線パターンの抵抗値を、第１の磁気抵抗パターン側と
第２の磁気抵抗パターン側とで異ならせることにより、
電圧印加時における前記電源端子と前記出力端子間の抵
抗値と、前記グランド端子と前記出力端子間の抵抗値と
を等しくしたことを特徴としている。
上記目的を達成するために、電源端子と、グランド端子
と、前記電源端子と前記グランド端子間に直列に接続さ
れて感磁部を構成する第１及び第２の磁気抵抗パターン
と、この第１及び第２の磁気抵抗パターンの接続点に接
続された出力端子と、これら端子、磁気抵抗パターンを
接続する配線パターンと、を絶縁基板上に備え、前記感
磁部の中線に対して前記第１及び第２の磁気抵抗パター
ンが非線対称に配設された磁気抵抗素子であって、前記
配線パターンの抵抗値を、第１の磁気抵抗パターン側と
第２の磁気抵抗パターン側とで異ならせることにより、
電圧印加時における前記電源端子と前記出力端子間の抵
抗値と、前記グランド端子と前記出力端子間の抵抗値と
を等しくしたことを特徴としている。
【００１０】
【作用】このような手段における磁気抵抗素子によれ
ば、配線パターンの抵抗値を、第１の磁気抵抗パターン
側と第２の磁気抵抗パターン側とで異ならせて、発熱の
ない仮想状態における中点電位を、例えば発熱による変
位方向とは逆方向側に予め設定しておけば、電圧印加時
における電源端子と出力端子間の抵抗値と、グランド端
子と出力端子間の抵抗値とを等しくでき、所定の中点電
位が得られる。
ば、配線パターンの抵抗値を、第１の磁気抵抗パターン
側と第２の磁気抵抗パターン側とで異ならせて、発熱の
ない仮想状態における中点電位を、例えば発熱による変
位方向とは逆方向側に予め設定しておけば、電圧印加時
における電源端子と出力端子間の抵抗値と、グランド端
子と出力端子間の抵抗値とを等しくでき、所定の中点電
位が得られる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の一実施例を示す磁気抵抗素子の構
成を従来技術と比較して表した磁気抵抗素子の平面図で
あって、図１（ａ）は図４（ａ）に示される従来技術の
構成を、図１（ｂ）は本実施例の構成をそれぞれ示した
ものである。そして、従来技術で説明したのと同一なも
のに対しては同一符号を付してあり、ここでの説明は省
略する。この実施例の磁気抵抗素子が従来技術のそれと
違う点は、配線パターンの抵抗値の関係を、以下のよう
にした点である（感磁部１の形状は従来のままとす
る）。 ｒ1 ＞ｒ3 ｒ4 ＞ｒ2 （従来技術においては、ｒ1 ＝ｒ3 ，ｒ4 ＝
ｒ2 ） すなわち、ｒ1 ＝ｒ3 ＋Δｒ ｒ4 ＝ｒ2 ＋Δｒ
する。図１は本発明の一実施例を示す磁気抵抗素子の構
成を従来技術と比較して表した磁気抵抗素子の平面図で
あって、図１（ａ）は図４（ａ）に示される従来技術の
構成を、図１（ｂ）は本実施例の構成をそれぞれ示した
ものである。そして、従来技術で説明したのと同一なも
のに対しては同一符号を付してあり、ここでの説明は省
略する。この実施例の磁気抵抗素子が従来技術のそれと
違う点は、配線パターンの抵抗値の関係を、以下のよう
にした点である（感磁部１の形状は従来のままとす
る）。 ｒ1 ＞ｒ3 ｒ4 ＞ｒ2 （従来技術においては、ｒ1 ＝ｒ3 ，ｒ4 ＝
ｒ2 ） すなわち、ｒ1 ＝ｒ3 ＋Δｒ ｒ4 ＝ｒ2 ＋Δｒ
【００１２】上記関係式は、図４（ａ）に示される従来
技術の配線パターンｒｒの形状を、図１（ｂ）に示され
る配線パターンｒｒ1 の形状に変えることにより達成さ
れている。すなわち、具体的に述べれば、例えば配線パ
ターンｒｒa の部分を細くして配線パターンｒｒa ’と
し、配線パターンｒｒb の部分を太くして配線パターン
ｒｒb ’とし、配線パターンｒｒc の部分を太くしてｒ
ｒc ’とし、配線パターンｒｒd の部分を細くして配線
パターンｒｒd ’とすることにより達成されている。
技術の配線パターンｒｒの形状を、図１（ｂ）に示され
る配線パターンｒｒ1 の形状に変えることにより達成さ
れている。すなわち、具体的に述べれば、例えば配線パ
ターンｒｒa の部分を細くして配線パターンｒｒa ’と
し、配線パターンｒｒb の部分を太くして配線パターン
ｒｒb ’とし、配線パターンｒｒc の部分を太くしてｒ
ｒc ’とし、配線パターンｒｒd の部分を細くして配線
パターンｒｒd ’とすることにより達成されている。
【００１３】ここで、電圧を印加した使用時（発熱時）
の磁気抵抗パターンＲＲ1 〜ＲＲ4の各抵抗値をそれぞ
れＲ1 ’〜Ｒ4 ’（使用前はＲ1 〜Ｒ4 ）とすると、 Ｒ1 ’＝Ｒ1 ＋Δｒ’ Ｒ3 ’＝Ｒ3 ＋Δｒ’＋Δｒ Ｒ4 ’＝Ｒ4 ＋Δｒ’ Ｒ2 ’＝Ｒ2 ＋Δｒ’＋Δｒ
の磁気抵抗パターンＲＲ1 〜ＲＲ4の各抵抗値をそれぞ
れＲ1 ’〜Ｒ4 ’（使用前はＲ1 〜Ｒ4 ）とすると、 Ｒ1 ’＝Ｒ1 ＋Δｒ’ Ｒ3 ’＝Ｒ3 ＋Δｒ’＋Δｒ Ｒ4 ’＝Ｒ4 ＋Δｒ’ Ｒ2 ’＝Ｒ2 ＋Δｒ’＋Δｒ
【００１４】中点電位Ｖ01，Ｖ02は、 Ｖ01＝Ｖcc（Ｒ3 ’+ ｒ3 ）／（Ｒ3 ’＋ｒ3 ＋Ｒ1 ’＋ｒ1 ） ＝Ｖcc（Ｒ3 ＋Δｒ’＋Δｒ＋ｒ3 ）／２（Ｒ3 ＋Δｒ’＋Δｒ＋ｒ3 ） ＝Ｖcc／２ Ｖ02＝Ｖcc（Ｒ4 ’＋ｒ4 ）／（Ｒ4 ’＋ｒ4 ＋Ｒ2 ’＋ｒ2 ） ＝Ｖcc（Ｒ2 ＋Δｒ’＋Δｒ＋ｒ2 ）／２（Ｒ2 ＋Δｒ’＋Δｒ＋ｒ2 ） ＝Ｖcc／２ となり、Ｖ01＝Ｖ02となる。従って、オフセット電圧Ｖ
01−Ｖ02＝０となる。
01−Ｖ02＝０となる。
【００１５】また、発熱していない場合には、 Ｖ01＝Ｖcc（Ｒ3 + ｒ3 ）／（Ｒ3 ＋ｒ3 ＋Ｒ1 ＋ｒ1 ） ＝Ｖcc（Ｒ3 ＋ｒ3 ）／［２（Ｒ3 ＋ｒ3 ）＋ｒ3 ］ ＜Ｖcc／２ Ｖ02＝Ｖcc（Ｒ4 + ｒ4 ）／（Ｒ4 ＋ｒ4 ＋Ｒ2 ＋ｒ2 ） ＝Ｖcc（Ｒ2 ＋ｒ2 ＋Δｒ）／［２（Ｒ2 ＋ｒ2 ＋Δｒ）−ｒ2 ］ ＞Ｖcc／２ となっている。
【００１６】すなわち、本実施例においては、負荷電力
と中点電位の偏差との関係は、図２に示されるようにな
っており、使用時における中点電位Ｖ01，Ｖ02の変位は
０となっている。換言すれば、使用時における中点電位
Ｖ01，Ｖ02の変位が０となるように、配線パターンの形
状を変えてその抵抗値の関係が、ｒ1 ＝ｒ3 ＋Δｒ，ｒ
4 ＝ｒ2 ＋Δｒとなるように設定している。
と中点電位の偏差との関係は、図２に示されるようにな
っており、使用時における中点電位Ｖ01，Ｖ02の変位は
０となっている。換言すれば、使用時における中点電位
Ｖ01，Ｖ02の変位が０となるように、配線パターンの形
状を変えてその抵抗値の関係が、ｒ1 ＝ｒ3 ＋Δｒ，ｒ
4 ＝ｒ2 ＋Δｒとなるように設定している。
【００１７】このように、本実施例においては、配線パ
ターンｒｒ1 の抵抗値を、ｒ1 ＝ｒ3 ＋Δｒ，ｒ4 ＝ｒ
2 ＋Δｒとなるように設定し（従来技術においては、ｒ
1 ＝ｒ3 ，ｒ4 ＝ｒ2 ）、発熱のない仮想状態における
中点電位を、発熱による変位方向とは逆方向側に予め設
定している、すなわち中点電位が使用時に＋５ｍＶ変位
するのであれば予め−５ｍＶずらせておき、使用時の発
熱による変位を相殺するようにしているので、使用時に
おける中点電位Ｖ01，Ｖ02はそれぞれ所定値Ｖcc／２と
なる。従って、消費電力や工程を増やすことなく、所定
の中点電位を検出することが可能となっている。
ターンｒｒ1 の抵抗値を、ｒ1 ＝ｒ3 ＋Δｒ，ｒ4 ＝ｒ
2 ＋Δｒとなるように設定し（従来技術においては、ｒ
1 ＝ｒ3 ，ｒ4 ＝ｒ2 ）、発熱のない仮想状態における
中点電位を、発熱による変位方向とは逆方向側に予め設
定している、すなわち中点電位が使用時に＋５ｍＶ変位
するのであれば予め−５ｍＶずらせておき、使用時の発
熱による変位を相殺するようにしているので、使用時に
おける中点電位Ｖ01，Ｖ02はそれぞれ所定値Ｖcc／２と
なる。従って、消費電力や工程を増やすことなく、所定
の中点電位を検出することが可能となっている。
【００１８】図３は本発明の他の実施例を示す磁気抵抗
素子の構成を従来技術と比較して表した磁気抵抗素子の
平面図であって、図３（ａ）は従来技術の構成を、図３
（ｂ）は本実施例の構成をそれぞれ示したものであり、
端子Ｖcc，ＧＮＤ，Ｖ01，Ｖ02が絶縁基板２上の四隅に
配置されているものである。この実施例においても、図
３（ａ）に示される従来技術の配線パターンｒｒ’の形
状を、図３（ｂ）に示される配線パターンｒｒ2 の形状
に変えることにより、使用時における中点電位Ｖ01，Ｖ
02の変位が０となるようになっている。
素子の構成を従来技術と比較して表した磁気抵抗素子の
平面図であって、図３（ａ）は従来技術の構成を、図３
（ｂ）は本実施例の構成をそれぞれ示したものであり、
端子Ｖcc，ＧＮＤ，Ｖ01，Ｖ02が絶縁基板２上の四隅に
配置されているものである。この実施例においても、図
３（ａ）に示される従来技術の配線パターンｒｒ’の形
状を、図３（ｂ）に示される配線パターンｒｒ2 の形状
に変えることにより、使用時における中点電位Ｖ01，Ｖ
02の変位が０となるようになっている。
【００１９】すなわち、具体的に述べれば、例えば配線
パターンｒｒe ，ｒｒf の部分をそれぞれ細くして配線
パターンｒｒe ’，ｒｒf ’とし、配線パターンｒｒ
g ，ｒｒh の部分の位置をそれぞれ変えて配線パターン
ｒｒg ’，ｒｒh ’としている。このように構成して
も、先の実施例と同様な効果を得ることができる。
パターンｒｒe ，ｒｒf の部分をそれぞれ細くして配線
パターンｒｒe ’，ｒｒf ’とし、配線パターンｒｒ
g ，ｒｒh の部分の位置をそれぞれ変えて配線パターン
ｒｒg ’，ｒｒh ’としている。このように構成して
も、先の実施例と同様な効果を得ることができる。
【００２０】以上本発明者によってなされた発明を各実
施例に基づき具体的に説明したが、本発明は上記各実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変形可能であるというのはいうまでもなく、例
えば、上記各実施例においては、２組の磁気抵抗パター
ンＲＲ1 とＲＲ3 ，ＲＲ2 とＲＲ4 を用い、それぞれの
中点電位Ｖ01，Ｖ02を検出するようにしているが、１組
の磁気抵抗パターンを用い、その中点電位を検出するも
のに対しても同様に適用できるというのはいうまでもな
い。
施例に基づき具体的に説明したが、本発明は上記各実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変形可能であるというのはいうまでもなく、例
えば、上記各実施例においては、２組の磁気抵抗パター
ンＲＲ1 とＲＲ3 ，ＲＲ2 とＲＲ4 を用い、それぞれの
中点電位Ｖ01，Ｖ02を検出するようにしているが、１組
の磁気抵抗パターンを用い、その中点電位を検出するも
のに対しても同様に適用できるというのはいうまでもな
い。
【００２１】
【発明の効果】以上述べたように本発明の磁気抵抗素子
によれば、配線パターンの抵抗値を、第１の磁気抵抗パ
ターン側と第２の磁気抵抗パターン側とで異ならせるよ
うにしたので、発熱のない仮想状態における中点電位
を、例えば発熱による変位方向とは逆方向側に予め設定
しておけば、電圧印加時における電源端子と出力端子間
の抵抗値と、グランド端子と出力端子間の抵抗値とを等
しくできる。従って、消費電力や工程を増やすことな
く、所定の中点電位を検出することが可能となる。
によれば、配線パターンの抵抗値を、第１の磁気抵抗パ
ターン側と第２の磁気抵抗パターン側とで異ならせるよ
うにしたので、発熱のない仮想状態における中点電位
を、例えば発熱による変位方向とは逆方向側に予め設定
しておけば、電圧印加時における電源端子と出力端子間
の抵抗値と、グランド端子と出力端子間の抵抗値とを等
しくできる。従って、消費電力や工程を増やすことな
く、所定の中点電位を検出することが可能となる。
【図１】本発明の一実施例を示す磁気抵抗素子の構成を
従来技術と比較して表した磁気抵抗素子の平面図であ
る。
従来技術と比較して表した磁気抵抗素子の平面図であ
る。
【図２】図１（ｂ）の磁気抵抗素子における負荷電力と
中点電位の偏差との関係を表した図である。
中点電位の偏差との関係を表した図である。
【図３】本発明の他の実施例を示す磁気抵抗素子の構成
を従来技術と比較して表した磁気抵抗素子の平面図であ
る。
を従来技術と比較して表した磁気抵抗素子の平面図であ
る。
【図４】従来技術の一例を示す感磁部の中線に対して第
１及び第２の磁気抵抗パターンが非線対称に配設された
磁気抵抗素子の平面図である。
１及び第２の磁気抵抗パターンが非線対称に配設された
磁気抵抗素子の平面図である。
【図５】従来技術の他の例を示す感磁部の中線に対して
第１及び第２の磁気抵抗パターンが線対称に配設された
磁気抵抗素子の平面図である。
第１及び第２の磁気抵抗パターンが線対称に配設された
磁気抵抗素子の平面図である。
【図６】図１、図３、図４、図５に示される磁気抵抗素
子の等価回路図である。
子の等価回路図である。
【図７】図４（ａ）に示される磁気抵抗素子を断面にし
て表した電圧印加時における磁気抵抗パターンの温度分
布図である。
て表した電圧印加時における磁気抵抗パターンの温度分
布図である。
【図８】図４（ａ）の磁気抵抗素子における負荷電力と
中点電位の偏差との関係を表した図である。
中点電位の偏差との関係を表した図である。
１ 感磁部 ２ 絶縁基板 Ｃ 感磁部の中線 ＧＮＤ グランド端子 ＲＲ1 ，ＲＲ2 第１の磁気抵抗パターン ＲＲ3 ，ＲＲ4 第２の磁気抵抗パターン Ｒ1 ，Ｒ2 第１の磁気抵抗パターンの抵抗値 Ｒ3 ，Ｒ4 第２の磁気抵抗パターンの抵抗値 ｒｒ1 ，ｒｒ2 配線パターン ｒ1 ，ｒ2 第１の磁気抵抗パターン側の配線パターン
の抵抗値 ｒ3 ，ｒ4 第２の磁気抵抗パターン側の配線パターン
の抵抗値 Ｖ01，Ｖ02 出力端子 Ｖcc 電源端子
の抵抗値 ｒ3 ，ｒ4 第２の磁気抵抗パターン側の配線パターン
の抵抗値 Ｖ01，Ｖ02 出力端子 Ｖcc 電源端子
Claims (1)
- 【請求項１】 電源端子と、グランド端子と、前記電源
端子と前記グランド端子間に直列に接続されて感磁部を
構成する第１及び第２の磁気抵抗パターンと、この第１
及び第２の磁気抵抗パターンの接続点に接続された出力
端子と、これら端子、磁気抵抗パターンを接続する配線
パターンと、を絶縁基板上に備え、 前記感磁部の中線に対して前記第１及び第２の磁気抵抗
パターンが非線対称に配設された磁気抵抗素子であっ
て、 前記配線パターンの抵抗値を、第１の磁気抵抗パターン
側と第２の磁気抵抗パターン側とで異ならせることによ
り、電圧印加時における前記電源端子と前記出力端子間
の抵抗値と、前記グランド端子と前記出力端子間の抵抗
値とを等しくしたことを特徴とする磁気抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239196A JP2862466B2 (ja) | 1993-08-31 | 1993-08-31 | 磁気抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239196A JP2862466B2 (ja) | 1993-08-31 | 1993-08-31 | 磁気抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774411A JPH0774411A (ja) | 1995-03-17 |
| JP2862466B2 true JP2862466B2 (ja) | 1999-03-03 |
Family
ID=17041159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5239196A Expired - Lifetime JP2862466B2 (ja) | 1993-08-31 | 1993-08-31 | 磁気抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862466B2 (ja) |
-
1993
- 1993-08-31 JP JP5239196A patent/JP2862466B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774411A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585719A (en) | Magnetoresistance effect element sensor and an electronic circuit therefor | |
| JP3506078B2 (ja) | 回転検出装置 | |
| US6949927B2 (en) | Magnetoresistive magnetic field sensors and motor control devices using same | |
| JP3465059B2 (ja) | 磁化反転導体と一又は複数の磁気抵抗レジスタとからなる磁界センサ | |
| US5585775A (en) | Integrated magnetoresistive sensor | |
| US20080084205A1 (en) | Concept for Detecting a Change of a Physical Quantity by Means of a Conductor Structure | |
| JP4347040B2 (ja) | 磁場を測定するためのセンサ及びそのセンサの調整方法 | |
| JPH04265819A (ja) | 磁界変化感知システムおよびその製造方法 | |
| US6998839B2 (en) | Magnetoresistive sensor having a strip-shaped conductor and a screening strip | |
| US20080191694A1 (en) | Magneto-Resistive Sensor in form of a Half or Full Bridge Circuit | |
| US12032042B2 (en) | Current sensor for compensation of on-die temperature gradient | |
| US6246234B1 (en) | Magnetic detector with improved temperature characteristic and noise resistance | |
| US11243275B2 (en) | Magnetic field sensing device | |
| JP2862466B2 (ja) | 磁気抵抗素子 | |
| JPH01178816A (ja) | 磁気センサ | |
| JP2000180524A (ja) | 磁界センサ | |
| JP2576763B2 (ja) | 強磁性磁気抵抗素子 | |
| JP3016468B2 (ja) | 磁電変換装置 | |
| JP2715879B2 (ja) | 磁気抵抗素子 | |
| JP2586577B2 (ja) | 磁気抵抗素子 | |
| JP2663460B2 (ja) | 磁気方位センサ | |
| JPH0473316B2 (ja) | ||
| JPH08204252A (ja) | 磁気抵抗効果センサ | |
| TWI714107B (zh) | 電流感測器 | |
| JP3555412B2 (ja) | 磁気抵抗センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 15 |