JP2860632B2 - 文章グラフィック処理ビデオテックスインタフェース装置 - Google Patents
文章グラフィック処理ビデオテックスインタフェース装置Info
- Publication number
- JP2860632B2 JP2860632B2 JP6324754A JP32475494A JP2860632B2 JP 2860632 B2 JP2860632 B2 JP 2860632B2 JP 6324754 A JP6324754 A JP 6324754A JP 32475494 A JP32475494 A JP 32475494A JP 2860632 B2 JP2860632 B2 JP 2860632B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- videotex
- unit
- processing
- system microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Microcomputers (AREA)
- Computer And Data Communications (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明はビデオテックスの文章グ
ラフィック処理インタフェースに係り、詳しくは、グラ
フィック文字情報等を貯蔵しているデータベースの情報
が公衆通信網を介して提供される場合に、使用者が検索
できるビデオテックス端末機によって必要な情報を獲得
・使用する時、ハードウェアを設計変更しないで、ソフ
トウェアの変更だけで多様なビデオテックスの規格を満
足させる文章グラフィック処理ビデオテックスインタフ
ェース装置に関するものである。
ラフィック処理インタフェースに係り、詳しくは、グラ
フィック文字情報等を貯蔵しているデータベースの情報
が公衆通信網を介して提供される場合に、使用者が検索
できるビデオテックス端末機によって必要な情報を獲得
・使用する時、ハードウェアを設計変更しないで、ソフ
トウェアの変更だけで多様なビデオテックスの規格を満
足させる文章グラフィック処理ビデオテックスインタフ
ェース装置に関するものである。
【０００２】
【従来の技術】従来のビデオテックス端末機は、システ
ムマイクロプロセッサを中心とし、周辺のコントロー
ラ、つまりグラフィックコントローラ、プリンタポート
コントローラ、キーボードコントローラ、シリアル通信
コントローラ等はそれぞれ専用のチップとしてシステム
を構成していた。
ムマイクロプロセッサを中心とし、周辺のコントロー
ラ、つまりグラフィックコントローラ、プリンタポート
コントローラ、キーボードコントローラ、シリアル通信
コントローラ等はそれぞれ専用のチップとしてシステム
を構成していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たようなビデオテックス端末機では、システムマイクロ
プロセッサを中心とし、各種周辺コントローラはそれぞ
れ専用のチップとしてシステムを構成していたため、ビ
デオテックス端末機のシステム構成が複雑になるだけで
はなく、画面の解像度が低下し、データの処理速度が遅
くなる。また、システムマイクロプロセッサの周辺に多
数の回路部品を使用するので、製品の価格が高くなると
共に、製品の生産性も低下するという問題点があった。
たようなビデオテックス端末機では、システムマイクロ
プロセッサを中心とし、各種周辺コントローラはそれぞ
れ専用のチップとしてシステムを構成していたため、ビ
デオテックス端末機のシステム構成が複雑になるだけで
はなく、画面の解像度が低下し、データの処理速度が遅
くなる。また、システムマイクロプロセッサの周辺に多
数の回路部品を使用するので、製品の価格が高くなると
共に、製品の生産性も低下するという問題点があった。
【０００４】そこで、本発明の目的は、このような問題
点に鑑みて、システムマイクロプロセッサを中心とし、
従来のビデオテックス端末機に使用される各種周辺コン
トローラ等を一つのチップに内蔵して、システムの簡素
化によりビデオテックス関連データの処理速度を向上さ
せるようにした文章グラフィック処理ビデオテックスイ
ンタフェース装置を提供することにある。
点に鑑みて、システムマイクロプロセッサを中心とし、
従来のビデオテックス端末機に使用される各種周辺コン
トローラ等を一つのチップに内蔵して、システムの簡素
化によりビデオテックス関連データの処理速度を向上さ
せるようにした文章グラフィック処理ビデオテックスイ
ンタフェース装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上述事情に鑑
みてなされたものであって、表示する英文字、韓国の文
字、漢字及び特殊文字等の文字データをアドレスデータ
と一緒に出力するシステムマイクロプロセッサと、前記
システムマイクロプロセッサより出力される文字データ
及びアドレスデータを直接入力して処理し、モニタ、プ
リンタポート及びシリアル通信ポートにビデオテックス
関連データとして出力し、また、キーボードから出力さ
れるデータを処理して前記システムマイクロプロセッサ
に出力するビデオテックス処理手段（注文型半導体）と
を備えて成り、前記ビデオテックス処理手段は、グラフ
ィックを制御するグラフィックコントローラ部と、プリ
ンタにより印刷しようとするデータを制御し、プリンタ
の状態を感知するセントロニクス互換のプリンタインタ
フェース部と、シリアル通信を制御するシリアル通信イ
ンタフェース部と、キーボードを制御するキーボードイ
ンタフェース部と、前記グラフィックコントローラ部、
プリンタインタフェース部、シリアル通信インタフェー
ス部及びキーボードインタフェース部と前記システムマ
イクロプロセッサとを直接接続するマイクロプロセッサ
インタフェース部とにより構成されることを特徴とす
る。また、前記システムマイクロプロセッサと前記ビデ
オテックス処理手段との間のデータ衝突を防ぐバッファ
部を更に含めて構成され、前記バッファ部は、前記シス
テムマイクロプロセッサからの８ビットの文字データを
バッファリングして前記ビデオテックス処理手段へ出力
する両方向性のデータバッファ部と、４ビットのアドレ
スデータをバッファリングして前記ビデオテックス処理
手段へ出力する単方向性のアドレスバッファ部とにより
構成されることを特徴とする。また、前記システムマイ
クロプロセッサと前記ビデオテックス処理手段との間
に、前記システムマイクロプロセッサから出力される読
み信号及び書き信号を処理して前記ビデオテックス処理
手段に出力する読み／書き信号制御手段を更に含めて構
成されることを特徴とする。また、前記システムマイク
ロプロセッサから８ビットのアドレスデータが出力され
て、前記データバッファ部及び前記アドレスバッファ部
を介して前記ビデオテックス処理手段に８ビットの文字
データ及び４ビットのアドレスデータとして入力され、
前記システムマイクロプロセッサから周辺チップ選択信
号、インタラプト信号、準備信号及びリセット信号が出
力されて、前記ビデオテックス処理手段にそれぞれ入力
されることを特徴とする。
みてなされたものであって、表示する英文字、韓国の文
字、漢字及び特殊文字等の文字データをアドレスデータ
と一緒に出力するシステムマイクロプロセッサと、前記
システムマイクロプロセッサより出力される文字データ
及びアドレスデータを直接入力して処理し、モニタ、プ
リンタポート及びシリアル通信ポートにビデオテックス
関連データとして出力し、また、キーボードから出力さ
れるデータを処理して前記システムマイクロプロセッサ
に出力するビデオテックス処理手段（注文型半導体）と
を備えて成り、前記ビデオテックス処理手段は、グラフ
ィックを制御するグラフィックコントローラ部と、プリ
ンタにより印刷しようとするデータを制御し、プリンタ
の状態を感知するセントロニクス互換のプリンタインタ
フェース部と、シリアル通信を制御するシリアル通信イ
ンタフェース部と、キーボードを制御するキーボードイ
ンタフェース部と、前記グラフィックコントローラ部、
プリンタインタフェース部、シリアル通信インタフェー
ス部及びキーボードインタフェース部と前記システムマ
イクロプロセッサとを直接接続するマイクロプロセッサ
インタフェース部とにより構成されることを特徴とす
る。また、前記システムマイクロプロセッサと前記ビデ
オテックス処理手段との間のデータ衝突を防ぐバッファ
部を更に含めて構成され、前記バッファ部は、前記シス
テムマイクロプロセッサからの８ビットの文字データを
バッファリングして前記ビデオテックス処理手段へ出力
する両方向性のデータバッファ部と、４ビットのアドレ
スデータをバッファリングして前記ビデオテックス処理
手段へ出力する単方向性のアドレスバッファ部とにより
構成されることを特徴とする。また、前記システムマイ
クロプロセッサと前記ビデオテックス処理手段との間
に、前記システムマイクロプロセッサから出力される読
み信号及び書き信号を処理して前記ビデオテックス処理
手段に出力する読み／書き信号制御手段を更に含めて構
成されることを特徴とする。また、前記システムマイク
ロプロセッサから８ビットのアドレスデータが出力され
て、前記データバッファ部及び前記アドレスバッファ部
を介して前記ビデオテックス処理手段に８ビットの文字
データ及び４ビットのアドレスデータとして入力され、
前記システムマイクロプロセッサから周辺チップ選択信
号、インタラプト信号、準備信号及びリセット信号が出
力されて、前記ビデオテックス処理手段にそれぞれ入力
されることを特徴とする。
【０００６】
【作用】上述構成に基づき、システムマイクロプロセッ
サは、ビデオプロセッサで表現する英文字、韓国の文
字、漢字及び特殊文字等を読んで、ビデオテックス処理
手段に転送すると、該ビデオテックス処理手段がシステ
ムマイクロプロセッサより転送された文字データ及びア
ドレスデータを直接入力して処理し、外部のモニタ、プ
リンタポート及びシリアル通信ポートにビデオテックス
関連データとして転送し、また、キーボードから入力さ
れるデータを処理してシステムマイクロプロセッサに出
力する。
サは、ビデオプロセッサで表現する英文字、韓国の文
字、漢字及び特殊文字等を読んで、ビデオテックス処理
手段に転送すると、該ビデオテックス処理手段がシステ
ムマイクロプロセッサより転送された文字データ及びア
ドレスデータを直接入力して処理し、外部のモニタ、プ
リンタポート及びシリアル通信ポートにビデオテックス
関連データとして転送し、また、キーボードから入力さ
れるデータを処理してシステムマイクロプロセッサに出
力する。
【０００７】
【実施例】以下、図面に沿って、本発明による文章グラ
フィック処理ビデオテックスインタフェース装置の一実
施例について説明する。図１は本発明による文章グラフ
ィック処理ビデオテックスインタフェース装置のシステ
ム構成図であり、同図に示すように、文章グラフィック
処理ビデオテックスインタフェース装置は、アドレスデ
ータと文字データとを多重化して、ビデオテックス処理
部１０６に出力するシステムマイクロプロセッサ１００
と、このシステムマイクロプロセッサ１００から送信さ
れたアドレスデータ及び文字データと周辺機器から送信
されてビデオテックス処理部１０６に受信されたデータ
とが衝突しないようにバッファリングして、アドレスデ
ータ及びデータを送受信するアドレスバッファ部１００
ｂ及びデータバッファ部１０１ａを有するバッファ部１
０１と（図３参照）、このバッファ部１０１より出力さ
れるアドレスデータに応じて出力される文字データであ
る、標準文字セットの韓国の文字、漢字、英文字、特殊
文字等のフォントデータを記憶する文字セットロム１０
５と、必要な各種パラメータ或いはベクトルテーブルが
貯蔵され、システムマイクロプロセッサ１００により使
用されるシステムラム１０２と、文章グラフィック処理
ビデオテックスインタフェース装置のすべての動作を制
御するためのビデオテックスグラフィック情報の符号化
ソフトウェア及びＶＴ−２２０文字情報の符号化ソフト
ウェアのプログラムが内蔵されるシステムロム１０３
と、このシステムロム１０３に記憶されるビデオテック
スグラフィック情報の符号化ソフトウェアプログラムの
パラメータ及びバッファ部１０１より出力される文字デ
ータを、電源オフ時に記憶してバックアップし、必要時
に出力するシステムバックアップラム１０４と、一般公
衆通信網に接続され、遠距離に位置しているビデオテッ
クス情報が貯蔵されたデータベースの情報を入力してバ
ッファ部１０１へ出力するモデム１０７と、前記バッフ
ァ部１０１を介して前記システムマイクロプロセッサ１
００と直接に文字データの入出力制御を行うビデオテッ
クス処理部１０６と、このビデオテックス処理部１０６
から出力されるビデオテックス関連データを使用者に画
面を介して提供するモニタ１０８と、前記ビデオテック
ス処理部１０６と接続され、外部のプリンタにビデオテ
ックス関連データを出力するプリンタポート１０９と、
前記ビデオテックス処理部１０６と接続され、図示しな
い端末装置又は独立したコンピュータとデータを送受信
するシリアル通信ポート１１０と、前記ビデオテックス
処理部１０６と接続され、文字又は数字、特殊記号等の
入力を行うキーボード１１１とから構成されている。
フィック処理ビデオテックスインタフェース装置の一実
施例について説明する。図１は本発明による文章グラフ
ィック処理ビデオテックスインタフェース装置のシステ
ム構成図であり、同図に示すように、文章グラフィック
処理ビデオテックスインタフェース装置は、アドレスデ
ータと文字データとを多重化して、ビデオテックス処理
部１０６に出力するシステムマイクロプロセッサ１００
と、このシステムマイクロプロセッサ１００から送信さ
れたアドレスデータ及び文字データと周辺機器から送信
されてビデオテックス処理部１０６に受信されたデータ
とが衝突しないようにバッファリングして、アドレスデ
ータ及びデータを送受信するアドレスバッファ部１００
ｂ及びデータバッファ部１０１ａを有するバッファ部１
０１と（図３参照）、このバッファ部１０１より出力さ
れるアドレスデータに応じて出力される文字データであ
る、標準文字セットの韓国の文字、漢字、英文字、特殊
文字等のフォントデータを記憶する文字セットロム１０
５と、必要な各種パラメータ或いはベクトルテーブルが
貯蔵され、システムマイクロプロセッサ１００により使
用されるシステムラム１０２と、文章グラフィック処理
ビデオテックスインタフェース装置のすべての動作を制
御するためのビデオテックスグラフィック情報の符号化
ソフトウェア及びＶＴ−２２０文字情報の符号化ソフト
ウェアのプログラムが内蔵されるシステムロム１０３
と、このシステムロム１０３に記憶されるビデオテック
スグラフィック情報の符号化ソフトウェアプログラムの
パラメータ及びバッファ部１０１より出力される文字デ
ータを、電源オフ時に記憶してバックアップし、必要時
に出力するシステムバックアップラム１０４と、一般公
衆通信網に接続され、遠距離に位置しているビデオテッ
クス情報が貯蔵されたデータベースの情報を入力してバ
ッファ部１０１へ出力するモデム１０７と、前記バッフ
ァ部１０１を介して前記システムマイクロプロセッサ１
００と直接に文字データの入出力制御を行うビデオテッ
クス処理部１０６と、このビデオテックス処理部１０６
から出力されるビデオテックス関連データを使用者に画
面を介して提供するモニタ１０８と、前記ビデオテック
ス処理部１０６と接続され、外部のプリンタにビデオテ
ックス関連データを出力するプリンタポート１０９と、
前記ビデオテックス処理部１０６と接続され、図示しな
い端末装置又は独立したコンピュータとデータを送受信
するシリアル通信ポート１１０と、前記ビデオテックス
処理部１０６と接続され、文字又は数字、特殊記号等の
入力を行うキーボード１１１とから構成されている。
【０００８】また、前記ビデオテックス処理部１０６
は、図２に示すように、通常のビデオテックス端末機に
必ず備えられているコントローラ部及びインタフェース
部である、ビデオテックスグラフィック情報を制御する
グラフィックコントローラ部１０６ｂと、プリンタで印
刷しようとするデータを制御して、プリンタの状態を感
知するセントロニクス互換のプリンタインタフェース部
１０６ｃと、シリアル通信を制御するシリアル通信イン
タフェース部１０６ｄと、キーボード１１１を制御する
キーボードインタフェース部１０６ｅと、前記グラフィ
ックコントローラ部１０６ｂ、プリンタインタフェース
部１０６ｃ、シリアル通信インタフェース部１０６ｄ及
びキーボードインタフェース部１０６ｅをシステムマイ
クロプロセッサ１００と直接に接続するマイクロプロセ
ッサインタフェース部１０６ａとで構成されている。
は、図２に示すように、通常のビデオテックス端末機に
必ず備えられているコントローラ部及びインタフェース
部である、ビデオテックスグラフィック情報を制御する
グラフィックコントローラ部１０６ｂと、プリンタで印
刷しようとするデータを制御して、プリンタの状態を感
知するセントロニクス互換のプリンタインタフェース部
１０６ｃと、シリアル通信を制御するシリアル通信イン
タフェース部１０６ｄと、キーボード１１１を制御する
キーボードインタフェース部１０６ｅと、前記グラフィ
ックコントローラ部１０６ｂ、プリンタインタフェース
部１０６ｃ、シリアル通信インタフェース部１０６ｄ及
びキーボードインタフェース部１０６ｅをシステムマイ
クロプロセッサ１００と直接に接続するマイクロプロセ
ッサインタフェース部１０６ａとで構成されている。
【０００９】そして、図３に示すように、システムマイ
クロプロセッサ１００とビデオテックス処理部１０６と
の間の入出力制御を行うため、上述したように、データ
バッファ部１０１ａ及びアドレスバッファ部１０１ｂ
と、読み／書き信号制御部１０１ｃとを具備している。
クロプロセッサ１００とビデオテックス処理部１０６と
の間の入出力制御を行うため、上述したように、データ
バッファ部１０１ａ及びアドレスバッファ部１０１ｂ
と、読み／書き信号制御部１０１ｃとを具備している。
【００１０】以上のように構成された本発明による文章
グラフィック処理ビデオテックスインタフェース装置の
作用を、図１乃至図３を参照して詳しく説明する。文章
グラフィック処理ビデオテックスインタフェース装置に
おいて、上述したシステムマイクロプロセッサ１００と
ビデオテックス処理部１０６との間の入出力制御を行う
ために、バッファ部１０１内にデータバッファ部１０１
ａとアドレスバッファ部１０１ｂとを設けて、文字デー
タ及びアドレスデータの衝突を防いでいる。データバッ
ファ部１０１ａは、両方向性であって、ティティエル
（ＴＴＬ）チップを用いており、これに対する制御は、
システムマイクロプロセッサ１００からの図示しないイ
ネーブル（Enable）信号が利用される。また、アドレス
バッファ部１０１ｂは、単方向性であって、これもティ
ティエル（ＴＴＬ）チップを用いており、これに対する
制御は、システムマイクロプロセッサ１００からの図示
しないアドレスラッチイネーブル信号が利用される。
グラフィック処理ビデオテックスインタフェース装置の
作用を、図１乃至図３を参照して詳しく説明する。文章
グラフィック処理ビデオテックスインタフェース装置に
おいて、上述したシステムマイクロプロセッサ１００と
ビデオテックス処理部１０６との間の入出力制御を行う
ために、バッファ部１０１内にデータバッファ部１０１
ａとアドレスバッファ部１０１ｂとを設けて、文字デー
タ及びアドレスデータの衝突を防いでいる。データバッ
ファ部１０１ａは、両方向性であって、ティティエル
（ＴＴＬ）チップを用いており、これに対する制御は、
システムマイクロプロセッサ１００からの図示しないイ
ネーブル（Enable）信号が利用される。また、アドレス
バッファ部１０１ｂは、単方向性であって、これもティ
ティエル（ＴＴＬ）チップを用いており、これに対する
制御は、システムマイクロプロセッサ１００からの図示
しないアドレスラッチイネーブル信号が利用される。
【００１１】システムマイクロプロセッサ１００とビデ
オテックス処理部１０６との間の入出力制御は、システ
ムマイクロプロセッサ１００で発生された８ビットのア
ドレスデータＡＤ０〜ＡＤ７が、データバッファ部１０
１ａを介してビデオテックス処理部１０６に８ビットの
データＤ０〜Ｄ７として入力されると共に、アドレスバ
ッファ部１０１ｂを介して４ビットのアドレスデータＡ
０〜Ａ３として入力される。
オテックス処理部１０６との間の入出力制御は、システ
ムマイクロプロセッサ１００で発生された８ビットのア
ドレスデータＡＤ０〜ＡＤ７が、データバッファ部１０
１ａを介してビデオテックス処理部１０６に８ビットの
データＤ０〜Ｄ７として入力されると共に、アドレスバ
ッファ部１０１ｂを介して４ビットのアドレスデータＡ
０〜Ａ３として入力される。
【００１２】また、システムマイクロプロセッサ１００
で発生された読み信号ＲＤ及び書き信号ＷＲは、読み／
書き信号制御部１０１ｃを介してビデオテックス処理部
１０６に読み信号ＲＤ及び書き信号ＷＲとして入力され
る。また、システムマイクロプロセッサ１００で発生さ
れた周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３は、ビデオテックス処理部１０６にチップ
イネーブル信号ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４として
それぞれ入力される。上記周辺チップ選択信号ＰＣＳ
０，ＰＣＳ１，ＰＣＳ２，ＰＣＳ３は、ビデオテックス
処理部１０６に含まれるグラフィックコントローラ部１
０６ｂ、プリンタインタフェース部１０６ｃ、シリアル
通信インタフェース部１０６ｄ及びキーボードインタフ
ェース部１０６ｅを制御する情報として利用されるもの
である。
で発生された読み信号ＲＤ及び書き信号ＷＲは、読み／
書き信号制御部１０１ｃを介してビデオテックス処理部
１０６に読み信号ＲＤ及び書き信号ＷＲとして入力され
る。また、システムマイクロプロセッサ１００で発生さ
れた周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３は、ビデオテックス処理部１０６にチップ
イネーブル信号ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４として
それぞれ入力される。上記周辺チップ選択信号ＰＣＳ
０，ＰＣＳ１，ＰＣＳ２，ＰＣＳ３は、ビデオテックス
処理部１０６に含まれるグラフィックコントローラ部１
０６ｂ、プリンタインタフェース部１０６ｃ、シリアル
通信インタフェース部１０６ｄ及びキーボードインタフ
ェース部１０６ｅを制御する情報として利用されるもの
である。
【００１３】また、ビデオテックス処理部１０６から出
力されるインタラプト信号ＩＮＴ１，ＩＮＴ２及び入出
力制御のための準備信号ＲＤＹは、システムマイクロプ
ロセッサ１００にインタラプト信号ＩＮＴ１，ＩＮＴ２
及び準備信号ＲＥＡＤＹとして入力され、システムマイ
クロプロセッサ１００から出力されるリセット信号ＲＥ
ＳＥＴは、ビデオテックス処理部１０６にリセット信号
ＲＥＳＥＴとして入力される。ビデオテックス処理部１
０６から出力されるインタラプト信号ＩＮＴ１，ＩＮＴ
２は２つで構成されており、キーボードインタフェース
部１０６ｅから出力されるインタラプト信号ＩＮＴ１
と、シリアル通信インタフェース部１０６ｄから出力さ
れるインタラプト信号ＩＮＴ２とから成っている。シス
テムマイクロプロセッサ１００は、これらのインタラプ
ト信号ＩＮＴ１，ＩＮＴ２が論理“１”の状態のときだ
け感知して、インタラプト信号に対応する動作を行う。
力されるインタラプト信号ＩＮＴ１，ＩＮＴ２及び入出
力制御のための準備信号ＲＤＹは、システムマイクロプ
ロセッサ１００にインタラプト信号ＩＮＴ１，ＩＮＴ２
及び準備信号ＲＥＡＤＹとして入力され、システムマイ
クロプロセッサ１００から出力されるリセット信号ＲＥ
ＳＥＴは、ビデオテックス処理部１０６にリセット信号
ＲＥＳＥＴとして入力される。ビデオテックス処理部１
０６から出力されるインタラプト信号ＩＮＴ１，ＩＮＴ
２は２つで構成されており、キーボードインタフェース
部１０６ｅから出力されるインタラプト信号ＩＮＴ１
と、シリアル通信インタフェース部１０６ｄから出力さ
れるインタラプト信号ＩＮＴ２とから成っている。シス
テムマイクロプロセッサ１００は、これらのインタラプ
ト信号ＩＮＴ１，ＩＮＴ２が論理“１”の状態のときだ
け感知して、インタラプト信号に対応する動作を行う。
【００１４】また、システムマイクロプロセッサ１００
の制御により、ビデオテックス処理部１０６が、ビデオ
テックス処理部１０６に接続されてビデオデータが記憶
されている図示しないビデオラムからビデオデータを読
む場合、１つのカラー値は４つのデータで構成されてい
るので、ビデオテックス処理部１０６では、ビデオラム
に記憶される４つのデータを読むために遅延時間が必要
になる。この時、ビデオテックス処理部１０６はシステ
ムマイクロプロセッサ１００の動作サイクルに応じて処
理時間が遅くなるため、ビデオテックス処理部１０６は
準備信号ＲＤＹの論理“０”をシステムマイクロプロセ
ッサ１００へ出力して動作をすべて行った後、論理
“１”を出力するようにすると、システムマイクロプロ
セッサ１００は再び固有の動作を正常に行うようにな
る。
の制御により、ビデオテックス処理部１０６が、ビデオ
テックス処理部１０６に接続されてビデオデータが記憶
されている図示しないビデオラムからビデオデータを読
む場合、１つのカラー値は４つのデータで構成されてい
るので、ビデオテックス処理部１０６では、ビデオラム
に記憶される４つのデータを読むために遅延時間が必要
になる。この時、ビデオテックス処理部１０６はシステ
ムマイクロプロセッサ１００の動作サイクルに応じて処
理時間が遅くなるため、ビデオテックス処理部１０６は
準備信号ＲＤＹの論理“０”をシステムマイクロプロセ
ッサ１００へ出力して動作をすべて行った後、論理
“１”を出力するようにすると、システムマイクロプロ
セッサ１００は再び固有の動作を正常に行うようにな
る。
【００１５】また、システムマイクロプロセッサ１００
の４つの周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣ
Ｓ２，ＰＣＳ３の中の１つの周辺チップ選択信号が選択
されて出力され、この周辺チップ選択信号がビデオテッ
クス処理部１０６の４つのチップイネーブル信号ＣＥ
１，ＣＥ２，ＣＥ３，ＣＥ４のうちの１つとして入力さ
れると、ビデオテックス処理部１０６内のマイクロプロ
セッサインタフェース部１０６ａは、このチップイネー
ブル信号に該当する、グラフィックコントローラ部１０
６ｂ、プリンタインタフェース部１０６ｃ、シリアル通
信インタフェース部１０６ｄ及びキーボードインタフェ
ース部１０６ｅの中の１つを有効にして動作させる。
の４つの周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣ
Ｓ２，ＰＣＳ３の中の１つの周辺チップ選択信号が選択
されて出力され、この周辺チップ選択信号がビデオテッ
クス処理部１０６の４つのチップイネーブル信号ＣＥ
１，ＣＥ２，ＣＥ３，ＣＥ４のうちの１つとして入力さ
れると、ビデオテックス処理部１０６内のマイクロプロ
セッサインタフェース部１０６ａは、このチップイネー
ブル信号に該当する、グラフィックコントローラ部１０
６ｂ、プリンタインタフェース部１０６ｃ、シリアル通
信インタフェース部１０６ｄ及びキーボードインタフェ
ース部１０６ｅの中の１つを有効にして動作させる。
【００１６】つまり、システムマイクロプロセッサ１０
０でプリンタインタフェース部１０６ｃの周辺チップ選
択信号ＰＣＳ０が発生されてビデオテックス処理部１０
６に入力されると、ビデオテックス処理部１０６のマイ
クロプロセッサインタフェース部１０６ａはプリンタイ
ンタフェース部１０６ｃを有効にして、このプリンタイ
ンタフェース部１０６ｃにビデオテックス関連データを
出力するようになっている。従って、プリンタインタフ
ェース部１０６ｃは、システムマイクロプロセッサ１０
０に制御によりビデオテックス処理部１０６のマイクロ
プロセッサインタフェース部１０６ａを通して入力され
たビデオテックス関連データを、図１に示すプリンタポ
ート１０９に出力して、外部のプリンタで印刷する。
０でプリンタインタフェース部１０６ｃの周辺チップ選
択信号ＰＣＳ０が発生されてビデオテックス処理部１０
６に入力されると、ビデオテックス処理部１０６のマイ
クロプロセッサインタフェース部１０６ａはプリンタイ
ンタフェース部１０６ｃを有効にして、このプリンタイ
ンタフェース部１０６ｃにビデオテックス関連データを
出力するようになっている。従って、プリンタインタフ
ェース部１０６ｃは、システムマイクロプロセッサ１０
０に制御によりビデオテックス処理部１０６のマイクロ
プロセッサインタフェース部１０６ａを通して入力され
たビデオテックス関連データを、図１に示すプリンタポ
ート１０９に出力して、外部のプリンタで印刷する。
【００１７】このような方法により、ビデオテックス処
理部１０６のシリアル通信インタフェース部１０６ｄ及
びキーボードインタフェース部１０６ｅも、マイクロプ
ロセッサインタフェース部１０６ａの入出力制御により
入力されるチップイネーブル信号により動作されて、ビ
デオテックス関連データをシリアル通信ポート１１０に
出力して、他の端末装置又は独立したコンピュータとシ
リアル通信したり、キーボード１１１からの各種命令を
入力して、マイクロプロセッサインタフェース部１０６
ａを介してシステムマイクロプロセッサ１００に出力し
たりする。
理部１０６のシリアル通信インタフェース部１０６ｄ及
びキーボードインタフェース部１０６ｅも、マイクロプ
ロセッサインタフェース部１０６ａの入出力制御により
入力されるチップイネーブル信号により動作されて、ビ
デオテックス関連データをシリアル通信ポート１１０に
出力して、他の端末装置又は独立したコンピュータとシ
リアル通信したり、キーボード１１１からの各種命令を
入力して、マイクロプロセッサインタフェース部１０６
ａを介してシステムマイクロプロセッサ１００に出力し
たりする。
【００１８】なお、システムマイクロプロセッサ１００
から出力されるリセット信号ＲＥＳＥＴは、文章グラフ
ィック処理ビデオテックスインタフェース装置に電源を
供給する瞬間、ビデオテックス処理部１０６に入力され
る。これにより、ビデオテックス処理部１０６内の各部
ブロック、つまりマイクロプロセッサインタフェース部
１０６ａ、グラフィックコントローラ部１０６ｂ、プリ
ンタインタフェース部１０６ｃ、シリアル通信インタフ
ェース部１０６ｄ及びキーボードインタフェース部１０
６ｅが初期化される。
から出力されるリセット信号ＲＥＳＥＴは、文章グラフ
ィック処理ビデオテックスインタフェース装置に電源を
供給する瞬間、ビデオテックス処理部１０６に入力され
る。これにより、ビデオテックス処理部１０６内の各部
ブロック、つまりマイクロプロセッサインタフェース部
１０６ａ、グラフィックコントローラ部１０６ｂ、プリ
ンタインタフェース部１０６ｃ、シリアル通信インタフ
ェース部１０６ｄ及びキーボードインタフェース部１０
６ｅが初期化される。
【００１９】
【発明の効果】以上説明したように、本発明によると、
従来のビデオテックス端末機で必ず備えられている各種
コントローラ等を一つのチップに内蔵したビデオテック
ス処理手段を具備することで、システムマイクロプロセ
ッサとビデオテックス処理手段との間で直接にデータの
入出力制御が行われるので、システムマイクロプロセッ
サの各種の周辺入出力部品をそれぞれ別々に使用したと
きのデータの処理速度等の問題点を改善し、処理速度の
向上を図ることができる。また、１つの注文型半導体で
多機能を実現することにより、周辺回路等が簡略にな
り、必要部品数を大幅に減らしてコストを削減し、製造
する上での生産性も向上させることができる。
従来のビデオテックス端末機で必ず備えられている各種
コントローラ等を一つのチップに内蔵したビデオテック
ス処理手段を具備することで、システムマイクロプロセ
ッサとビデオテックス処理手段との間で直接にデータの
入出力制御が行われるので、システムマイクロプロセッ
サの各種の周辺入出力部品をそれぞれ別々に使用したと
きのデータの処理速度等の問題点を改善し、処理速度の
向上を図ることができる。また、１つの注文型半導体で
多機能を実現することにより、周辺回路等が簡略にな
り、必要部品数を大幅に減らしてコストを削減し、製造
する上での生産性も向上させることができる。
【図１】本発明による文章グラフィック処理ビデオテッ
クスインタフェース装置のシステム構成図である。
クスインタフェース装置のシステム構成図である。
【図２】図１のビデオテックス処理部をより詳しく示し
たシステム構成図である。
たシステム構成図である。
【図３】図１のシステムマイクロプロセッサとビデオテ
ックス処理部との間のデータの入出力状態を示す説明図
である。
ックス処理部との間のデータの入出力状態を示す説明図
である。
【符号の説明】 １００ システムマイクロプロセッサ １０１ バッファ部 １０２ システムラム １０３ システムロム １０４ システムバックアップラム １０５ 文字セットロム １０６ ビデオテックス処理部 １０６ａ マイクロプロセッサインタフェース部 １０６ｂ グラフィックコントローラ部 １０６ｃ プリンタインタフェース部 １０６ｄ シリアル通信インタフェース部 １０６ｅ キーボードインタフェース部 １０８ モニタ １０９ プリンタポート １１０ シリアル通信ポート １１１ キーボード
Claims (4)
- 【請求項１】 表示する英文字、韓国の文字、漢字及び
特殊文字等の文字データをアドレスデータと一緒に出力
するシステムマイクロプロセッサと、 前記システムマイクロプロセッサより出力される文字デ
ータ及びアドレスデータを直接入力して処理し、モニ
タ、プリンタポート及びシリアル通信ポートにビデオテ
ックス関連データとして出力し、また、キーボードから
出力されるデータを処理して前記システムマイクロプロ
セッサに出力するビデオテックス処理手段とを備えて成
り、 前記ビデオテックス処理手段は、グラフィックを制御す
るグラフィックコントローラ部と、プリンタにより印刷
しようとするデータを制御し、プリンタの状態を感知す
るセントロニクス互換のプリンタインタフェース部と、
シリアル通信を制御するシリアル通信インタフェース部
と、キーボードを制御するキーボードインタフェース部
と、前記グラフィックコントローラ部、プリンタインタ
フェース部、シリアル通信インタフェース部及びキーボ
ードインタフェース部と前記システムマイクロプロセッ
サとを直接接続するマイクロプロセッサインタフェース
部とにより構成されることを特徴とする文章グラフィッ
ク処理ビデオテックスインタフェース装置。 - 【請求項２】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段との間のデータ衝突を防ぐバッ
ファ部を更に含めて構成され、 前記バッファ部は、前記システムマイクロプロセッサか
らの８ビットの文字データをバッファリングして前記ビ
デオテックス処理手段へ出力する両方向性のデータバッ
ファ部と、４ビットのアドレスデータをバッファリング
して前記ビデオテックス処理手段へ出力する単方向性の
アドレスバッファ部とにより構成されることを特徴とす
る請求項１記載の文章グラフィック処理ビデオテックス
インタフェース装置。 - 【請求項３】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段との間に、前記システムマイク
ロプロセッサから出力される読み信号及び書き信号を処
理して前記ビデオテックス処理手段に出力する読み／書
き信号制御手段を更に含めて構成されることを特徴とす
る請求項１記載の文章グラフィック処理ビデオテックス
インタフェース装置。 - 【請求項４】 前記システムマイクロプロセッサから８
ビットのアドレスデータが出力されて、前記データバッ
ファ部及び前記アドレスバッファ部を介して前記ビデオ
テックス処理手段に８ビットの文字データ及び４ビット
のアドレスデータとして入力され、 前記システムマイクロプロセッサから周辺チップ選択信
号、インタラプト信号、準備信号及びリセット信号が出
力されて、前記ビデオテックス処理手段にそれぞれ入力
されることを特徴とする請求項２記載の文章グラフィッ
ク処理ビデオテックスインタフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-30535 | 1993-12-29 | ||
| KR1019930030535A KR950020150A (ko) | 1993-12-29 | 1993-12-29 | 마이크로 프로세서를 적용한 비디오텍스 단말기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07274155A JPH07274155A (ja) | 1995-10-20 |
| JP2860632B2 true JP2860632B2 (ja) | 1999-02-24 |
Family
ID=19373543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6324754A Expired - Lifetime JP2860632B2 (ja) | 1993-12-29 | 1994-12-27 | 文章グラフィック処理ビデオテックスインタフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2860632B2 (ja) |
| KR (1) | KR950020150A (ja) |
| CN (1) | CN1115444A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451554B1 (ko) * | 2002-08-30 | 2004-10-08 | 삼성전자주식회사 | 멀티미디어용 시스템온칩 프로세서 |
| KR100529952B1 (ko) * | 2004-03-22 | 2005-11-22 | 엘지전자 주식회사 | 멀티에어컨의 중앙제어 시스템 및 그 동작방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63215187A (ja) * | 1987-03-03 | 1988-09-07 | Fujitsu General Ltd | 受信装置 |
| JPS6419390A (en) * | 1987-07-14 | 1989-01-23 | Kasen Joho Center | Image reproduction |
-
1993
- 1993-12-29 KR KR1019930030535A patent/KR950020150A/ko not_active Application Discontinuation
-
1994
- 1994-12-27 CN CN94119222A patent/CN1115444A/zh active Pending
- 1994-12-27 JP JP6324754A patent/JP2860632B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950020150A (ko) | 1995-07-24 |
| CN1115444A (zh) | 1996-01-24 |
| JPH07274155A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
| US5173940A (en) | Keyboard activated screen blanking | |
| US4710869A (en) | Key input data emulation system | |
| US5222212A (en) | Fakeout method and circuitry for displays | |
| US5293464A (en) | Braille reading display terminal device | |
| US4137564A (en) | Intelligent computer display terminal having EAROM memory | |
| US5757381A (en) | Methods for fast scrolling of images | |
| JPS62219052A (ja) | 互換性を与えるための方法および仮想制御器 | |
| JP2860632B2 (ja) | 文章グラフィック処理ビデオテックスインタフェース装置 | |
| US6654839B1 (en) | Interrupt controller, asic, and electronic equipment | |
| US5892459A (en) | Processing circuit for input signal from key or remote-controller | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| Miner | Miner... from | |
| JPH0830574A (ja) | 電子機器 | |
| US6025855A (en) | Store double word and status word write graphics primitives | |
| JP2002244776A (ja) | ノート型パーソナルコンピュータ、およびノート型パーソナルコンピュータの接続構造 | |
| KR0136561B1 (ko) | 엑스티를 이용한 비디오텍스 단말기 | |
| JP3150396B2 (ja) | プリンタ制御方式 | |
| JP3469418B2 (ja) | 表示装置 | |
| KR900005589B1 (ko) | Lcd 디스플레이 인터페이스회로 | |
| KR890002144Y1 (ko) | 레이저 프린터의 그래픽용 메모리 보오드 | |
| JPH04219850A (ja) | 遠隔入出力装置の制御方式 | |
| Kobayashi et al. | The personal computer in" C & C" | |
| JP2001109679A (ja) | 情報観測通信装置の設定方法 | |
| JPH05274097A (ja) | 画像形成装置 |