JP2855717B2 - Intersymbol interference canceller - Google Patents
Intersymbol interference cancellerInfo
- Publication number
- JP2855717B2 JP2855717B2 JP1298893A JP29889389A JP2855717B2 JP 2855717 B2 JP2855717 B2 JP 2855717B2 JP 1298893 A JP1298893 A JP 1298893A JP 29889389 A JP29889389 A JP 29889389A JP 2855717 B2 JP2855717 B2 JP 2855717B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- bit
- supplied
- intersymbol interference
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、符号間干渉除去装置、特にビタビアルゴ
リズムを応用した符号間干渉除去装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an intersymbol interference canceller, and more particularly to an intersymbol interference canceller to which a Viterbi algorithm is applied.
高密度の磁気記録が磁気記録媒体になされるようにな
ると符号間干渉が不可避的に生じる。以下、符号間干渉
について説明する。When high-density magnetic recording is performed on a magnetic recording medium, intersymbol interference inevitably occurs. Hereinafter, the intersymbol interference will be described.
例えば、線型伝送路によってデジタル信号が伝送され
る場合、入力データ系列を〔ai〕(ai=0、1)、出力
信号をy(t)とし、伝送路のインパルス応答をg
(t)とすると、出力信号e(t)〔e(t)=1、但
し0≦t≦T〕が伝送された時の出力信号c(t)は以
下の式で表される。For example, when a digital signal is transmitted through a linear transmission path, the input data sequence is [a i ] (a i = 0, 1), the output signal is y (t), and the impulse response of the transmission path is g.
Assuming that (t), the output signal c (t) when the output signal e (t) [e (t) = 1, where 0 ≦ t ≦ T] is transmitted is expressed by the following equation.
ビット間隔をTとし、上述のc(t)を用いると、出
力信号y(t)は以下の式で表される。 When the bit interval is T and c (t) is used, the output signal y (t) is expressed by the following equation.
ここで、入力データ系列を〔ai〕=〔101100111001
0〕とすると、c(nT)=0(n≠0)であれば、第9
図に示されるように隣接ビットでの出力値がc(t)に
よって影響されないため、検出時点での出力信号y(n
T)は0或いは12となり検出が容易となる。 Here, the input data sequence is expressed as [a i ] = [101100111001
0], if c (nT) = 0 (n ≠ 0), the ninth
As shown in the figure, since the output value at the adjacent bit is not affected by c (t), the output signal y (n
T) becomes 0 or 12, making detection easy.
そこで、通常は、等化器(イコライザ)を要いてc
(nT)=0となるようにパルス整形がなされる。Therefore, usually, an equalizer (equalizer) is required and c
Pulse shaping is performed so that (nT) = 0.
しかしながら、この等化が十分でなく、等化誤差が残
ってc(nT)≠0になると、第10図に示されるように隣
接ビットに影響が及ぼされ、検出時点での出力信号y
(nT)は0或いは1にならない。However, if the equalization is not sufficient and an equalization error remains and c (nT) ≠ 0, adjacent bits are affected as shown in FIG. 10, and the output signal y at the time of detection is affected.
(NT) does not become 0 or 1.
これを符号間干渉という。 This is called intersymbol interference.
上述の符号間干渉には、線型歪みと、非線型歪みとが
ある。The above-mentioned intersymbol interference includes linear distortion and non-linear distortion.
従来、線型歪みに対しては、線型等化器(積分器、ロ
ーパスフィルタ等の組み合わせ)で等化することによっ
て符号間干渉の除去が行なわれていた。しかしながら、
この線型等化器による場合には、ノイズも強調されてし
まうので、S/Nが劣化してしまうという問題点があっ
た。Conventionally, intersymbol interference has been removed by equalizing linear distortion with a linear equalizer (a combination of an integrator and a low-pass filter). However,
In the case of this linear equalizer, noise is also emphasized, so that there is a problem that S / N is deteriorated.
そこで、パス帰還ビタビ復号で符号間干渉の除去を行
なうことが提案されている〔「アイを開かずに検出する
パス帰還ビタビ復号法」池谷、井手、山光、信学技法MR
87−38〕。このパス帰還ビタビ復号によって符号間干渉
の除去を行なう場合には既に復号したデータによる符号
間干渉しか除去できず、未だ復号していないデータから
の符号間干渉は除去できないという問題点があった。Therefore, it has been proposed to remove intersymbol interference by path feedback Viterbi decoding [“Path feedback Viterbi decoding method for detecting without opening the eye” Ikeya, Ide, Yamamitsu, IEICE Tech.
87-38]. When the inter-symbol interference is removed by the path feedback Viterbi decoding, only the inter-symbol interference due to the already decoded data can be removed, and the intersymbol interference from the data that has not been decoded cannot be removed.
一方の非線型歪みの例として、近年、高密度でなされ
るようになったデジタル信号の磁気記録がある。On the other hand, as an example of the nonlinear distortion, there is a magnetic recording of a digital signal which has been performed at a high density in recent years.
この磁気記録過程は非線型過程であるが、媒体中の磁
化パターンが孤立磁化反転の線形な足し合わせに等しい
と仮定すれば、線型伝送路と同様に、第11図に示される
孤立再生波形の畳み込みで再生波形を得ることができ
る。尚、図中、AR1は遷移領域、100は磁気テープを夫々
示す。This magnetic recording process is a non-linear process, but assuming that the magnetization pattern in the medium is equal to the linear addition of the isolated magnetization reversal, the linear reproduction path has the same isolated reproduction waveform as shown in FIG. A reproduced waveform can be obtained by convolution. In the drawing, AR1 denotes a transition area, and 100 denotes a magnetic tape.
デジタル信号を記録する際、第12図に示されるよう
に、記録波長Tが比較的、長い場合には、上述の仮定が
成立するため、孤立再生波形の畳み込みで再生波形を得
ることができる。しかしながら、第13図に示されるよう
に高密度記録によって記録波長Tが短くなるにつれて隣
接ビットとの距離が短くなり、第13図中、矢示Y印に示
されるように、遷移領域AR1が重なり合うようになる。
そして、既に記録されている記録信号磁界の残留磁化
が、新たな記録信号磁界によって乱される。When recording a digital signal, as shown in FIG. 12, if the recording wavelength T is relatively long, the above assumption is satisfied, so that a reproduced waveform can be obtained by convolution of an isolated reproduced waveform. However, as shown in FIG. 13, as the recording wavelength T becomes shorter due to high-density recording, the distance between adjacent bits becomes shorter, and as shown by the arrow Y in FIG. 13, the transition areas AR1 overlap. Become like
Then, the residual magnetization of the already recorded recording signal magnetic field is disturbed by the new recording signal magnetic field.
このため、上述の孤立磁化反転の線型な足し合わせの
仮定が成立し難くなり、実際の再生波形は孤立再生波形
の畳み込みで得られた波形とは一致しなくなる。この結
果、第13図中、矢示X部に示されるような非線型歪みが
発生するという問題点があった。For this reason, it is difficult to establish the above-described assumption of the linear addition of the isolated magnetization reversal, and the actual reproduced waveform does not match the waveform obtained by convolution of the isolated reproduced waveform. As a result, there is a problem that a non-linear distortion occurs as shown by the arrow X in FIG.
現在までのところ、上述のような非線型歪みの除去に
ついては殆ど対処されておらず、非線型歪みによる符号
間干渉を除去することが望まれている。Up to now, little has been done about the removal of the nonlinear distortion as described above, and it is desired to remove the intersymbol interference due to the nonlinear distortion.
ところで、この非線型歪みを除去するのには、等化器
を適用することも考えられるが、従来の線型等化では不
十分で、非線型歪みに対応できないという問題点があっ
た。また、前述のパス帰還ビタビ復号を適用することも
考えられるが、この場合には、後続のデータによる影響
が除去されないため、正確な復号が困難で、非線型歪み
に対応できないという問題点があった。By the way, it is conceivable to apply an equalizer to remove the non-linear distortion, but there is a problem that the conventional linear equalization is insufficient and cannot cope with the non-linear distortion. In addition, it is conceivable to apply the above-mentioned path feedback Viterbi decoding.However, in this case, since the influence of subsequent data is not removed, accurate decoding is difficult and nonlinear distortion cannot be dealt with. Was.
更に、これらの符号間干渉によってエラーレートが向
上しないという問題点があった。Further, there is a problem that the error rate is not improved due to the intersymbol interference.
従ってこの発明の目的は、高密度に磁気記録されてい
るデータに於ける非線型歪み、線型歪み等の符号間干渉
を除去し得る符号間干渉除去装置を提供することにあ
る。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an intersymbol interference removing apparatus capable of removing intersymbol interference such as non-linear distortion and linear distortion in data recorded magnetically at high density.
この発明では、再生中のビットと、該再生ビットの近
傍の複数のビットとから状態を設定し、 上記各状態間の遷移の系列として最尤なものを、該再
生ビットを含む再生ビットの系列に対応する再生信号に
基づく所定の計算によって得られる計算値から積算を含
む演算処理によって得られるメトリックの値を比較する
ことによって選択し、選択した状態遷移の系列に基づい
て復号値を生成するビタビアルゴリズムを適用した構成
としている。According to the present invention, a state is set from a bit being reproduced and a plurality of bits in the vicinity of the reproduced bit. Viterbi which selects by comparing the value of a metric obtained by arithmetic processing including integration from a calculated value obtained by a predetermined calculation based on a reproduced signal corresponding to the reproduced signal, and generates a decoded value based on the selected sequence of state transitions It is configured to apply an algorithm.
この発明は、再生中のビットと、該再生ビットの近傍
の複数のビットとから状態が設定され、この状態に対
し、ビタビアルゴリズムが適用される。即ち、再生中の
ビットから検出された信号と、所定の予想サンプル値と
に基づいてメトリックが求められ、このメトリックの比
較に基づいて生き残りパスが決定され、最も尤度の高い
復号値の系列が求められる。According to the present invention, a state is set from a bit being reproduced and a plurality of bits near the reproduced bit, and a Viterbi algorithm is applied to this state. That is, a metric is obtained based on a signal detected from a bit being reproduced and a predetermined expected sample value, a surviving path is determined based on a comparison of the metric, and a sequence of decoded values with the highest likelihood is determined. Desired.
このようにして、磁気記録媒体に記録されているデー
タが再生される。Thus, the data recorded on the magnetic recording medium is reproduced.
以下、この発明の実施例について第1図乃至第8図を
参照して説明する。Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
この発明の実施例では、まず一実施例に於いて非線型
歪みの除去について説明し、次いで、他の実施例に線型
歪み及び非線型歪みの双方の除去について説明してい
る。In the embodiment of the present invention, the removal of the nonlinear distortion is described in one embodiment, and then the removal of both the linear distortion and the nonlinear distortion is described in another embodiment.
第1図乃至第5図には、この発明の一実施例が示され
ている。1 to 5 show one embodiment of the present invention.
第1図には一実施例の状態の設定が示され、第2図に
は符号間干渉除去装置のブロック図が示されている。FIG. 1 shows a state setting of one embodiment, and FIG. 2 shows a block diagram of an intersymbol interference removing apparatus.
まず、実施例の理解を容易にするため、ビタビアルゴ
リズムの適用について説明した後、符号間干渉除去装置
について説明する。First, in order to facilitate understanding of the embodiment, the application of the Viterbi algorithm will be described, and then the intersymbol interference removing apparatus will be described.
前述したように、非線型歪みの原因としては、後続ビ
ットの記録磁界が既に形成されている記録磁界(残留磁
化)を乱すこと或いは記録減磁等が考えられるので、非
線型歪みの大きさは後続データ〔これから再生しようと
するデータ〕に依存することになる。従って、この発明
では、検出ビットaK及び後続データのビットのパターン
が状態として設定され、ビタビアルゴリズムが適用され
ている。As described above, the non-linear distortion may be caused by the recording magnetic field of the subsequent bit disturbing the already formed recording magnetic field (residual magnetization) or the recording demagnetization. It depends on the following data (data to be reproduced). Therefore, in the present invention, the state of the detection bit aK and the bit pattern of the subsequent data is set as the state, and the Viterbi algorithm is applied.
上述の状態の数は、検出ビットaKから何ビット後の後
続データの影響まで想定するかによって規定される。例
えば、第1図に示されるように、検出ビットaKと、後続
データとして2ビットaK+1、aK+2の合計3ビットの影響
を想定する場合について説明する。第1図に示すように
23=8通りの場合が考えられる。The number of the above conditions is defined by either assumed to influence subsequent data after many bits from the detected bits a K. For example, as shown in FIG. 1 , a case will be described in which the influence of a total of three bits of a detection bit a K and two bits a K + 1 and a K + 2 as subsequent data is assumed. As shown in FIG.
There are 2 3 = 8 cases.
各場合に対応して検出ビットaKに於ける予想サンプル
値Ysが考えられる。この予想サンプル値Ysは、非線型歪
み及び等化誤差の全く無い場合、Y1〜Y4が0、Y5〜Y8が
1とされるが、予想サンプル値Ysに、後続データのビッ
トのパターンの状態S(S=S1〜S8)に応じて非線型歪
みが加えられることによって、Ys=Y1〜Y8の8つの値が
考えられる。尚、予想サンプル値Ysは、実験的に求めら
れた値である。この予想サンプル値Ysは、例えば、再生
波形をデジタイズし測定値から実測したり、或いはエラ
ーレートを測定しながら、適応的に決定できる。この8
通りの場合を状態遷移を使って表現する。2ビットのシ
ークエンス(aK,aK+1)を状態とみなし、状態1を(0,
0)、状態2を(0,1)、状態3を(1,0)、状態4を
(1,1)とする。前述の8通りの場合は、この4つの状
態間の遷移で表せる。たとえば場合1(0,0,0)は状態S
1(0,0)から次の時点で状態S1(0,0)へ遷移したとき
のシークエンスである。場合2(0,0,1)は状態S1(0,
0)から状態S2(0,1)への遷移で表せる。以下、同様
に、場合3(0,1,0)は状態S2(0,1)から状態S3(1,
0)への遷移、場合4(0,1,1)は状態S2(0,1)から状
態S4(1,1)への遷移、場合5(1,0,0)は状態S3(1,
0)から状態S1(0,0)への遷移、場合6(1,0,1)は状
態S3(1,0)から状態S2(0,1)への遷移、場合7(1,1,
0)は状態S4(1,1)から状態S3(1,0)への遷移、場合
8(1,1,1)は状態S4(1,1)から状態S4(1,1)への遷
移として表せる。一般にNビットにわたる影響を想定す
る場合、2N-1個の状態が考えられる。In the expected sample values Ys are considered in the detection bit a K corresponding to each case. If there is no non-linear distortion and no equalization error, the expected sample value Ys is 0 for Y1 to Y4 and 1 for Y5 to Y8. By applying non-linear distortion according to (S = S1 to S8), eight values of Ys = Y1 to Y8 can be considered. Note that the expected sample value Ys is a value obtained experimentally. The expected sample value Ys can be determined adaptively, for example, by digitizing the reproduced waveform and actually measuring the measured value, or measuring the error rate. This 8
The different cases are expressed using state transitions. Consider a 2-bit sequence (a K , a K + 1 ) as a state, and change state 1 to (0,
0), state 2 is (0,1), state 3 is (1,0), and state 4 is (1,1). The above eight cases can be represented by transitions between these four states. For example, case 1 (0,0,0) is state S
This is the sequence when the state transits from 1 (0, 0) to state S1 (0, 0) at the next time. Case 2 (0,0,1) is the state S1 (0,0,1)
0) to state S2 (0, 1). Hereinafter, similarly, case 3 (0, 1, 0) changes from state S2 (0, 1) to state S3 (1,
0), case 4 (0,1,1) is a transition from state S2 (0,1) to state S4 (1,1), and case 5 (1,0,0) is a state S3 (1,1).
0) to state S1 (0,0), case 6 (1,0,1) is a transition from state S3 (1,0) to state S2 (0,1), case 7 (1,1,
0) is a transition from state S4 (1,1) to state S3 (1,0), case 8 (1,1,1) is a transition from state S4 (1,1) to state S4 (1,1) Can be expressed as In general, when assuming effects over N bits, 2 N -1 states are possible.
8通りの場合についての状態遷移図を第3図に示す。
状態遷移に対応した予想サンプル値も示してある。ま
た、トレリス線図を第4図に示す。FIG. 3 shows state transition diagrams for eight cases.
Expected sample values corresponding to state transitions are also shown. FIG. 4 shows a trellis diagram.
実際の再生された信号をZk(Zk=Ys+nk:nkはガウシ
アンノイズを想定)とし、或る状態Sに至る遷移の“長
さ”を、(−(Zk+Ys)2)としてビタビアルゴリズム
が適用される。即ち、時点(k−1)に於ける各状態の
メトリックを、夫々Lk-1 1,Lk-1 2,Lk-1 3,Lk-1 4とする
時、各遷移の長さを考慮しつつ最大のLk-1 1,最大のLk-1
2,……,Lk-1 4が得られるような遷移が、夫々選択され
る。例えば、Lk 1を求める場合、第3図の状態遷移図か
ら状態S1に至るのは、S1若しくはS3であるから、L
k 1は、〔Lk-1 1−(Zk−Y1)2〕,〔Lk-1 3−(Zk−Y5)
2〕の2つを比較し大きい方の値を選択することによっ
てもとめられる。これにより、最も確からしい状態遷
移、即ち、最も確からしい検出系列が求められる。The actual reproduced signal is Zk (Zk = Ys + nk: nk is assumed to be Gaussian noise), and the Viterbi algorithm is applied by setting the “length” of the transition to a certain state S to (− (Zk + Ys) 2 ). . That is, a time point (k-1) to at metrics for each state, when the respective L k-1 1, L k -1 2, L k-1 3, L k-1 4, for each transition length With the maximum L k-1 1 and the maximum L k-1
2, ..., transition as L k-1 4 is obtained, are respectively selected. For example, when calculating L k 1 , since S 1 or S 3 leads to the state S 1 from the state transition diagram of FIG.
k 1 is [L k-1 1 - (Zk -Y1) 2 ], [L k-1 3 - (Zk -Y5)
2 ] and the larger value is selected. Thereby, the most probable state transition, that is, the most probable detection sequence is obtained.
このようにして、未だ復号されていない後続データの
ビットのパターンを予想しつつ、最も確からしい検出系
列を選び出すことができる。In this way, the most probable detection sequence can be selected while predicting the bit pattern of the subsequent data that has not been decoded yet.
以下、アルゴリズムを、第2図を参照して説明する。 Hereinafter, the algorithm will be described with reference to FIG.
第2図の構成に於いて、磁気ヘッド2によって磁気テ
ープ1から時刻t(k)に於いて再生された信号Zkは、
イコライザアンプ3を介してPLL4と、スイッチ5の端子
5aに供給される。In the configuration of FIG. 2, a signal Zk reproduced from the magnetic tape 1 by the magnetic head 2 at time t (k) is:
PLL4 via equalizer amplifier 3 and terminal of switch 5
Supplied to 5a.
PLL4では、再生された信号Zkからクロック信号CLKが
抽出される。このクロック信号CLKは端子6から取出さ
れると共に、装置内部の各回路に供給される。In the PLL 4, a clock signal CLK is extracted from the reproduced signal Zk. This clock signal CLK is taken out from the terminal 6 and supplied to each circuit inside the device.
スイッチ5は、端子7から供給されるクロック信号CL
Kによって開閉が制御される。スイッチ5が閉状態、即
ち、端子5a、5bが接続状態にある時に信号Zkが加算器8
〜15に夫々供給される。The switch 5 receives the clock signal CL supplied from the terminal 7
Opening and closing is controlled by K. When the switch 5 is closed, that is, when the terminals 5a and 5b are connected, the signal Zk is
~ 15 respectively.
加算器8〜15では、端子16〜23から供給される所定の
サンプル値Y1〜Y8と、信号Zkの加算が行なわれる。加算
器8〜15からの出力は、2乗回路24〜31に供給される。The adders 8 to 15 add the predetermined sample values Y1 to Y8 supplied from the terminals 16 to 23 to the signal Zk. Outputs from the adders 8 to 15 are supplied to squaring circuits 24 to 31.
2乗回路24〜31では、加算器8〜15から供給される出
力(Zk−Y1)〜(Zk−Y8)の値が2乗され負符号が付さ
れる。この2乗回路24〜31からの出力(−(Zk−Y
1)2)〜(−(Zk−Y8)2)の夫々は、加算器32〜39
に供給される。In the squaring circuits 24 to 31, the values of the outputs (Zk-Y1) to (Zk-Y8) supplied from the adders 8 to 15 are squared and assigned negative signs. The output from the squaring circuits 24 to 31 (− (Zk−Y
1) Each of 2 ) to (− (Zk−Y8) 2 ) is an adder 32 to 39
Supplied to
加算器32では、上述の出力(−(Zk−Y1)2)と、比
較器40から供給される時刻t(k−1)のメトリックL
k-1 1との加算がなされ、メモリ44に供給される。In the adder 32, the output (− (Zk−Y1) 2 ) described above and the metric L at the time t (k−1) supplied from the comparator 40 are output.
adding the k-1 1 is made, it is supplied to the memory 44.
メモリ44では、端子52を介して供給されるクロック信
号区CLKに基づいて、Lk-1 1−(Zk−Y1)2が取り込ま
れ、比較器40に供給される。In the memory 44, L k− 11 − (Zk−Y 1) 2 is fetched based on the clock signal section CLK supplied via the terminal 52 and supplied to the comparator 40.
加算器33では、上述の出力(−(Zk−Y2)2)と、比
較器40から供給される時刻t(k−1)のメトリックL
k-1 1との加算がなされ、メモリ45に供給される。In the adder 33, the output (− (Zk−Y2) 2 ) described above and the metric L at the time t (k−1) supplied from the comparator 40 are output.
adding the k-1 1 is made, it is supplied to the memory 45.
メモリ45では、端子52を介して供給されるクロック信
号CLKに基づいて、Lk-1 1−(Zk−Y1)2が取り込まれ、
比較器41に供給される。In the memory 45, L k− 11 − (Zk−Y1) 2 is fetched based on the clock signal CLK supplied via the terminal 52,
The signal is supplied to the comparator 41.
加算器34では、上述の出力(−(Zk−Y3)2)と、比
較器41から供給される時刻t(k−1)のメトリックL
k-1 2からLk-1 2−(Zk−Y3)2が求められ、メモリ46に
供給される。メモリ46では、クロック信号CLKに基づい
て、Lk-1 2−(Zk−Y3)2が取り込まれ、比較器42に供
給される。The adder 34 outputs the above output (− (Zk−Y3) 2 ) and the metric L at the time t (k−1) supplied from the comparator 41.
k-1 2 from L k-1 2 - (Zk -Y3) 2 are obtained and supplied to the memory 46. In the memory 46, based on the clock signal CLK, L k-1 2 - (Zk-Y3) 2 is taken, it is supplied to the comparator 42.
加算器35では、上述の出力(−(Zk−Y4)2)と、比
較器41から供給される時刻t(k−1)のメトリックL
k-1 2に基づいて、Lk-1 2−(Zk−Y4)2が求められ、メ
モリ47に供給される。In the adder 35, the output (− (Zk−Y4) 2 ) described above and the metric L at time t (k−1) supplied from the comparator 41 are output.
Based on the k-1 2, L k- 1 2 - (Zk-Y4) 2 are obtained and supplied to the memory 47.
メモリ47では、クロック信号CLKに基づいて、Lk-1 2−
(Zk−Y4)2が取り込まれ、比較器43に供給される。In the memory 47, L k−1 2 −
(Zk-Y4) 2 is taken in and supplied to the comparator 43.
加算器36では、上述の出力(−(Zk−Y5)2)と、比
較器42から供給される時刻t(k−1)のメトリックL
k-1 3に基づいて、Lk-1 3−(Zk−Y5)2が求められ、メ
モリ48に供給される。In the adder 36, the output (− (Zk−Y5) 2 ) described above and the metric L at the time t (k−1) supplied from the comparator 42 are output.
Based on the k-1 3, L k- 1 3 - (Zk-Y5) 2 are obtained and supplied to the memory 48.
メモリ48では、クロック信号CLKに基づいて、Lk-1 3−
(Zk−Y5)2が取り込まれ、比較器40に供給される。In the memory 48, based on the clock signal CLK, L k-1 3 −
(Zk−Y5) 2 is taken in and supplied to the comparator 40.
加算器37では、上述の出力(−(Zk−Y6)2)と、比
較器42から供給される時刻t(k−1)のメトリックL
k-1 3に基づいて、Lk-1 3−(Zk−Y6)2が求められ、メ
モリ49に供給される。In the adder 37, the output (− (Zk−Y6) 2 ) described above and the metric L at the time t (k−1) supplied from the comparator 42 are output.
Based on the k-1 3, L k- 1 3 - (Zk-Y6) 2 are obtained and supplied to the memory 49.
メモリ49では、クロック信号CLKに基づいて、Lk-1 3−
(Zk−Y5)2が取り込まれ、比較器41に供給される。In the memory 49, based on the clock signal CLK, L k−1 3 −
(Zk−Y5) 2 is fetched and supplied to the comparator 41.
加算器38では、上述の出力(−(Zk−Y7)2)と、比
較器43から供給される時刻t(k−1)のメトリックL
k-1 4に基づいて、Lk-1 4−(Zk−Y7)2が求められ、メ
モリ50に供給される。The adder 38 outputs the output (− (Zk−Y7) 2 ) and the metric L at the time t (k−1) supplied from the comparator 43.
Based on the k-1 4, L k- 1 4 - (Zk-Y7) 2 are obtained and supplied to the memory 50.
メモリ50では、クロック信号CLKに基づいて、Lk-1 4−
(Zk−Y7)2が取り込まれ、比較器42に供給される。In the memory 50, based on the clock signal CLK, L k−1 4 −
(Zk−Y7) 2 is taken in and supplied to the comparator 42.
加算器39では、上述の出力(−(Zk−Y8)2)と、比
較器43から供給される時刻t(k−1)のメトリックL
k-1 4に基づいて、Lk-1 4−(Zk−Y8)2が求められ、メ
モリ51に供給される。In the adder 39, the above output (− (Zk−Y8) 2 ) and the metric L at the time t (k−1) supplied from the comparator 43 are output.
Based on the k-1 4, L k- 1 4 - (Zk-Y8) 2 are obtained and supplied to the memory 51.
メモリ51では、クロック信号CLKに基づいて、Lk-1 4−
(Zk−Y8)2が取り込まれ、比較器43に供給される。In the memory 51, based on the clock signal CLK, L k-1 4 −
(Zk-Y8) 2 is taken in and supplied to the comparator 43.
比較器40〜43では、第4図のトレリス線図に従って、
各メモリ出力の大小比較が行なわれ、この比較結果か
ら、生き残りパスが決定され、後述の規則に基づいて、
状態遷移の判別が行なわれる。そして、“1"或いは“0"
をシフトレジスタ53〜56に供給する。これと共に、比較
器40〜43からは、時刻t(k)に於けるメトリックLk 1
〜Lk 8が加算器32〜39にフィードバックされる。In the comparators 40 to 43, according to the trellis diagram of FIG.
A magnitude comparison of each memory output is performed, a surviving path is determined from the comparison result, and based on a rule described later,
The state transition is determined. And “1” or “0”
Are supplied to the shift registers 53 to 56. At the same time, the comparators 40 to 43 output the metric L k 1 at time t (k).
~L k 8 is fed back to the adder 32-39.
シフトレジスタ53〜56は、トレリス線図に従って相互
に接続されており、上述した生き残りパスの選択に従っ
て、復号値のシリアルロード或いはパラレルロードが行
われる。このシフトレジスタ53〜56における復号値のシ
リアルロード或いはパラレルロードは、端子52から供給
されクロック信号CLKに同期して第5図のように行なわ
れる。これは、トレリス線図上に於けるパスのマージに
相当する。シフトレジスタ53〜56からは、復号値が判別
回路57に供給される。The shift registers 53 to 56 are connected to each other according to a trellis diagram, and perform serial loading or parallel loading of decoded values according to the selection of the surviving path described above. The serial loading or parallel loading of the decoded values in the shift registers 53 to 56 is performed as shown in FIG. 5 in synchronization with the clock signal CLK supplied from the terminal 52. This corresponds to merging of paths on the trellis diagram. The decoded values are supplied to the determination circuit 57 from the shift registers 53 to 56.
判別回路57に供給される4つの復号値は、本来、一致
しているはずであるが、実際には、ノイズその他の影響
で一致しないことも十分に考えられる。そこで、判別回
路57では、多数決、メトリックの大小等の基準によっ
て、復号値が選択され、端子58から取り出される。Although the four decoded values supplied to the discriminating circuit 57 should originally match, it is fully conceivable that they do not actually match due to noise or other effects. Therefore, in the discriminating circuit 57, the decoded value is selected based on a criterion such as majority decision or metric size, and is taken out from the terminal 58.
この実施例によれば、検出ビットaKと、検出ビットaK
に続く後続データとして2ビットaK+1、aK+2を対象にし
て状態を設定し、ビタビアルゴリズムを適用してデータ
を再生し復号しているので、高密度に磁気記録されてい
るデータに於いて、継続データの2ビットaK+1、aK+2に
よって生じる非線型歪みを除去でき、符号間干渉を除去
できる。According to this embodiment, the detection bit a K and the detection bit a K
Since the state is set for 2 bits a K + 1 and a K + 2 as the subsequent data following, and the data is reproduced and decoded by applying the Viterbi algorithm, the data that is magnetically recorded at high density In this case, the nonlinear distortion caused by the two bits a K + 1 and a K + 2 of the continuous data can be removed, and the intersymbol interference can be removed.
また、この符号間干渉の除去に際しては、線型等化器
を使用しないので、S/Nが劣化してしまうことを防止で
き、また、パス帰還ビタビ復号によらないので、未だ復
号していないデータからの復号間干渉を除去することが
できる。In addition, in removing the intersymbol interference, a linear equalizer is not used, so that it is possible to prevent the S / N from deteriorating.Because it is not based on path feedback Viterbi decoding, data that has not been decoded yet Can be eliminated.
尚、この実施例では、符号間干渉の除去の為に、検出
ビットaKと、後続データのビットaK+1、aK+2の3ビット
を対象にして状態を設定しているが、これに限定される
ものではなく対象とするビット数は任意に設定し得る。In this embodiment, in order to remove the intersymbol interference, the state is set with respect to the detection bit a K and the three bits of the subsequent data bits a K + 1 and a K + 2 . The present invention is not limited to this, and the number of target bits can be set arbitrarily.
第6図乃至第8図には、この発明の他の実施例が示さ
れている。6 to 8 show another embodiment of the present invention.
この他の実施例が、前述の一実施例と異なる点は、検
出ビットaKの前後のビットaK-1、aK+1を考慮しているこ
とである。即ち、前述の一実施例では、検出ビットに対
する後続ビットaK+1、aK+2の影響である非線型歪みを除
去する例について説明されているが、この他の実施例で
は、検出済のビットaK-1の影響である線型歪みをも考慮
していることである。The other embodiment is different from the above-described embodiment in that bits a K−1 and a K + 1 before and after the detection bit a K are considered. That is, in the above-described embodiment, an example is described in which the non-linear distortion which is the effect of the subsequent bits a K + 1 and a K + 2 on the detection bit is removed. That is, the linear distortion, which is the effect of the bit a K−1 of FIG.
この他の実施例では、第6図に示されるように、検出
ビットaKの前後の各1ビットaK-1、aK+1の値から8通り
の場合が考えられる。そして、ビタビアルゴリズムに基
づいて最も尤度の高い復号系列が求められる。In this other embodiment, as shown in FIG. 6, eight cases can be considered from the values of each bit a K−1 and a K + 1 before and after the detection bit a K. Then, a decoded sequence with the highest likelihood is obtained based on the Viterbi algorithm.
まず、各場合の符号間干渉について説明する。 First, the intersymbol interference in each case will be described.
ノイズがないと仮定すると、検出時点t=KTでの信号
の値は一意に定まる。等化誤差CKが0であれば、aK=0
ならyK=0、aK=1ならyK=1である。第7図に示され
るような、等化誤差がある場合には符号間干渉により、
yKは以下の式で表される。Assuming that there is no noise, the value of the signal at the detection time t = KT is uniquely determined. If the equalization error C K is 0, a K = 0
If y K = 0, then if a K = 1, then y K = 1. When there is an equalization error as shown in FIG.
y K is represented by the following equation.
一般的に、nポイントにわたり等化誤差CKが残ってい
る場合、yKは、2n通りの値をとる。例えば、第8図に示
されるように、3ポイントにわたって等化誤差C-1、
C0、C1が残っている場合には、yKの値は、23=8通り考
えられる。 Generally, when the equalization error C K remains over n points, y K takes 2 n values. For example, as shown in FIG. 8, the equalization error C -1 over three points,
If the C 0, C 1 remains, the value of y K are considered are 2 3 = 8.
(aK-1、aK、aK+1)=(000) yK=0(=yS1)場合S1 (aK-1、aK、aK+1)=(001) yK=C-1(=yS2)場合S2 (aK-1、aK、aK+1)=(010) yK=1(=yS3)場合S3 (aK-1、aK、aK+1)=(011) yK=1+C-1(=yS4)場合S4 (aK-1、aK、aK+1)=(100) yK=C1(=yS5)場合S5 (aK-1、aK、aK+1)=(101) yK=C-1+C1(=yS6)場合S6 (aK-1、aK、aK+1)=(110) yK=1+C1(=yS7)場合S7 (aK-1、aK、aK+1)=(111) yK=1+C-1+C1(=yS8)場合S8 更に、非線型歪みを考慮する場合には、各パターンに
応じた非線型歪みαiを、何らかの方法で求めて加えれ
ばよい。非線型歪みは、基本的には、パターンに依存す
るものであるから、このようにして、十分、非線型特性
の影響を考慮した検出が期待できる。 (A K-1, a K , a K + 1) = (000) y K = 0 (= y S1) if S1 (a K-1, a K, a K + 1) = (001) y K = When C −1 (= y S2 ), S2 (a K−1 , a K , a K + 1 ) = (010) y K = 1 (= y S3 ), and S3 (a K−1 , a K , a K) +1) = (011) y K = 1 + C -1 (= y S4) when S4 (a K-1, a K, a K + 1) = (100) y K = C 1 (= y S5) If S5 (a K-1, a K , a K + 1) = (101) y K = C -1 + C 1 (= y S6) If S6 (a K-1, a K, a K + 1) = (110 ) y K = 1 + C 1 (= y S7) when S7 (a K-1, a K, a K + 1) = (111) y K = 1 + C -1 + C 1 (= y S8) If S8 Furthermore, non-linear When distortion is considered, the nonlinear distortion α i corresponding to each pattern may be obtained and added by any method. Since the nonlinear distortion basically depends on the pattern, detection in this way can be expected with sufficient consideration of the influence of the nonlinear characteristic.
(aK-1、aK、aK+1)=(000) yK=0+α1(=yS1)場合S1 (aK-1、aK、aK+1)=(001) yK=C-1+α2(=yS2)場合S2 (aK-1、aK、aK+1)=(010) yK=1+α3(=yS3)場合S3 (aK-1、aK、aK+1)=(011) yK=1+C-1+α4(=yS4)場合S4 (aK-1、aK、aK+1)=(100) yK=C1+α5(=yS5)場合S5 (aK-1、aK、aK+1)=(101) yK=C-1+C1+α6(=yS6)場合S6 (aK-1、aK、aK+1)=(110) yK=1+C1+α7(=yS7)場合S7 (aK-1、aK、aK+1)=(111) yK=1+C-1+C1+α8(=yS8)場合S8 この時の(aK-1、aK、aK+1)を状態遷移としてトレリ
ス線図を考え、ビタビアルゴリズムが適用される。尚、
ビタビアルゴリズムの適用、回路、遷移図、トレリス線
図等の内容については、前述の一実施例と同様であり、
共通する部分には同一符号を付し、重複する説明を省略
する。(A K−1 , a K , a K + 1 ) = (000) y k = 0 + α 1 (= y S1 ) S1 (a K−1 , a K , a K + 1 ) = (001) y K = C -1 + α 2 (= y S2 ) S2 (a K -1 , a K , a K +1 ) = (010) y K = 1 + α 3 (= y S3 ) S3 (a K -1 , a K, a K + 1) = (011) y K = 1 + C -1 + α 4 (= y S4) when S4 (a K-1, a K, a K + 1) = (100) y K = C 1 + α 5 (= y S5) If S5 (a K-1, a K, a K + 1) = (101) y K = C -1 + C 1 + α 6 (= y S6) If S6 (a K-1, a K, a K + 1) = (110) y K = 1 + C 1 + α 7 (= y S7) when S7 (a K-1, a K, a K + 1) = (111) y K = 1 + C -1 + C 1 + α 8 (= y S8 ) S8 At this time, (a K−1 , a K , a K + 1 ) is considered as a state transition and a trellis diagram is considered, and the Viterbi algorithm is applied. still,
The contents of the application of the Viterbi algorithm, the circuit, the transition diagram, the trellis diagram, and the like are the same as those in the above-described embodiment.
Common parts are denoted by the same reference numerals, and redundant description is omitted.
この他の実施例によれば、前述の一実施例の効果に加
え、検出ビットaKと、その前後の各1ビットaK-1、aK+1
を対象にビタビアルゴリズムを適用してデータを復号し
ているので、高密度に磁気記録されているデータに於い
て、前後の各1ビットaK-1、aK+1によって生ずる線型歪
み、また、検出ビットaKに後続する後続データのビット
aK+1によって生ずる非線型歪みの双方を除去でき、符号
間干渉を除去できる。According to the other embodiment, in addition to the effects of the above-described embodiment, the detection bit aK and the one bit before and after the detection bit aK-1 and aK + 1 are added.
The data is decoded by applying the Viterbi algorithm to the target, so that in the data that is magnetically recorded at a high density, the linear distortion caused by each of the preceding and succeeding one bit a K-1 and a K + 1 , and , The bit of the subsequent data following the detection bit a K
a Both nonlinear distortion caused by K + 1 can be removed, and intersymbol interference can be removed.
この発明に係る符号間干渉除去装置によれば、検出ビ
ットと、その前後のビットを対象にビタビアルゴリズム
を応用してデータを復号しているので、高密度に磁気記
録されているデータに於ける非線型歪みを除去でき符号
間干渉を除去できるという効果がる。また、高密度に磁
気記録されているデータに於ける線型歪みを除去でき符
号間干渉を除去できるという効果がある。According to the intersymbol interference removing apparatus according to the present invention, since the data is decoded by applying the Viterbi algorithm to the detected bit and the bits before and after the detected bit, the data in the magnetically recorded data at high density can be obtained. This has the effect of eliminating nonlinear distortion and intersymbol interference. In addition, there is an effect that linear distortion in data that is magnetically recorded at high density can be removed and intersymbol interference can be removed.
これによって、エラーレートを向上させることができ
るという効果がある。Thereby, there is an effect that the error rate can be improved.
そして、符号間干渉の除去に際しては線型等化器を使
用しないので、ノイズが強調されることがなく、S/Nが
劣化してしまうことを防止できる。また、パス帰還ビタ
ビ復号によらないので、未だ復号されていないデータか
らの符号間干渉を除去することができるという効果があ
る。Since the linear equalizer is not used for removing the intersymbol interference, noise is not emphasized and deterioration of S / N can be prevented. Further, since the path feedback Viterbi decoding is not used, there is an effect that intersymbol interference from data that has not been decoded can be removed.
第1図はこの発明の一実施例に於ける状態の設定を示す
説明図、第2図はこの発明の一実施例を示すブロック
図、第3図は状態遷移図、第4図はトレリス線図、第5
図はシフトレジスタの動作を示す略線図、第6図はこの
発明の他の実施例に於ける状態の設定を示す説明図、第
7図は等化誤差による符号間干渉を示す説明図、第8図
は等化誤差の例を示す説明図、第9図及び第10図は夫々
等化誤差の有無に応じた出力信号のレベルを示す図、第
11図は孤立再生波形の磁化状態を示す図、第12図は記録
信号の波長が長い場合の磁化状態を示す図、第13図は記
録信号の波長が短い場合の磁化状態及び非線型歪みを示
す図である。 図面に於ける主要な符号の説明 1、100:磁気テープ、aK:検出ビット、 aK-1、aK+1、aK+1、aK+2:ビット、 S、S1〜S8:状態。FIG. 1 is an explanatory view showing a state setting in one embodiment of the present invention, FIG. 2 is a block diagram showing one embodiment of the present invention, FIG. 3 is a state transition diagram, and FIG. Figure, fifth
FIG. 6 is a schematic diagram showing the operation of the shift register, FIG. 6 is an explanatory diagram showing a state setting in another embodiment of the present invention, FIG. 7 is an explanatory diagram showing intersymbol interference due to an equalization error, FIG. 8 is an explanatory diagram showing an example of an equalization error, FIGS. 9 and 10 are diagrams showing levels of output signals according to the presence or absence of an equalization error, respectively.
11 shows the magnetization state of the isolated reproduction waveform, FIG. 12 shows the magnetization state when the recording signal has a long wavelength, and FIG. 13 shows the magnetization state and nonlinear distortion when the recording signal has a short wavelength. FIG. Description of the key code in the drawing, 100: magnetic tape, a K: detection bit, a K-1, a K + 1, a K + 1, a K + 2: bit, S, S1 to S8: Status.
Claims (1)
複数のビットとから状態を設定し、 上記各状態間の遷移の系列として最尤なものを、該再生
ビットを含む再生ビットの系列に対応する再生信号に基
づく所定の計算によって得られる計算値から積算を含む
演算処理によって得られるメトリックの値を比較するこ
とによって選択し、選択した状態遷移の系列に基づいて
復号値を生成するビタビアルゴリズムを適用したことを
特徴とする符号間干渉除去装置。1. A state is set from a bit being reproduced and a plurality of bits in the vicinity of the reproduced bit, and a maximum likelihood sequence of transitions between the states is determined by a reproduction bit including the reproduced bit. Selection is made by comparing the value of a metric obtained by arithmetic processing including integration from a calculated value obtained by a predetermined calculation based on a reproduced signal corresponding to the sequence, and a decoded value is generated based on the selected sequence of state transitions. An inter-symbol interference removing apparatus to which a Viterbi algorithm is applied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1298893A JP2855717B2 (en) | 1989-11-17 | 1989-11-17 | Intersymbol interference canceller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1298893A JP2855717B2 (en) | 1989-11-17 | 1989-11-17 | Intersymbol interference canceller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03160668A JPH03160668A (en) | 1991-07-10 |
JP2855717B2 true JP2855717B2 (en) | 1999-02-10 |
Family
ID=17865524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1298893A Expired - Fee Related JP2855717B2 (en) | 1989-11-17 | 1989-11-17 | Intersymbol interference canceller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2855717B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2668452B2 (en) * | 1990-11-26 | 1997-10-27 | 富士通株式会社 | Maximum likelihood decoding control method |
JP2668451B2 (en) * | 1990-11-26 | 1997-10-27 | 富士通株式会社 | Maximum likelihood decoding control method |
JP2668449B2 (en) * | 1990-11-19 | 1997-10-27 | 富士通株式会社 | Maximum likelihood decoding control method |
WO2008035427A1 (en) | 2006-09-21 | 2008-03-27 | Fujitsu Limited | Communication terminal apparatus and signal receiving method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123564A (en) * | 1988-11-01 | 1990-05-11 | Fujitsu Ltd | Demodulator for magnetic disk device |
-
1989
- 1989-11-17 JP JP1298893A patent/JP2855717B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03160668A (en) | 1991-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3540329B2 (en) | Apparatus and method for noise prediction maximum likelihood detection | |
KR100288672B1 (en) | Apparatus and method for noise-predictive maximum-likelihood (npml) detection | |
US5844741A (en) | System for reproducing high-density magnetic record data with viterbi detector for generating quadripartite reproduction data | |
US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
US6460150B1 (en) | Noise-predictive post-processing for PRML data channel | |
JP3886300B2 (en) | Signal processing apparatus and signal processing method thereof | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
JP3861409B2 (en) | Digital signal reproduction device | |
JP3188558B2 (en) | Adaptive Viterbi detector | |
JP2855717B2 (en) | Intersymbol interference canceller | |
US5805478A (en) | Data detection method and apparatus in data storage device | |
JPH08116275A (en) | Digital signal decoding processing unit | |
JP3033238B2 (en) | Adaptive maximum likelihood decoding apparatus and decoding method | |
JPH07192270A (en) | Optical disk signal reproducing system | |
KR100387233B1 (en) | Method and device for detecting data of data storage | |
JP3331818B2 (en) | Digital information reproducing device | |
JPH0767062B2 (en) | Automatic equalizer for digital signal recording / reproducing device | |
JP3858362B2 (en) | Decoding apparatus and method, and data reproducing apparatus | |
JPH09306102A (en) | Digital signal decoding device | |
JP2586789B2 (en) | Automatic equalizer for digital signal recording / reproducing equipment | |
JP3395716B2 (en) | Digital signal reproduction device | |
JP3301691B2 (en) | Digital information playback device | |
JP2668451B2 (en) | Maximum likelihood decoding control method | |
JP3332696B2 (en) | Digital recording signal reproducing apparatus and method | |
JP3856704B2 (en) | Metric margin extractor for maximum likelihood path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |