JP2847853B2 - バイポーラ／ユニポーラ出力電圧調整回路 - Google Patents
バイポーラ／ユニポーラ出力電圧調整回路Info
- Publication number
- JP2847853B2 JP2847853B2 JP3003490A JP3003490A JP2847853B2 JP 2847853 B2 JP2847853 B2 JP 2847853B2 JP 3003490 A JP3003490 A JP 3003490A JP 3003490 A JP3003490 A JP 3003490A JP 2847853 B2 JP2847853 B2 JP 2847853B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- bipolar
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔概 要〕 パルス符号変調端局にもちいられるバイポーラ／ユニ
ポーラ変換回路に関し、 バイポーラ出力電圧に応じてユニポーラ出力電圧を調
整することにより、上記の該回路素子の特性と条件をラ
フに設定することを可能にする回路の提供を目的とし、 平衡なる第一INV回路と第二INV回路、及び入力側に直
流電圧を加える第一の終端抵抗と負荷側に第二の終端抵
抗を接続した平衡トランスを具えたものにおいて、前記
第二の終端抵抗よりの交流出力を検出して直流電圧を生
成する出力電圧検出回路と、該出力電圧検出回路の直流
出力をバッファ増幅するバッファと、該バッファよりの
出力に基ずいて上記平衡トランスに印加される直流電圧
を調整し、負荷出力を一定に制御する出力電圧調整回路
と、起動時の最低出力電圧を補償するための直流電圧を
供給する最低電圧補償回路とを備えた構成とする。
ポーラ変換回路に関し、 バイポーラ出力電圧に応じてユニポーラ出力電圧を調
整することにより、上記の該回路素子の特性と条件をラ
フに設定することを可能にする回路の提供を目的とし、 平衡なる第一INV回路と第二INV回路、及び入力側に直
流電圧を加える第一の終端抵抗と負荷側に第二の終端抵
抗を接続した平衡トランスを具えたものにおいて、前記
第二の終端抵抗よりの交流出力を検出して直流電圧を生
成する出力電圧検出回路と、該出力電圧検出回路の直流
出力をバッファ増幅するバッファと、該バッファよりの
出力に基ずいて上記平衡トランスに印加される直流電圧
を調整し、負荷出力を一定に制御する出力電圧調整回路
と、起動時の最低出力電圧を補償するための直流電圧を
供給する最低電圧補償回路とを備えた構成とする。
本発明は、パルス符号変調端局にもちいられるバイポ
ーラ／ユニポーラ変換回路に関する。
ーラ／ユニポーラ変換回路に関する。
第２図は従来例の回路構成を示す図であり、ユニポー
ラ／バイポーラ変換回路である。第２図中、IC1とIC2は
平衡に設けた回路であり、IC1はTTLレベルの信号を入力
してグランドレベルを生成する第一INV回路、またIC2は
同様のグランドレベルを生成する第二INV回路である。
なおT1は平衡トランス、R1は入力側の終端抵抗、Reは負
荷側の終端器である。
ラ／バイポーラ変換回路である。第２図中、IC1とIC2は
平衡に設けた回路であり、IC1はTTLレベルの信号を入力
してグランドレベルを生成する第一INV回路、またIC2は
同様のグランドレベルを生成する第二INV回路である。
なおT1は平衡トランス、R1は入力側の終端抵抗、Reは負
荷側の終端器である。
本発明の回路は、パルス符号変調端局（以下PCM端局
と称す）のPCM出力回路に用いられており、入力する一
対のTTLレベルのユニポーラ信号を入力し、平衡した第
一INV回路IC1及び第二INV回路IC2を介して送出される出
力を平衡トランスT1の一次側巻線の両端にそれぞれ加
え、該平衡トランスT1の二次側より一つのバイポーラ信
号に変換する回路、すなわちユニポーラ／バイポーラ変
換回路である。
と称す）のPCM出力回路に用いられており、入力する一
対のTTLレベルのユニポーラ信号を入力し、平衡した第
一INV回路IC1及び第二INV回路IC2を介して送出される出
力を平衡トランスT1の一次側巻線の両端にそれぞれ加
え、該平衡トランスT1の二次側より一つのバイポーラ信
号に変換する回路、すなわちユニポーラ／バイポーラ変
換回路である。
各ビットレートのPCM端局では、該PCM信号のバイポー
ラ出力条件を国際電信電話諮問委員会（CCITT）により
規定されている。即ち各ビットレートのPCM端局では、
各出力パルスの立ち上がりや立ち下がりの時間の規定お
よび振幅の規定についてそれぞれマスク条件を決め、こ
のマスク条件の中に各出力パルス波形を入れることが厳
格に設定されている。従ってこのマスク条件を満たすた
めに、 第一INV回路IC1と第二INV回路IC2および入力側の終
端抵抗R1に供給する電源電圧（＋5V） 第一INV回路IC1と第二INV回路IC2および入力側の終
端抵抗R1の特性、 平衡トランスT1の巻数比 の３点について、設定バラツキや温度変動を最小限に押
さえている。なおこれらの諸定数を高精度に調整する必
要があり、第一INV回路IC1と第二INV回路IC2及び入力側
の終端抵抗R1に供給する電源（＋5V）の高精度化、及び
第一INV回路IC1と第二INV回路IC2および平衡トランスT1
の特性バラツキを押さえる必要があり、このため通常の
特性に比して該回路素子は高品質を必要とするようにな
る。
ラ出力条件を国際電信電話諮問委員会（CCITT）により
規定されている。即ち各ビットレートのPCM端局では、
各出力パルスの立ち上がりや立ち下がりの時間の規定お
よび振幅の規定についてそれぞれマスク条件を決め、こ
のマスク条件の中に各出力パルス波形を入れることが厳
格に設定されている。従ってこのマスク条件を満たすた
めに、 第一INV回路IC1と第二INV回路IC2および入力側の終
端抵抗R1に供給する電源電圧（＋5V） 第一INV回路IC1と第二INV回路IC2および入力側の終
端抵抗R1の特性、 平衡トランスT1の巻数比 の３点について、設定バラツキや温度変動を最小限に押
さえている。なおこれらの諸定数を高精度に調整する必
要があり、第一INV回路IC1と第二INV回路IC2及び入力側
の終端抵抗R1に供給する電源（＋5V）の高精度化、及び
第一INV回路IC1と第二INV回路IC2および平衡トランスT1
の特性バラツキを押さえる必要があり、このため通常の
特性に比して該回路素子は高品質を必要とするようにな
る。
従って、第一INV回路と第二INV回路および平衡トラン
スに高品質な回路素子を必要とするという問題がある。
スに高品質な回路素子を必要とするという問題がある。
本発明は、バイポーラ出力電圧に応じてユニポーラ出
力電圧を調整することにより、上記の該回路素子の特性
と条件をラフに設定することを可能にする回路の提供を
目的とする。
力電圧を調整することにより、上記の該回路素子の特性
と条件をラフに設定することを可能にする回路の提供を
目的とする。
本発明は、平衡なる第一INV回路IC1と第二INV回路IC
2、及び入力側に直流電圧を加える第一の終端抵抗R1と
負荷側に第二の終端抵抗Reを接続した平衡トランスT1を
具えたものにおいて、前記第二の終端抵抗Reよりの交流
出力を検出して直流電圧を生成する出力電圧検出回路１
と、該出力電圧検出回路１の直流出力をバッファ増幅す
るバッファ２と、該バッファ２よりの出力に基ずいて上
記平衡トランスT1に印加される直流電圧を調整し、負荷
出力を一定に制御する出力電圧調整回路３と、起動時の
最低出力電圧を補償するための直流電圧を供給する最低
電圧補償回路４とを備えた構成とするものである。
2、及び入力側に直流電圧を加える第一の終端抵抗R1と
負荷側に第二の終端抵抗Reを接続した平衡トランスT1を
具えたものにおいて、前記第二の終端抵抗Reよりの交流
出力を検出して直流電圧を生成する出力電圧検出回路１
と、該出力電圧検出回路１の直流出力をバッファ増幅す
るバッファ２と、該バッファ２よりの出力に基ずいて上
記平衡トランスT1に印加される直流電圧を調整し、負荷
出力を一定に制御する出力電圧調整回路３と、起動時の
最低出力電圧を補償するための直流電圧を供給する最低
電圧補償回路４とを備えた構成とするものである。
本発明では第１図に示す如き構成を具えたものにおい
て、出力電圧検出回路１にて第二の終端抵抗Reよりの出
力を検出して直流電圧を変換し、該直流電圧をバッファ
２にてバッファ増幅したのち出力電圧調整回路３に加
え、該バッファ２よりの出力に基ずき上記平衡トランス
T1に印加される直流電圧を調整するようにしている。
て、出力電圧検出回路１にて第二の終端抵抗Reよりの出
力を検出して直流電圧を変換し、該直流電圧をバッファ
２にてバッファ増幅したのち出力電圧調整回路３に加
え、該バッファ２よりの出力に基ずき上記平衡トランス
T1に印加される直流電圧を調整するようにしている。
従って、平衡トランスT1の両端より常に一定を負荷電
圧を出力することが可能となる 〔実 施 例〕 第１図は本発明の回路構成を示す図である。図中、IC
1とIC2は平衡に設けた回路である。なおIC1はTTLレベル
の信号を入力してグランドレベルを生成する第一INV回
路、又IC2は同様のグランドレベルを生成する第二INV回
路である。なおT1は平衡トランス、R1は入力側の終端抵
抗、Reは負荷側の終端器であり、ここまでは第２図の従
来例に記載の通りである。
圧を出力することが可能となる 〔実 施 例〕 第１図は本発明の回路構成を示す図である。図中、IC
1とIC2は平衡に設けた回路である。なおIC1はTTLレベル
の信号を入力してグランドレベルを生成する第一INV回
路、又IC2は同様のグランドレベルを生成する第二INV回
路である。なおT1は平衡トランス、R1は入力側の終端抵
抗、Reは負荷側の終端器であり、ここまでは第２図の従
来例に記載の通りである。
なお１〜４は本発明の回路であり、１は負荷側に出力
される交流信号を検出する出力電圧検出回路であり、負
荷側の終端抵抗Reに比して充分に大きな値をもつ高イン
ピーダンス抵抗R11と整流用ダイオードD11及び直流遮断
のコンデンサC11と蓄電用コンデンサC12を有する。また
２は前記出力電圧検出回路１の出力をバッファ増幅する
バッファであり、増幅器IC21と抵抗R21を有する。なお
３は該バッファ２よりの出力にもとずき平衡トランスT1
に加える直流電圧を調整する出力電圧調整回路であり、
抵抗R31,R32と増幅器であるIC31とを有する。更に４は
起動の際の無信号時に供給される最低電圧を補償する最
低電圧補償回路であり、ダイオードD41と基準電圧源V41
とを有する。
される交流信号を検出する出力電圧検出回路であり、負
荷側の終端抵抗Reに比して充分に大きな値をもつ高イン
ピーダンス抵抗R11と整流用ダイオードD11及び直流遮断
のコンデンサC11と蓄電用コンデンサC12を有する。また
２は前記出力電圧検出回路１の出力をバッファ増幅する
バッファであり、増幅器IC21と抵抗R21を有する。なお
３は該バッファ２よりの出力にもとずき平衡トランスT1
に加える直流電圧を調整する出力電圧調整回路であり、
抵抗R31,R32と増幅器であるIC31とを有する。更に４は
起動の際の無信号時に供給される最低電圧を補償する最
低電圧補償回路であり、ダイオードD41と基準電圧源V41
とを有する。
本発明の回路では、平衡トランスT1より出力される交
流バイポーラ出力を、負荷側の終端抵抗Reに比して充分
に大なる値をもつ高インピーダンスな抵抗R1を介してダ
イオードD11に加え、該ダイオードD11の出力端より交流
バイポーラ信号の＋電圧側に取り出している。さらにコ
ンデンサC11によりバイポーラ信号の＋電圧側の交流分
のみを通してコンデンサC12へチャージして直流電圧を
生成するようにし、常にバイポーラ出力の＋側電圧を連
続して検出できるようにしている。
流バイポーラ出力を、負荷側の終端抵抗Reに比して充分
に大なる値をもつ高インピーダンスな抵抗R1を介してダ
イオードD11に加え、該ダイオードD11の出力端より交流
バイポーラ信号の＋電圧側に取り出している。さらにコ
ンデンサC11によりバイポーラ信号の＋電圧側の交流分
のみを通してコンデンサC12へチャージして直流電圧を
生成するようにし、常にバイポーラ出力の＋側電圧を連
続して検出できるようにしている。
つぎにこの連続して検出された直流電圧出力は、バッ
ファ２を通して出力電圧調整回路３に帰還する。その為
にバイポーラの＋側電圧が高くなると出力電圧調整回路
３への出力を押さえるように働き、また＋電圧が低くな
ると出力電圧調整回路３の電圧を高くする方向に働く。
これにより終端器Reの両端電圧にて制御された直流電圧
が入力側の終端抵抗R1に加わるようになり、従って常に
一定のバイポーラ出力が終端器Reに供給することが可能
になる。またバイポーラ出力が出ない場合には、一定の
出力を補償するために最低電圧補償回路４に設けられた
基準電圧源V41とダイオードD41により、最低のバイポー
ラ出力が負荷側の終端抵抗Reに供給するようにした回路
を設けている。
ファ２を通して出力電圧調整回路３に帰還する。その為
にバイポーラの＋側電圧が高くなると出力電圧調整回路
３への出力を押さえるように働き、また＋電圧が低くな
ると出力電圧調整回路３の電圧を高くする方向に働く。
これにより終端器Reの両端電圧にて制御された直流電圧
が入力側の終端抵抗R1に加わるようになり、従って常に
一定のバイポーラ出力が終端器Reに供給することが可能
になる。またバイポーラ出力が出ない場合には、一定の
出力を補償するために最低電圧補償回路４に設けられた
基準電圧源V41とダイオードD41により、最低のバイポー
ラ出力が負荷側の終端抵抗Reに供給するようにした回路
を設けている。
以上の説明から明らかなように本発明によれば、バイ
ポーラ出力電圧に応じてユニポーラ出力電圧を調整する
ようにしている。
ポーラ出力電圧に応じてユニポーラ出力電圧を調整する
ようにしている。
従って、上記の該回路素子の特性と条件をラフに設定
したとしても出力パルスのマスク条件を満たすことが可
能になる。
したとしても出力パルスのマスク条件を満たすことが可
能になる。
第１図は本発明の回路構成を示す図、 第２図は従来例の回路構成を示す図、 である。 図において、 １は出力電圧検出回路、 ２はバッファ、 ３は出力電圧調整回路、 ４は最低電圧補償回路、 IC1は第一INV回路、 IC2は第二INV回路、 T1は平衡トランス、 R1は第一の終端抵抗、 Reは第二の終端抵抗、 を示す。
フロントページの続き (56)参考文献 特開 昭63−263862（ＪＰ，Ａ) 特開 昭63−209249（ＪＰ，Ａ) 特開 平３−53614（ＪＰ，Ａ) 実開 昭57−146465（ＪＰ，Ｕ) 実開 昭61−168734（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/02 H04L 25/49 H03M 5/16 H03K 5/00 Ｆタームテーマ５Ｋ０２９ ＪＪ０３
Claims (1)
- 【請求項１】平衡なる第一INV回路（IC1）と第二INV回
路（IC2）、および入力側に直流電圧を加える第一の終
端抵抗（R1）と負荷側に第二の終端抵抗（Re）を接続し
た平衡トランス（T1）を具えたものにおいて、 前記第二の終端抵抗（Re）よりの交流出力を検出して直
流電圧を生成する出力電圧検出回路（１）と、 該出力電圧検出回路（１）の直流出力をバッファ増幅す
るバッファ（２）と、 該バッファ（２）よりの出力に基づいて上記平衡トラン
ス（T1）に印加される直流電圧を調整し、負荷出力を一
定に制御する出力電圧調整回路（３）と、 起動時の最低出力電圧を補償するための直流電圧を供給
する最低電圧補償回路（４）と、 を備えたことを特徴としたバイポーラ／ユニポーラ出力
電圧調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003490A JP2847853B2 (ja) | 1990-02-08 | 1990-02-08 | バイポーラ／ユニポーラ出力電圧調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003490A JP2847853B2 (ja) | 1990-02-08 | 1990-02-08 | バイポーラ／ユニポーラ出力電圧調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03234145A JPH03234145A (ja) | 1991-10-18 |
| JP2847853B2 true JP2847853B2 (ja) | 1999-01-20 |
Family
ID=12292538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003490A Expired - Lifetime JP2847853B2 (ja) | 1990-02-08 | 1990-02-08 | バイポーラ／ユニポーラ出力電圧調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847853B2 (ja) |
-
1990
- 1990-02-08 JP JP3003490A patent/JP2847853B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03234145A (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742676A (en) | Circuit for telephone set comprising a light-emitting diode power supply | |
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| CA2074124C (en) | Transmitter with nonlinearity correction circuits | |
| EP0340762A2 (en) | Impedance compensation circuit in a speaker driving system | |
| US20020113652A1 (en) | Amplifier circuit | |
| US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
| US4796295A (en) | Telephone circuits | |
| US3691311A (en) | Telephone user set | |
| US4577064A (en) | Auto-balance circuit for battery feed in a telephone circuit | |
| JP2847853B2 (ja) | バイポーラ／ユニポーラ出力電圧調整回路 | |
| US4400588A (en) | Electronic voice network for a telephone subscriber's substation | |
| US4176255A (en) | Adjustable impedance battery feed circuit | |
| US5903189A (en) | High gain low distortion bridge amplifier with feedback | |
| JPS59500345A (ja) | 波形クリッピング回路 | |
| US6163212A (en) | Power amplifier system | |
| US4856058A (en) | Office line interface circuits | |
| US3422225A (en) | Low noise circuit arrangement for capacitive transducer | |
| JPS61214655A (ja) | 定電流ライン回路 | |
| JPH0414904B2 (ja) | ||
| JPH0777398B2 (ja) | 電話回路及びそれを具えている電話機 | |
| GB2066026A (en) | Active speech network for a telephone set | |
| KR20010013386A (ko) | 가입자선 인터페이스 회로 및 가입자선 인터페이스회로에서의 방법 | |
| EP1303972B1 (en) | Method of generating a ring signal in a subscriber line interface circuit | |
| JP2999078B2 (ja) | 加入者回路および加入者線給電方法 |