JP2846034B2 - High frequency amplifier circuit - Google Patents
High frequency amplifier circuitInfo
- Publication number
- JP2846034B2 JP2846034B2 JP2033772A JP3377290A JP2846034B2 JP 2846034 B2 JP2846034 B2 JP 2846034B2 JP 2033772 A JP2033772 A JP 2033772A JP 3377290 A JP3377290 A JP 3377290A JP 2846034 B2 JP2846034 B2 JP 2846034B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- output
- feedback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用性〕 本発明は、その相補トランジスタ回路を用いた増幅器
(特にビデオ信号を増幅するビデオ増幅器)に係り、特
にCRTディスプレイ装置の高精細化,低消費電力化に好
適な要素回路を提供するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Applicability] The present invention relates to an amplifier using a complementary transistor circuit (particularly, a video amplifier for amplifying a video signal), and particularly to a CRT display device with high definition and low power consumption. An object of the present invention is to provide an element circuit suitable for electric power.
いわゆるコンピュータ用CRTディスプレイ装置として
知られる高精細CRTディスプレイ装置は、現在主流とな
っている1Mピクセル表示から2M,4Mピクセルへと高精細
化の要求があり、それに伴ってビデオ増幅系は100MHzか
ら150MHz,300MHzへと益々広帯域化が必要となってきて
いる。また、出力は40〜50Vppの大振幅と100Vに及ぶ直
流バイアスレベルを必要とするため高精度,低消費電力
化も併せて要求されている。High-definition CRT display devices, which are known as so-called computer CRT display devices, require high definition from the currently mainstream 1M pixel display to 2M and 4M pixels, and the video amplification system has been increased from 100MHz to 150MHz. It is becoming increasingly necessary to increase the bandwidth to 300 MHz. In addition, since the output requires a large amplitude of 40 to 50 Vpp and a DC bias level of 100 V, high precision and low power consumption are also required.
本発明の主たる対象の一つであるビデオ増幅器につい
ては、例えば特開昭61−228778号公報「増幅回路」に記
載されており、ビデオマルチプレクサ,ゲインコントロ
ーラ,電流増幅器等の機能を含むモノリシック段により
駆動される高電圧カスコード増幅器として開示されてい
る。A video amplifier, which is one of the main objects of the present invention, is described in, for example, Japanese Patent Application Laid-Open No. 61-228778, "Amplification Circuit", and includes a monolithic stage including functions of a video multiplexer, a gain controller, a current amplifier and the like. It is disclosed as a driven high voltage cascode amplifier.
また、USP4,494,075には、乗算器の負荷側の反対極性
からなるカレントミラーの一方をダーリントン形回路に
して信号電流の変化に応じてカレントミラーのVBEが変
化して歪が生じるのを除去するものが記載されている。
また、USP4,293,875には、CRTのカソードをレベルシフ
トを施したバイアス回路を用いた相補トランジスタプッ
シュプル回路で駆動する形式のビデオアンプが記載され
ている。更に、USP4,051,521には低電圧のコンプリメン
タリエミッタホロワアンプで高電圧のカスコードアンプ
を駆動する複合信号のビデオ増幅器が記載されている。U.S. Pat.No. 4,494,075 eliminates distortion caused by changing the V BE of the current mirror according to changes in signal current by using one of the current mirrors of opposite polarity on the load side of the multiplier as a Darlington circuit. Is described.
US Pat. No. 4,293,875 describes a video amplifier of a type in which a cathode of a CRT is driven by a complementary transistor push-pull circuit using a bias circuit with a level shift. Further, US Pat. No. 4,051,521 describes a composite signal video amplifier which drives a high voltage cascode amplifier with a low voltage complementary emitter follower amplifier.
更には、「新・低周波高周波回路設計マニユアル」CQ
出版、1988,4,30初版発行)p258〜259には、相補トラン
ジスタ回路を差動アナログスイッチとして用いたものが
記載されている。Furthermore, "new low frequency high frequency circuit design manual" CQ
(Published by 1988, April 30, first edition), p258 to 259, describe the use of a complementary transistor circuit as a differential analog switch.
また、高精細CRTディスプレイ装置の広帯域ビデオ増
幅系の比較的最近の研究成果は、高精度の高周波出力段
帰還を行う型式として、1989年、アイ・イー・イー・イ
ー・インタナショナル・ソリッドステート・サーキット
・カンファレンス・ダイジェスト・オブ・テクニカル・
ペーパーズ,70頁から71頁(1989 IEEE International S
olid−State Circuits Conference Digest ofTechnical
Papers pp.70−71(Feb.1989))において論じられて
いる。さらに、高周波出力段から高周波帰還を行わない
カスコード形式のものについてはアイ・イー・イー・イ
ー・トランザクション・オン・コンシューマ・エレクト
ロニクス第34巻,第3号1989年8月426頁から433頁(IE
EE Transactionson Consumer Electronics,Vol.34,No.
3,AUGUST 1988 pp.426−433)に開示されている。Also, relatively recent research results on wideband video amplification systems for high-definition CRT display devices have been reported in 1989 as a model that provides high-precision high-frequency output stage feedback. Circuit Conference Digest of Technical
Papers, pp. 70-71 (1989 IEEE International S
olid-State Circuits Conference Digest of Technical
Papers pp. 70-71 (Feb. 1989)). Further, for the cascode type in which no high-frequency feedback is performed from the high-frequency output stage, see IEE Transaction on Consumer Electronics, Vol. 34, No. 3, August 1989, pp. 426-433 (IE
EE Transactionson Consumer Electronics, Vol. 34, No.
3, AUGUST 1988 pp.426-433).
ここで、上記特開昭61−228778号公報に記載された従
来技術は機能面では必要を満たしうるも、各機能回路の
簡略化や増幅段数の削減については十分な配慮がなされ
ておらず、回路構成が複雑化して招来の動作周波数の広
帯域化に応じ難い問題があった。また、先に挙げたUSP3
件及び差動アナログスイッチなどの文献は、相補トラン
ジスタ回路などの要素技術が個々に記載されているもの
の、本発明のように、相補トランジスタ回路をビデオ増
幅器のゲインコントローラや、出力段のカレントミラー
回路等に全面的に用いて簡略化することに関しては何等
言及されていない。Here, the prior art described in the above-mentioned Japanese Patent Application Laid-Open No. 61-228778 can satisfy the necessity in terms of functions, but sufficient consideration has not been given to simplification of each functional circuit and reduction of the number of amplification stages. There has been a problem that the circuit configuration is complicated and it is difficult to respond to the increase in the operating frequency band. Also, USP3 mentioned earlier
Documents such as the subject and differential analog switch describe elementary technologies such as complementary transistor circuits individually, but as in the present invention, the complementary transistor circuit is used as a gain controller for a video amplifier and a current mirror circuit for an output stage. Nothing is mentioned about the simplification by using it all over.
更に、上記従来技術のうち、高周波負帰還方式は回路
の一巡ループの遅れのために高周波において利得余裕,
位相余裕が不足して発振等の不安定現象が顕在化し、ま
た高電圧出力段からの負帰還ループ自体が増幅器の負荷
となって高周波電力を消費するため、広帯域動作を制限
する要因となっている。Further, among the above prior arts, the high frequency negative feedback system has a gain margin at a high frequency due to a delay of a circuit loop,
Instable phenomena such as oscillation become apparent due to insufficient phase margin, and the negative feedback loop from the high-voltage output stage itself becomes a load on the amplifier and consumes high-frequency power, thus limiting the broadband operation. I have.
前述の従来技術のうちカスコード増幅方式ではカスコ
ード段の信号電流を精度良く維持することにより出力段
からの高周波信号負帰還路は省略することが可能であ
り、高周波負帰還に伴う前述の不安定性の問題を回避で
きるためより広帯域化が可能である。しかしながらカス
コード方式も増幅器出力電圧にビデオ信号のバックポー
チ点に対応して基準直流電圧を発生するための直流再生
用の負帰還路は省略し得ないから依然として高電圧出力
段に接続される帰還路は残って負荷となるため、広帯域
化,低消費電力化の制限要因となっている。それは、高
電圧出力段に接続される高精度の帰還用抵抗は比較的大
きな消費電力に耐えるため大形となりその寄生容量によ
る消費電力(∝ΔCV2f)が大きいためである。また、こ
の寄生負荷(1例として1〜2PF)は高精細CRTのカソー
ド負荷容量(1例として4〜6PF)が技術進歩により年
々小さくなる傾向にあってその比率を増す結果になって
いる。In the cascode amplification method of the above-described conventional techniques, it is possible to omit the high-frequency signal negative feedback path from the output stage by accurately maintaining the signal current of the cascode stage. Since the problem can be avoided, a wider band can be achieved. However, even in the cascode system, a negative feedback path for DC regeneration for generating a reference DC voltage corresponding to the back porch point of the video signal to the amplifier output voltage cannot be omitted, so the feedback path still connected to the high voltage output stage Remains as a load, which is a limiting factor in widening the bandwidth and reducing power consumption. The reason is that the high-precision feedback resistor connected to the high-voltage output stage is large in size to withstand relatively large power consumption and large in power consumption (∝ΔCV 2 f) due to its parasitic capacitance. In addition, the parasitic load (for example, 1 to 2 PF) tends to be reduced year by year due to technological progress of the cathode load capacity (for example, 4 to 6 PF) of a high-definition CRT, and the ratio is increased.
本発明の目的は広帯域,低消費電力の高周波増幅回路
を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a high frequency amplifier circuit having a wide band and low power consumption.
上記目的は、負荷に接続された第1の高電圧出力トラ
ンジスタと、第1の高電圧出力トランジスタとカスコー
ド接続された複数の第2の低圧トランジスタとを有し、
入力信号を複数の第2のトランジスタに入力することに
よって、第1の高電圧出力トランジスタを駆動する高周
波増幅器において、複数の第2のトランジスタと共通に
バイアスされて複数の第2のトランジスタとカレントミ
ラーを構成する第3のトランジスタに流れる電流を直流
分再生のために入力信号への帰還信号とすることにより
達成することができる。The above object has a first high-voltage output transistor connected to a load, and a plurality of second low-voltage transistors cascode-connected to the first high-voltage output transistor,
By inputting an input signal to a plurality of second transistors, a high-frequency amplifier driving a first high-voltage output transistor is biased in common with the plurality of second transistors to form a current mirror with the plurality of second transistors. Can be achieved by using the current flowing in the third transistor constituting the above as a feedback signal to the input signal for DC component reproduction.
本発明では、第1の高電圧出力トランジスタと相似な
関係を有する第3のトランジスタを設けて、間接的に第
1の高電圧出力トランジスタの出力と等価な信号を第3
のトランジスタから得て、この信号を直流再生のために
帰還することにより高電圧出力段からの直接帰還を総て
省略することになり、高電圧出力段の負荷を軽減し、そ
れによって広帯域、低消費電力化を実現できる。According to the present invention, a third transistor having a similar relationship to the first high-voltage output transistor is provided, and a signal equivalent to the output of the first high-voltage output transistor is indirectly output to the third transistor.
The direct feedback from the high-voltage output stage is omitted altogether by reducing the load on the high-voltage output stage, thereby reducing the load on the high-voltage output stage. Power consumption can be reduced.
以下、本発明の一実施例を図1により説明する。 Hereinafter, one embodiment of the present invention will be described with reference to FIG.
図1は本発明の間接帰還型のビデオ増幅器とそれを用
いたCRTディスプレイ装置の回路ブロック図を示してい
る。FIG. 1 is a circuit block diagram of an indirect feedback type video amplifier of the present invention and a CRT display device using the same.
図1におけるビデオ増幅器は、LSI回路で構成されて
いる低電圧の駆動段80と高電圧増幅器の出力段70で構成
され、駆動段80と高電圧出力段70とはカスコード増幅器
を構成するように接続されている。The video amplifier in FIG. 1 includes a low-voltage driving stage 80 composed of an LSI circuit and an output stage 70 of a high-voltage amplifier, and the driving stage 80 and the high-voltage output stage 70 constitute a cascode amplifier. It is connected.
低電圧の駆動段80の入力には信号源ESから75Ωの終端
抵抗RS,大容量の結合キヤパシタCX1を介してアナログビ
デオ信号が印加されている。高電圧出力段70の出力はブ
ライトネス制御のバイアス電圧源75を介してCRTのカソ
ード電極へ接続されており、駆動段80の入力端子T11に
印加されたビデオ信号は増幅されてCRTのカソード電極
を駆動し、印加された信号に応じてCRTを表示する。From the signal source E S is the input of the driving stage 80 of the low voltage 75Ω termination resistor R S, the analog video signal is applied via a coupling Kiyapashita C X1 of large capacity. The output of the high voltage output stage 70 is connected to the cathode electrode of the CRT via a bias voltage source 75 for brightness control, and the video signal applied to the input terminal T11 of the drive stage 80 is amplified and the cathode electrode of the CRT is amplified. Drive and display CRT according to applied signal.
駆動段80の構成は、入力段の2入力のバッファ付マル
チプレクサ,その出力側に接続される変換インピーダン
スZXを有する電圧/電流(V/I)変換回路20、さらに、
その次には乗算機能を用いたゲインコントローラ31が接
続されている。ゲインコントローラ31は制御回路32,抵
抗RG1を介して抵抗RG2から制御電圧が与えられている。Configuration of the driving stage 80, two inputs of Buffered multiplexer input stage, voltage / current (V / I) converter circuit 20 having a conversion impedance Z X, which is connected to its output side, and further,
Next, a gain controller 31 using a multiplication function is connected. The gain controller 31 is supplied with a control voltage from a resistor RG2 via a control circuit 32 and a resistor RG1 .
ゲインコントローラ31の出力は互いに逆相の2つの電
流出力を有しており、補助カレントミラーアンプ40で2
つの電流出力の差をとり、出力段カレントミラーアンプ
51〜54を駆動するよう接続されている。The output of the gain controller 31 has two current outputs having phases opposite to each other.
Output stage current mirror amplifier
Connected to drive 51-54.
帰還用カレントミラーアンプ69は外付抵抗RFを介して
5V電源VCCへ接続されると共に、その出力はサンプリン
グスイッチ61,キャパシタCX2,アンプ62,抵抗R89,R90を
介して入力に負帰還されるよう接続されている。The feedback current mirror amplifier 69 is connected via an external resistor R F
The output is connected to a 5 V power supply V CC , and its output is connected to the input via the sampling switch 61, the capacitor C X2 , the amplifier 62, and the resistors R 89 and R 90 so as to be negatively fed back to the input.
出力段カレントミラーアンプ51〜54の出力はまとめら
れて高電圧出力段70へ接続されている。高電圧出力段70
は高電圧パワートランジスタ71,ダイオード72,負荷抵抗
RLからなる回路とトランジスタ73,74からなるバッファ
アンプで構成されている。The outputs of the output stage current mirror amplifiers 51 to 54 are collectively connected to the high voltage output stage 70. High voltage output stage 70
Is high voltage power transistor 71, diode 72, load resistance
It is composed of a circuit composed of RL and a buffer amplifier composed of transistors 73 and 74.
以上のように構成されているビデオ増幅器は利得が10
0倍余の高電圧出力の反転形アンプである。ここで、駆
動段80への入力電圧をvi、出力段70の出力電圧をv0、駆
動段80の内部の利得をK、V/I変換部の外付インピーダ
ンスをZX、高電圧出力段70の負荷抵抗をRLとすると出力
電圧v0は式(1)のようになる。The video amplifier configured as described above has a gain of 10
This is an inverting amplifier with a high voltage output of about 0 times. Here, the input voltage to the drive stage 80 is v i , the output voltage of the output stage 70 is v 0 , the internal gain of the drive stage 80 is K, the external impedance of the V / I converter is Z X , and the high voltage output Assuming that the load resistance of the stage 70 is R L , the output voltage v 0 is as shown in equation (1).
ただし、Kはゲインコントローラ31の制御電圧によっ
て変化する値である。 Here, K is a value that changes according to the control voltage of the gain controller 31.
さて、図2(a),(b)で示すようにビデオ入力信
号は最大1VPP程度の交流信号として与えられるのに対
し、CRTのカソードを制御する出力信号は所定の直流の
高電圧が重畳された直流信号として与える必要があるた
め、安定かつ正確な直流分を再生する必要がある。この
基準直流レベルは図2(a),(b)の波形,水平同期
パルス後のバックポーチとして示されている時点で行わ
れる。図1の本発明の実施例における動作は次のように
して行われる。As shown in FIGS. 2 (a) and 2 (b), the video input signal is provided as an AC signal having a maximum of about 1 V PP , while the output signal for controlling the cathode of the CRT is a superimposed predetermined DC high voltage. Therefore, it is necessary to reproduce a stable and accurate DC component. This reference DC level is performed at the time shown as the back porch after the horizontal synchronization pulse in the waveforms of FIGS. 2 (a) and 2 (b). The operation of the embodiment of the present invention shown in FIG. 1 is performed as follows.
図1のサンプルホールドスイッチ61のサンプリング制
御端子T61にバックポーチ時点の周期的なサンプリング
パルスが加えられると帰還用カレントミラー回路69から
の帰還電圧はサンプリングスイッチ61を介してホールド
回路のキャパシタCX2を充電し、アンプ62,バイアス抵抗
R89を介し入力へ帰還される。この帰還ループの直流一
巡利得は数100倍である。この帰還は、正相のカレント
ミラー69の外付抵抗RFによる電圧降下を帰還する負帰還
であるから入力段のCX1・R90の時定数よりも十分長い時
間後には増幅器は一定値に落ちつく。ここで、バックポ
ーチの時点における基準直流レベルについて検討する。
出力段カレントミラーアンプ51〜54に流れる電流をI0,
帰還用カレントミラーアンプ69に流れる電流をI0/Nとす
ると、高電圧出力段70の直流分の出力電圧をV0,帰還用
カレントミラーアンプ69からの帰還電圧をVF,高電圧出
力段70の電源電圧をVH,低電圧の駆動段80の電源電圧をV
CCとすると直流分の出力電圧V0、帰還電圧VFは式(2)
のように表わすことができる。When a periodic sampling pulse at the time of the back porch is applied to the sampling control terminal T61 of the sample and hold switch 61 in FIG. 1, the feedback voltage from the feedback current mirror circuit 69 passes through the sampling switch 61 to the capacitor C X2 of the hold circuit. Charge, amplifier 62, bias resistor
It is fed back to the input via the R 89. The DC loop gain of this feedback loop is several hundred times. This feedback is a constant value amplifier after sufficient time longer than the time constant of C X1 · R 90 in the input stage because it is a negative feedback for feeding back the voltage drop due to external resistance R F of the positive phase of the current mirror 69 Calm down. Here, the reference DC level at the time of the back porch will be considered.
The current flowing through the output stage current mirror amplifiers 51 to 54 is represented by I 0 ,
Assuming that the current flowing through the feedback current mirror amplifier 69 is I 0 / N, the DC output voltage of the high voltage output stage 70 is V 0 , the feedback voltage from the feedback current mirror amplifier 69 is V F , and the high voltage output stage The power supply voltage of 70 is V H and the power supply voltage of the low-voltage drive stage 80 is V
Output voltage V 0 which DC component to the CC, a feedback voltage V F is the formula (2)
Can be expressed as
この式(2)からI0を消去すると次のように表わせ
る。 When I 0 is deleted from the equation (2), it can be expressed as follows.
すなわち式(3)の(VB−V0)は出力振幅を決めるも
のであり、これはNRL/RF・(VCC−VF)によって決めら
れることを示しており、所望の出力振幅を得るために
は、アンプ62の基準端子T63によってVFを変えるか、RF
を変えればよいことがわかる。 That (V B -V 0) of formula (3) is intended for determining the output amplitude, which indicates that the determined by NR L / R F · (V CC -V F), a desired output amplitude In order to obtain V F , change V F by the reference terminal T63 of the amplifier 62 or R F
Can be changed.
図1に示したビデオ増幅器における帰還は、出力電流
と相似な帰還用の電流を発生させて行う間接帰還である
が、カレントミラー回路を利用した場合の比率Nはトラ
ンジスタのエミッタ寸法比に依存しているため電流I0の
大,小範囲に拘らず安定なため高精度な出力電圧の制御
が可能である。The feedback in the video amplifier shown in FIG. 1 is an indirect feedback performed by generating a feedback current similar to the output current. However, the ratio N when using a current mirror circuit depends on the emitter size ratio of the transistor. large current I 0 for that, it is possible to control the stable for highly accurate output voltage irrespective of the small range.
かくして、高電圧出力段70には一切の帰還用インピー
ダンス素子が不要となり、その分の寄生容量による消費
電力(ΔCV2f)がなくなり、低消費電力で広帯域動作が
可能になる。また低電圧振幅の帰還なので帰還の応答が
高速である。さらに、小形化や信頼性の面でも有用であ
る。Thus, no feedback impedance element is required in the high-voltage output stage 70, power consumption (ΔCV 2 f) due to the parasitic capacitance is eliminated, and wideband operation with low power consumption becomes possible. Also, since the feedback has a low voltage amplitude, the response of the feedback is fast. Further, it is also useful in terms of miniaturization and reliability.
図3に間接帰還型ビデオ増幅器の他の実施例を示す。
同図において、ビデオアンプは低電圧の駆動段80,高電
圧出力段70,サンプルホールド回路60、などからなって
おり、低電圧の駆動段80の入力端子T11には入力キャパ
シタCX1を介して端子1に入力信号(図示せず)が加え
られる。高電圧出力段70の出力はCRTのカソードRに接
続される。図3の電圧供給電源は高電圧電源+VH(例え
ば120V)と低電圧電源+VCC(例えば10V)である。FIG. 3 shows another embodiment of the indirect feedback video amplifier.
In the figure, the video amplifier comprises a low-voltage drive stage 80, a high-voltage output stage 70, a sample-and-hold circuit 60, etc., and the input terminal T11 of the low-voltage drive stage 80 is connected via an input capacitor C X1. An input signal (not shown) is applied to terminal 1. The output of the high voltage output stage 70 is connected to the cathode R of the CRT. 3 are a high voltage power supply + V H (for example, 120 V) and a low voltage power supply + V CC (for example, 10 V).
高電圧出力段70は数100Ωの負荷抵抗RLと高周波パワ
ートランジスタ71で構成され、そのベースには+VCCの
固定電圧が与えられている。パワートランジスタ71のエ
ミッタには低圧部の出力段カレントミラー51,52,53がエ
ミッタ抵抗RE1に接続されており、いわゆるカスコード
増幅器を構成している。また出力段カレントミラー51,5
2,53のベースを共通にしたトランジスタQ69とエミッタ
抵抗RE2が並列に接続され、それらの共通ベースは前置
増幅器81の出力に接続される。トランジスタQ69のコレ
クタは抵抗RFを介して電源+VCCに接続されると共に、
サンプルホールド回路60のスイッチ61に入力される。ス
イッチ61の出力側はホールドキャパシタCX2及び増幅器6
2の入力側に接続される。増幅器62の他方の入力には抵
抗R601,R602からなる電源+VCCの分圧電圧が入力され、
増幅器62の出力側63は抵抗R89を介して前置増幅器81の
入力に接続されている。この閉ループの一巡利得は数10
0程度になっている。The high-voltage output stage 70 includes a load resistance RL of several hundred ohms and a high-frequency power transistor 71, and has a base supplied with a fixed voltage of + V CC . The emitter of the power transistor 71. The output stage current mirror 51, 52 and 53 of the low pressure section is connected to the emitter resistor R E1, constitute a so-called cascode amplifier. Output stage current mirrors 51 and 5
Transistor Q69 and emitter resistor R E2 in which the base common 2, 53 are connected in parallel, their common base connected to the output of the preamplifier 81. The collector of the transistor Q69 is connected through a resistor R F in the power supply + V CC,
The signal is input to the switch 61 of the sample and hold circuit 60. The output side of the switch 61 is the hold capacitor C X2 and the amplifier 6
2 is connected to the input side. The other input of the amplifier 62 receives a divided voltage of the power supply + V CC composed of the resistors R601 and R602,
The output 63 of the amplifier 62 is connected via a resistor R89 to the input of a preamplifier 81. The loop gain of this closed loop is
It is about 0.
図3において、バックポーチの時点における基準直流
レベルについて検討する。高電圧出力段70の直流分の出
力電圧をV0,対応するトランジスタQ69よりの帰還電圧を
VF、トランジスタQ69,51,52,53のエミッタベース間電圧
をVBE,増幅器81の出力電圧をVAとすれば、直流分の出力
電圧V0,帰還電圧VFはそれぞれ式(5)、(6)のよう
に表わすことができる。In FIG. 3, the reference DC level at the time of the back porch will be considered. The output voltage of the DC component of the high voltage output stage 70 is V 0 , and the feedback voltage from the corresponding transistor Q69 is
Assuming that V F , the emitter-base voltage of the transistors Q69, 51, 52, 53 is V BE , and the output voltage of the amplifier 81 is V A , the output voltage V 0 and the feedback voltage V F of the direct current are expressed by the following equations (5). , (6).
式(5),(6)のVA−VBEを消去すると式(7)の
ように表わすことができる。 If V A −V BE in equations (5) and (6) is eliminated, it can be expressed as equation (7).
但し、 式(7)の(VH−V0)は出力振幅を示す。したがっ
て、所望のV0について(7)式を満足するように図3の
可変抵抗RFが設定される。 However, (V H −V 0 ) in the equation (7) indicates the output amplitude. Thus, the variable resistor R F in FIG. 3 so as to satisfy the desired for V 0 (7) equation is set.
以上のように構成されているので、サンプルホールド
回路60の制御入力端子T61にさきの図2の波形のバック
ポーチとして示した期間にサンプリングパルスが印加さ
れるとバックポーチの期間の出力電圧に相当する電圧が
サンプルホールドされ基準値と比較されて増幅器62,抵
抗R89を介して出力電圧を修正するように負帰還され
る。サンプリングパルスは水平同期(1H期間)毎に周期
的に加えられるから、ついには出力電圧の直流電圧は設
定した所望の値に等しくなり、その値を保持する。上述
した式(7)及び図3の構成においては、出力電圧と帰
還電圧の関係は温度等に依存しない対称な差動関係にな
っていることに注目されたい。そのため、高電圧出力段
からの帰還と同様な良好な精度で制御されるのである。With the above configuration, when a sampling pulse is applied to the control input terminal T61 of the sample and hold circuit 60 during the period shown as the back porch of the waveform of FIG. 2, it corresponds to the output voltage during the back porch. The sampled and held voltage is sampled and held, compared with a reference value, and negatively fed back to correct the output voltage via the amplifier 62 and the resistor R89. Since the sampling pulse is periodically applied every horizontal synchronization (1H period), the DC voltage of the output voltage finally becomes equal to the desired value which has been set, and holds the value. It should be noted that in the above-described equation (7) and the configuration of FIG. 3, the relationship between the output voltage and the feedback voltage is a symmetric differential relationship independent of temperature and the like. Therefore, control is performed with the same good accuracy as feedback from the high voltage output stage.
このように総て低電圧の駆動段の回路のみで出力,電
圧のバイアス制御が可能になった結果、高電圧出力段の
負荷は軽減され(1〜2PF程度)、数10%の帯域向上
と、高周波電力消費の軽減が可能になるのである。ま
た、高電圧出力段の帰還抵抗の省略はコストや信頼性の
点からも望ましく、また、回路の集積もし易くなる。As a result, the output and voltage bias can be controlled only by the circuits of the low-voltage drive stage. As a result, the load on the high-voltage output stage is reduced (about 1 to 2 PF), and the bandwidth is improved by several tens of percent. In addition, it is possible to reduce high-frequency power consumption. Further, it is desirable to omit the feedback resistor in the high voltage output stage from the viewpoint of cost and reliability, and it is easy to integrate circuits.
図4は図1の実施例に適用した間接帰還形ビデオ増幅
器の実施例である。FIG. 4 shows an embodiment of an indirect feedback video amplifier applied to the embodiment of FIG.
図5は間接帰還型ビデオ増幅器の他の一実施例であ
り、図4の実施例と異なる点は、図4のサンプルホール
ド回路60の代わりにピークホールド回路65を用いたこと
にある。このピークホールド回路65はダイオード66,6
7、抵抗R601〜R603,コンデンサCX,増幅器62からなり、
ダイオード66とコンデンサCXにより端子T85に発生する
電圧のピーク値(端子T85に発生する電圧極性は出力の
極性と同じである)をホールドするものである。これに
より、映像信号のバックポーチレベルに相当する電圧を
図4のようにタイミング信号を用いずとも得ることがで
き、図4と同様の効果が得られる。なお、ダイオード6
7,抵抗R603からなる回路は増幅器62の入力動作点を合わ
せるためのものである。FIG. 5 shows another embodiment of the indirect feedback video amplifier, which is different from the embodiment of FIG. 4 in that a peak hold circuit 65 is used instead of the sample and hold circuit 60 of FIG. This peak hold circuit 65 includes diodes 66 and 6
7, consisting of resistors R601 to R603, capacitor CX , amplifier 62,
The peak value of the voltage generated by the diode 66 and the capacitor C X to the terminal T85 (voltage polarity generated at the terminal T85 is same as is the polarity of the output) is to hold. Thereby, a voltage corresponding to the back porch level of the video signal can be obtained without using a timing signal as in FIG. 4, and the same effect as in FIG. 4 can be obtained. Note that diode 6
7. The circuit composed of the resistor R603 is for adjusting the input operating point of the amplifier 62.
(1)本発明によれば、増幅器出力側の等価負荷が軽減
でき、また大部分の回路が直流モードで動作するので高
速,広帯域動作が可能になる。具体的にはビデオ増幅器
の帯域は250MHz〜300MHzで5Mピクセル以上の高精細CRT
ディプレイ装置が実現でき、ICドライバのみで帯域500M
Hzが実現される。(1) According to the present invention, the equivalent load on the amplifier output side can be reduced, and since most circuits operate in the DC mode, high-speed, wide-band operation is possible. Specifically, the bandwidth of the video amplifier is 250MHz to 300MHz and high definition CRT with 5M pixels or more
Display device can be realized, 500M band only with IC driver
Hz is realized.
(2)本発明によれば、電流信号で動作できるので、信
号のダイナミックレンジを大きくでき、高精度にでき
る。本発明により、必要な信号レンジで±0.5%以下の
精度が容易に達成できる。(2) According to the present invention, since operation can be performed with a current signal, the dynamic range of the signal can be widened and high accuracy can be achieved. According to the present invention, an accuracy of ± 0.5% or less can be easily achieved in a required signal range.
(3)上述の理由で、低電圧電源で動作可能であり、低
消費電力化が図れ、集積化し易くなる。(3) For the above-mentioned reason, it is possible to operate with a low voltage power supply, to reduce power consumption, and to facilitate integration.
(4)本発明によれば、回路規模が小形で簡単になるの
で安価にできるとともに信頼性が向上できる。(4) According to the present invention, since the circuit scale is small and simple, the cost can be reduced and the reliability can be improved.
(5)本発明によれば、電流信号でかつ必要に応じて差
動動作させるのでグランドの電位変動等に対して強くS/
N比が向上できる。(5) According to the present invention, since differential operation is performed with a current signal and as necessary, S /
N ratio can be improved.
(6)同上の理由により、信号の加減算レベルシフトが
容易になり、新しい機能に対応し易い。(6) For the same reason, it is easy to shift the level of addition and subtraction of a signal, and it is easy to cope with a new function.
(7)本発明の出力段分割により、端子の実効リードイ
ンダクタンスを小さくでき、また高電圧出力段の広帯域
化が容易になる。(7) By dividing the output stage according to the present invention, the effective lead inductance of the terminal can be reduced, and the band of the high voltage output stage can be easily widened.
第1図は本発明の一実施例を示す回路ブロック図、第2
図はビデオ信号の入出力波形を示す図、第3図は間接帰
還ビデオ増幅器の他の実施例を示す回路図、第4図は第
1図の実施例に示した間接帰還型ビデオ増幅器の回路
図、第5図は間接帰還型ビデオ増幅器の他の実施例を示
す図 20……V/I変換回路、31……ゲインコントローラ、40…
…補助カレントミラーアンプ、51〜54……出力段カレン
トミラーアンプ、61……サンプルホールドスイッチ、62
……アンプFIG. 1 is a circuit block diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a diagram showing input / output waveforms of a video signal, FIG. 3 is a circuit diagram showing another embodiment of the indirect feedback video amplifier, and FIG. 4 is a circuit of the indirect feedback video amplifier shown in the embodiment of FIG. FIG. 5 shows another embodiment of the indirect feedback video amplifier. FIG. 20: V / I conversion circuit, 31: gain controller, 40:
... Auxiliary current mirror amplifier, 51-54 ... Output stage current mirror amplifier, 61 ... Sample hold switch, 62
……Amplifier
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平1−118665 (32)優先日 平1(1989)5月15日 (33)優先権主張国 日本(JP) (72)発明者 佐瀬 隆志 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 山下 賢吉 茨城県日立市大みか町5丁目2番1号 株式会社日立製作所大みか工場内 (56)参考文献 特開 昭60−51309(JP,A) 特開 昭61−274410(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (31) Priority claim number Japanese Patent Application No. 1-118665 (32) Priority date Hei 1 (1989) May 15 (33) Priority claim country Japan (JP) (72) Inventor Takashi Sase 4026 Kuji-cho, Hitachi City, Ibaraki Pref.Hitachi, Ltd.Hitachi Research Laboratory Co., Ltd. (72) Inventor Kenkichi Yamashita 5-2-1 Omika-cho, Hitachi City, Ibaraki Pref. 60-51309 (JP, A) JP-A-61-274410 (JP, A)
Claims (1)
ジスタと、上記第1の高電圧出力トランジスタとカスコ
ード接続された複数の第2の低圧トランジスタとを有
し、入力信号に応じた信号を複数の上記第2のトランジ
スタに入力することによって、上記第1の高電圧出力ト
ランジスタを駆動する高周波増幅器において、 複数の上記第2のトランジスタと共通にバイアスされて
複数の上記第2のトランジスタとカレントミラーを構成
する低電圧源に接続された第3のトランジスタに流れる
電流を直流分再生のために上記入力信号への負帰還信号
とすることを特徴とする高周波増幅回路。1. A signal according to an input signal, comprising: a first high-voltage output transistor connected to a load; and a plurality of second low-voltage transistors cascode-connected to the first high-voltage output transistor. Is input to the plurality of second transistors to drive the first high-voltage output transistor. In the high-frequency amplifier, the bias is commonly biased to the plurality of second transistors and the plurality of second transistors are A high-frequency amplifier circuit, wherein a current flowing through a third transistor connected to a low-voltage source constituting a current mirror is used as a negative feedback signal to said input signal for DC component reproduction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033772A JP2846034B2 (en) | 1989-02-17 | 1990-02-16 | High frequency amplifier circuit |
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3617089 | 1989-02-17 | ||
JP1-36170 | 1989-02-17 | ||
JP11866589 | 1989-05-15 | ||
JP1-118662 | 1989-05-15 | ||
JP11866189 | 1989-05-15 | ||
JP11866289 | 1989-05-15 | ||
JP1-118661 | 1989-05-15 | ||
JP1-118665 | 1989-05-15 | ||
JP2033772A JP2846034B2 (en) | 1989-02-17 | 1990-02-16 | High frequency amplifier circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8140144A Division JP2659005B2 (en) | 1996-06-03 | 1996-06-03 | High frequency amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0394505A JPH0394505A (en) | 1991-04-19 |
JP2846034B2 true JP2846034B2 (en) | 1999-01-13 |
Family
ID=27521554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2033772A Expired - Lifetime JP2846034B2 (en) | 1989-02-17 | 1990-02-16 | High frequency amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2846034B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2610361B2 (en) * | 1990-07-19 | 1997-05-14 | 株式会社東芝 | Semiconductor integrated circuit |
KR101022655B1 (en) * | 2004-04-29 | 2011-03-22 | 삼성에스디아이 주식회사 | Field emission display apparatus with separated grounds |
JP2005354445A (en) | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Differential amplification circuit, operational amplifier circuit and light receiving amplifier circuit using the same, function selector circuit and light receiving circuit using the same |
JP4585269B2 (en) * | 2004-10-20 | 2010-11-24 | 株式会社東芝 | Ultrasonic diagnostic apparatus and ultrasonic probe |
US7859342B2 (en) | 2005-10-25 | 2010-12-28 | Panasonic Corporation | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344153A (en) * | 1976-10-04 | 1978-04-20 | Hitachi Ltd | Gain control circuit |
JPS58164339U (en) * | 1982-04-23 | 1983-11-01 | 株式会社東芝 | Signal switching circuit |
JPS6048606A (en) * | 1983-08-29 | 1985-03-16 | Nec Corp | Current source circuit |
JPS6051309A (en) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | Gain control circuit |
JPS61274410A (en) * | 1985-05-29 | 1986-12-04 | Hitachi Ltd | Amplifying circuit |
JPS62295515A (en) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | Integrated circuit |
-
1990
- 1990-02-16 JP JP2033772A patent/JP2846034B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0394505A (en) | 1991-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3478989B2 (en) | Output circuit | |
US5907262A (en) | Folded-cascode amplifier stage | |
US5724519A (en) | Complementary transistor circuit and amplifier and CRT display device using the same | |
US20030164730A1 (en) | High duty cycle offset compensation for operational amplifiers | |
US5691657A (en) | Sample-and-hold circuit including a robust leakage current compensating circuit | |
JP2846034B2 (en) | High frequency amplifier circuit | |
JPH0550163B2 (en) | ||
JP2000010533A (en) | Liquid crystal display device | |
US7015756B1 (en) | Push-pull buffer/amplifier | |
JP3707212B2 (en) | Pulse output circuit | |
JP3338847B2 (en) | Class D power amplifier | |
JP2002111410A (en) | Improved slew rate for amplification circuit | |
JP2659005B2 (en) | High frequency amplifier circuit | |
JPH0548349A (en) | Differential amplifier circuit | |
JP3082655B2 (en) | Variable gain amplifier circuit | |
JP3169721B2 (en) | Function generator | |
JP3979720B2 (en) | Sample and hold circuit | |
GB2139032A (en) | Low power consumption power amplifier | |
JPH06310961A (en) | Signal gain control circuit | |
JPH0537810A (en) | Video output device | |
JPH0233384Y2 (en) | ||
JP3439142B2 (en) | Drive circuit | |
JPH10294624A (en) | Amplifier circuit provided with input current compensator | |
JPH05206759A (en) | Base current compensation circuit | |
JP2515569B2 (en) | LCD drive voltage generation circuit |