JP2840429B2 - Video signal communication method - Google Patents
Video signal communication methodInfo
- Publication number
- JP2840429B2 JP2840429B2 JP2287483A JP28748390A JP2840429B2 JP 2840429 B2 JP2840429 B2 JP 2840429B2 JP 2287483 A JP2287483 A JP 2287483A JP 28748390 A JP28748390 A JP 28748390A JP 2840429 B2 JP2840429 B2 JP 2840429B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- synchronization
- communication line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、複数の映像信号を重ね合わせて一画面に複
数の再生画面を表示する映像信号を通信方法に関する。The present invention relates to a method for communicating a video signal for displaying a plurality of reproduction screens on one screen by superimposing a plurality of video signals.
（ロ）従来の技術 第５図は、親画面となる映像信号と子画面となる映像
信号を重ね合わせる映像信号処理回路の構成を示すブロ
ック図である。(B) Conventional technology FIG. 5 is a block diagram showing a configuration of a video signal processing circuit for superimposing a video signal to be a main screen and a video signal to be a sub-screen.
親画面の映像信号X(t)は、例えば所定の同期信号に従
って動作するテレビカメラから得られるもので、その同
期信号に映像成分が重畳されてが構成される。そして、
子画面の映像信号Y(t)を得るテレビカメラ（１）は、テ
レビカメラ（１）内部で作成される同期信号に従って動
作し、同期信号を含む映像信号Y(t)を出力する。The video signal X (t) of the main screen is obtained, for example, from a television camera operating according to a predetermined synchronization signal, and is configured by superimposing a video component on the synchronization signal. And
The television camera (1 ) that obtains the video signal Y (t) of the small screen operates according to a synchronization signal created inside the television camera (1), and outputs a video signal Y (t) including the synchronization signal.
このように独自のタイミングで動作するテレビカメラ
（１）から出力される映像信号Y(t)は、映像信号X(t)に
対して各走査タイミングが一致しておらず、そのまま重
ね合わせることができない。そこで、画面制御回路
（２）は、映像信号Y(t)を一旦フィールドメモリ（３）
に記憶させ、このフィールドメモリ（３）から映像信号
X(t)の同期信号に従って読み出すことにより映像信号Y
(t)の各走査タイミングを映像信号X(t)のに一致させる
ように構成される。ここで、映像信号X(t)の同期信号
は、同期分離回路（４）に於いて映像信号X(t)から分離
されて画面制御回路（２）に与えられる。In this manner, the video signal Y (t) output from the television camera (1) operating at its own timing does not coincide with each scanning timing with respect to the video signal X (t) , and may be superimposed as it is. Can not. Therefore, the screen control circuit (2) temporarily stores the video signal Y (t) in the field memory (3).
In the field memory (3).
The video signal Y is read out by reading in accordance with the synchronization signal of X (t).
(t) constituted each scanning timing to match to the video signal X (t). Here, the synchronization signal of the video signal X (t) is separated from the video signal X (t) at the synchronous separation circuit (4) provided to the screen control circuit (2).
そして、選択パルスSPに従って映像信号X(t)或いは映
像信号Y(t)の一方を選択する合成回路（５）により映像
信号X(t),Y(t)が合成され、映像信号Z(t)が得られる。The video signals X (t) and Y (t) are synthesized by a synthesis circuit (5) that selects one of the video signal X (t) and the video signal Y (t) according to the selection pulse SP, and the video signal Z (t ) Is obtained.
例えば第６図に示すように、垂直及び水平方向に1/n
の大きさの子画面を親画面に重畳する場合、垂直及び水
平走査期間の1/nの期間に映像信号X(t)を映像信号Y(t)
と入れ換えるように選択パルスSPが設定される。即ち、
垂直走査期間に於いては、第７図（ａ）に示すように垂
直走査期間（1V）の1/nの期間（V/n）に選択パルスSPが
Ｌレベルとなり、合成回路（５）が映像信号Y(t)側に切
り換えられる。さらに水平走査期間に於いては、第７図
（ｂ）に示すように水平走査期間（1H）の1/nの期間（H
/n）に選択パルスSPがＬレベルとなる。ところで、垂直
及び水平方向の情報量が映像信号X(t)の1/nとなってい
る映像信号Y(t)は、映像情報を間引くか或いは合成する
ことで圧縮するか、予め画素数の少ない映像素子により
テレビカメラ（１）を構成することにより得られる。For example, as shown in FIG. 6, 1 / n in the vertical and horizontal directions.
Is superimposed on the main screen, the video signal X (t) is converted to the video signal Y (t) during 1 / n of the vertical and horizontal scanning periods.
The selection pulse SP is set so as to be replaced. That is,
In the vertical scanning period, as shown in FIG. 7 (a), the selection pulse SP becomes L level during 1 / n period (V / n) of the vertical scanning period (1V), and the synthesizing circuit (5) operates. Switching to the video signal Y (t) side. Further, in the horizontal scanning period, as shown in FIG. 7B, 1 / n of the horizontal scanning period (1H) (H
/ n), the selection pulse SP becomes L level. Meanwhile, the video signal Y (t) the amount of information in the vertical and horizontal directions has become 1 / n of the image signal X (t), or compressed by or synthetic thinned image information, in advance the number of pixels This can be obtained by configuring the television camera (1) with a small number of video elements.
以上のような構成によれば、親画面の一部を子画面と
置き換えることができ、一つのモニタ上に２画面を同時
に表示可能となる。According to the configuration described above, a part of the parent screen can be replaced with the child screen, and two screens can be simultaneously displayed on one monitor.
（ハ）発明が解決しようとする課題 しかしながら、上述の如き構成に於いては、映像信号
X(t)を一旦フィールドメモリ（３）に記憶させる必要が
あることから、映像信号Y(t)をデジタル値に変換するた
めのA/D変換器及びデジタル値を再び映像信号Y(t)に変
換するD/A変換器が必要となる。一般に、映像信号を処
理するA/D変換器及びD/A変換器は、高速動作が要求され
るために特殊な回路構成となり、コスト高を招く要因と
なる。(C) Problems to be Solved by the Invention However, in the above configuration, the video signal
Since it is necessary to temporarily store X (t) in the field memory (3), the A / D converter for converting the video signal Y (t) into a digital value and the digital value are converted into the video signal Y (t) again. A D / A converter is required to convert to D / A. In general, A / D converters and D / A converters that process video signals require a high-speed operation and therefore have a special circuit configuration, which causes an increase in cost.
また、全体の回路規模が大きくなることから、小型の
テレビカメラに内蔵することが困難で、映像信号の処理
のための装置が別途必要になり、撮像システムは高価な
ものとなる。In addition, since the entire circuit scale becomes large, it is difficult to incorporate it in a small-sized television camera, a separate device for processing video signals is required, and the imaging system becomes expensive.
（ニ）課題を解決するための手段 本発明は、上述の課題を解決するために成されたもの
で、その特徴とするところは、垂直走査及び水平走査の
同期信号を含む第１の映像信号を受ける映像信号処理装
置と第２の映像信号を得る撮像装置とが通信ラインで接
続され、上記映像信号処理装置が上記第１の映像信号か
ら上記同期信号を分離して上記通信ラインに重畳すると
共に、上記撮像装置が上記同期信号に同期して上記第２
の映像信号を得て上記通信ラインに重畳し、上記映像信
号処理装置で上記第１の映像信号と上記第２の映像信号
とを選択的に合成して同一画面に複数の再生画面を表示
する第３の映像信号を得る映像信号を通信方法に於い
て、上記通信ラインに重畳される同期信号の各走査タイ
ミングと上記撮像装置の動作タイミングとの位相差を検
波し、この位相差が所定の範囲以上のときに上記第２の
映像信号の通信ラインへの出力を停止することにある。(D) Means for Solving the Problems The present invention has been made to solve the above problems, and is characterized by a first video signal including a vertical scanning and a horizontal scanning synchronization signal. A video signal processing device receiving the video signal and an imaging device for obtaining a second video signal are connected by a communication line, and the video signal processing device separates the synchronization signal from the first video signal and superimposes the synchronization signal on the communication line. At the same time, the imaging device is synchronized with the synchronization signal and the second
And superimpose it on the communication line, and selectively combine the first video signal and the second video signal with the video signal processing device to display a plurality of playback screens on the same screen. In a communication method, a video signal for obtaining a third video signal is detected by detecting a phase difference between each scanning timing of a synchronizing signal superimposed on the communication line and an operation timing of the imaging device. The object of the present invention is to stop the output of the second video signal to the communication line when the value exceeds the range.
（ホ）作 用 本発明の映像信号の通信方法によれば、通信ラインに
重畳される同期信号に同期した第２の映像信号が第１の
映像信号の一部と置き換えられることで第１の映像信号
と第２の映像信号とが合成され、一画面上に第１及び第
２の画面を表示する第３の映像信号が得られる。このと
き、通信ライン上の同期信号に第２の映像信号が同期す
るまで第２の同期信号が通信ライン上に出力されないた
めに、通信ライン上の同期信号が保護されて誤動作防止
が図られる。(E) Operation According to the video signal communication method of the present invention, the first video signal is replaced by a part of the first video signal, in which the second video signal synchronized with the synchronization signal superimposed on the communication line is replaced. The video signal and the second video signal are combined to obtain a third video signal for displaying the first and second screens on one screen. At this time, since the second synchronization signal is not output on the communication line until the second video signal is synchronized with the synchronization signal on the communication line, the synchronization signal on the communication line is protected and malfunction is prevented.
（ヘ）実施例 本発明の一実施例を図面に従って説明する。(F) Embodiment One embodiment of the present invention will be described with reference to the drawings.
第１図は、本発明の映像信号の通信方法を採用した映
像信号処理回路の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a video signal processing circuit employing the video signal communication method of the present invention.
第１の映像信号X(t)は、例えば、テレビカメラ等の映
像装置から得られるもので、同期信号成分及び映像成分
を含んでいる。また、この映像信号X(t)は、テレビカメ
ラに限らず、映像信号の記録媒体からの再生信号或い
は、テレビジョン放送からの受信信号でも同様である。The first video signal X (t) is obtained from a video device such as a television camera, for example, and includes a synchronization signal component and a video component. The video signal X (t) is not limited to a television camera, and the same applies to a reproduced signal of a video signal from a recording medium or a received signal from a television broadcast.
同期分離回路（11）は、映像信号X(t)に重畳されてい
る同期信号成分を分離するもので、垂直同期成分及び水
平同期成分が混合されたコンポジット信号を作成する。
このコンポジット信号は、抵抗（12）を介してトランジ
スタ（13）のベースに接続され、このトランジスタ（1
3）のコレクタ側から抵抗（14）を介し、さらにコンデ
ンサ（15）を介して直流成分を除いて通信ライン（30）
に送出される。The sync separation circuit (11) separates a sync signal component superimposed on the video signal X (t) , and creates a composite signal in which a vertical sync component and a horizontal sync component are mixed.
This composite signal is connected via a resistor (12) to the base of a transistor (13),
3) From the collector side of the communication line (30) through the resistor (14) and through the capacitor (15) to remove the DC component
Sent to
一方、通信ライン（30）から入力される映像信号は、
第１の映像信号X(t)と共に合成回路（16）に入力され、
選択パルスSPに従って選択的に合成されて第３の映像信
号Z(t)が作成される。この合成回路（16）の構成は、第
５図と同一であり、画面を合成する所定のタイミングで
切り換え制御される。この合成回路（16）を切り換え制
御する選択パルスSPは、水平及び垂直走査タイミングを
受けて動作する選択パルス発生回路（17）により作成さ
れるもので、映像信号X(t)に同期している。即ち、選択
パルス発生回路（17）は、同期分離回路（11）からの垂
直同期信号VD、PLL回路（18）から得られる水平走査同
期のタイミングパルスHT及び水平同期信号HDを作成する
基本クロックCKに基づいて、映像信号X(t)の水平及び垂
直同期成分に同期した選択パルスSPを作成する。ここ
で、選択パルス発生回路（17）の動作が映像信号X(t)に
同期する前に選択パルスSPが合成回路（16）に供給され
るのを防止するため、PLL回路（18）がロックするまで
選択パルス発生回路（17）の出力を固定するために同期
検波回路（19）が設けられる。On the other hand, the video signal input from the communication line (30)
Input to the synthesizing circuit (16) together with the first video signal X (t) ,
The third video signal Z (t) is created by being selectively combined according to the selection pulse SP. The configuration of the synthesizing circuit (16) is the same as that of FIG. 5, and switching is controlled at a predetermined timing for synthesizing the screens. The selection pulse SP for switching and controlling the synthesizing circuit (16) is generated by a selection pulse generation circuit (17) that operates in response to horizontal and vertical scanning timings, and is synchronized with the video signal X (t) . . That is, the selection pulse generation circuit (17) includes a vertical synchronization signal VD from the synchronization separation circuit (11), a timing pulse HT for horizontal scanning synchronization obtained from the PLL circuit (18), and a basic clock CK for generating a horizontal synchronization signal HD. , A selection pulse SP synchronized with the horizontal and vertical synchronization components of the video signal X (t) is created. Here, to prevent the selection pulse SP from being supplied to the synthesis circuit (16) before the operation of the selection pulse generation circuit (17) is synchronized with the video signal X (t) , the PLL circuit (18) is locked. A synchronous detection circuit (19) is provided to fix the output of the selection pulse generation circuit (17) until the operation is completed.
以上のように、同期分離回路（11）、合成回路（16）
及び選択パルス発生回路（17）等により複数の映像信号
を合成する映像信号処理回路（10）が構成される。As described above, the sync separation circuit (11) and the synthesis circuit (16)
A video signal processing circuit (10) for combining a plurality of video signals is constituted by the selection pulse generation circuit (17) and the like.
この映像信号処理回路（10）に通信ライン（30）を介
して接続される撮像装置（20）は、通信ライン（30）の
同期信号に同期した映像信号Y(t)を得るもので、外部同
期で動作するテレビカメラ（21）を備える。このテレビ
カメラ（21）には、通信ライン（30）からの同期信号に
従う各種の同期信号が与えられるように構成され、テレ
ビカメラ（21）の撮像素子の走査タイミングを同期信号
に同期させることにより同期信号に同期した映像信号Y
(t)を得ている。An imaging device (20) connected to the video signal processing circuit (10) via a communication line (30) obtains a video signal Y (t) synchronized with a synchronization signal of the communication line (30). A television camera (21) that operates in synchronization. The television camera (21) is configured to be provided with various synchronization signals according to the synchronization signal from the communication line (30), and by synchronizing the scanning timing of the imaging device of the television camera (21) with the synchronization signal. Video signal Y synchronized with sync signal
(t) .
同期分離回路（22）は、通信ライン（30）上の同期信
号を検波して水平走査周期のトリガパルスTRを発生し、
このトリガパルスTRをPLL回路（23）に供給する。PLL回
路（23）は、トリガパルスTRを基準として水平走査周期
のタイミング信号HTを作成し、同期信号合成回路（24）
に供給する。また、同期信号合成回路（24）は、タイミ
ング信号HTを受けると共に垂直走査周期成分のトリガパ
ルスTRを受けて垂直同期信号VD及び水平同期信号HDを発
生する。即ち、同期信号合成回路（24）は、タイミング
信号HTを所定の数、例えばNTSC方式の場合には262或い
は263だけカウントすることにより垂直走査周期を決定
するように構成される。そして、垂直同期信号VD及び水
平同期信号HDがテレビカメラ（21）に供給され、テレビ
カメラ（21）から出力される映像信号Y(t)がコンデンサ
（25）を介して通信ライン（30）に出力される。この映
像信号Y(t)は、通信ライン（30）上の同期信号に同期し
ているため、同期信号とは時分割的に通信ライン（30）
に重畳されることになる。The sync separation circuit (22) detects a sync signal on the communication line (30) and generates a trigger pulse TR of a horizontal scanning cycle.
This trigger pulse TR is supplied to the PLL circuit (23). The PLL circuit (23) generates a timing signal HT of a horizontal scanning cycle based on the trigger pulse TR, and generates a synchronization signal synthesizing circuit (24).
To supply. The synchronizing signal synthesizing circuit (24) receives the timing signal HT and the trigger pulse TR of the vertical scanning cycle component, and generates the vertical synchronizing signal VD and the horizontal synchronizing signal HD. That is, the synchronizing signal synthesizing circuit (24) is configured to determine the vertical scanning period by counting the timing signal HT by a predetermined number, for example, 262 or 263 in the case of the NTSC system. Then, the vertical synchronizing signal VD and the horizontal synchronizing signal HD are supplied to the television camera (21), and the video signal Y (t) output from the television camera (21) is transmitted to the communication line (30) via the capacitor (25). Is output. Since the video signal Y (t) is synchronized with the synchronization signal on the communication line (30), it is time-divisionally synchronized with the communication line (30).
Will be superimposed.
ところで、撮像装置（20）の立ち上がりの際や、その
他何らかの理由でテレビカメラ（21）の動作が同期信号
に同期していない場合、映像信号Y(t)を通信ライン（3
0）に重畳させると同期信号との区別ができなくなり、P
LL回路（23）が動作しなくなることから、テレビカメラ
（21）の出力を停止するゲート回路（26）が設けられ、
水平同期信号HDとトリガパルスTRとの同期を検波する同
期検波回路（27）の出力に従ってテレビカメラ（21）の
出力が停止されるように構成される。従って、同期信号
成分が映像信号Y(t)の重畳により映像信号成分と混合さ
れることがなくなり、PLL回路（23）の誤動作が防止さ
れる。By the way, when the operation of the television camera (21) is not synchronized with the synchronization signal when the imaging device (20) starts up or for some other reason, the video signal Y (t) is transmitted to the communication line (3 ).
0) cannot be distinguished from the synchronization signal.
Since the LL circuit (23) does not operate, a gate circuit (26) for stopping the output of the television camera (21) is provided.
The output of the television camera (21) is stopped according to the output of the synchronous detection circuit (27) for detecting the synchronization between the horizontal synchronization signal HD and the trigger pulse TR. Accordingly, the synchronization signal component is not mixed with the video signal component due to the superposition of the video signal Y (t) , and the malfunction of the PLL circuit (23) is prevented.
第１図に示すように、映像信号処理回路（10）に映像
装置（20）を接続すれば、一つの通信ライン（30）によ
り、映像信号X(t)に同期した映像信号Y(t)を映像信号処
理回路（10）に与えることができ、この映像信号X(t)と
映像信号Y(t)とを合成回路（16）により選択的に出力す
ることで、同一画面上に映像信号X(t)に対応する再生画
面と映像信号Y(t)に対応する再生画面とを表示する映像
信号Z(t)が得られる。従って、映像信号の通信ラインを
簡略化することができる。As shown in FIG. 1, when a video device (20) is connected to the video signal processing circuit (10), the video signal Y (t) synchronized with the video signal X (t) is transmitted by one communication line (30 ). To the video signal processing circuit (10). The video signal X (t) and the video signal Y (t) are selectively output by the synthesizing circuit (16), so that the video signal X video signal for displaying a reproduction screen corresponding to the reproduction screen and the video signal Y (t) corresponding to (t) Z (t) is obtained. Therefore, the communication line for the video signal can be simplified.
第２図は、同期検波回路（19）、（27）の構成を示す
ブロック図で、第３図は、その動作を示すタイミング図
である。FIG. 2 is a block diagram showing the configuration of the synchronous detection circuits (19) and (27), and FIG. 3 is a timing chart showing the operation thereof.
この同期検波回路（19）、（27）は、例えば３ビット
のカウンタ（41）、２ビットのシフトレジスタ（42）、
ORゲート（43）及びNORゲート（44）で構成され、水平
同期信号HDとトリガパルスTRとの同期によってPLL回路
（18）、（23）がロックしたのを検知する。即ち、ORゲ
ート（42）には垂直同期信号VD及び水平同期信号HDと共
にトリガパルスTRが入力され、垂直同期信号VDのブラン
キング期間内でトリガパルスTRの各タイミングが水平同
期信号HDのブランキング期間に一致したときにORゲート
（43）がトリガパルスTR′を通過させてカウンタ（41）
をカウントアップする。カウンタ（41）は、３段のフリ
ップフロップで構成され、垂直同期信号VDに従ってリセ
ットされた後にトリガパルスTR′をカウントするもので
あり、垂直同期信号VDのブランキング期間内にトリガパ
ルスTR′が４パルス以上入力されると３段目のフリップ
フロップの出力が反転する。シフトレジスタ（42）は、
２段のフリップフロップで構成され、カウンタ（41）の
３段目のフリップフロップの出力を垂直イネーブル信号
VENに従うタイミングで取り込む。ここで垂直イネーブ
ル信号VENは、テレビフォーマットのコンポジット信号
に含まれるもので、垂直同期信号VDのブランキング期間
の特定期間、例えばNTSC方式の場合には第３図に示す如
くブランキング期間の3Hから6H（1Hは１垂直走査期間）
の期間にＬレベルとなる。従って、シフトレジスタ（4
2）は、垂直同期信号VDのブランキング期間の始まりか
ら6H期間の間に４パルス以上のトリガパルスTR′がカウ
ンタ（41）に入力されると、シフトレジスタ（42）の１
段目にＨレベルが取り込まれる。そして、次の垂直同期
信号VDのブランキング期間には、１段目のデータが２段
目に転送されると共に１段目に新たにカウンタ（41）の
３段目のフリップフロップの出力が取り込まれる。NOR
ゲート（44）は、シフトレジスタ（42）の１段目と２段
目とのデータを受けて検波信号LKを発生するように構成
され、従って、連続して２度の垂直同期信号VDのブラン
キング期間にカウンタ（41）にトリガパルスTR′が４パ
ルス以上入力されたときに検波信号LKがＨレベルにな
る。The synchronous detection circuits (19) and (27) include, for example, a 3-bit counter (41), a 2-bit shift register (42),
It comprises an OR gate (43) and a NOR gate (44), and detects that the PLL circuits (18) and (23) are locked by synchronizing the horizontal synchronizing signal HD and the trigger pulse TR. That is, the trigger pulse TR is input to the OR gate (42) together with the vertical synchronizing signal VD and the horizontal synchronizing signal HD, and each timing of the trigger pulse TR is adjusted within the blanking period of the vertical synchronizing signal VD. When the period matches, the OR gate (43) passes the trigger pulse TR 'and the counter (41)
Count up. The counter (41) is composed of three flip-flops and counts the trigger pulse TR 'after being reset according to the vertical synchronization signal VD. The trigger pulse TR' is generated within the blanking period of the vertical synchronization signal VD. When four or more pulses are input, the output of the third-stage flip-flop is inverted. The shift register (42)
The output of the third flip-flop of the counter (41) is composed of a two-stage flip-flop and the vertical enable signal.
Capture at the timing according to VEN. Here, the vertical enable signal VEN is included in the composite signal of the television format. The vertical enable signal VEN is included in a specific period of the blanking period of the vertical synchronization signal VD, for example, from 3H of the blanking period as shown in FIG. 6H (1H is one vertical scanning period)
During the period of L. Therefore, the shift register (4
2) When 4 or more trigger pulses TR 'are input to the counter (41) during the 6H period from the beginning of the blanking period of the vertical synchronization signal VD, the shift register (42) is reset to 1
The H level is taken in the stage. Then, during the next blanking period of the vertical synchronization signal VD, the data of the first stage is transferred to the second stage, and the output of the third stage flip-flop of the counter (41) is newly taken into the first stage. It is. NOR
The gate (44) is configured to generate the detection signal LK in response to the data of the first and second stages of the shift register (42). When four or more trigger pulses TR 'are input to the counter (41) during the ranking period, the detection signal LK goes high.
このような同期検波回路（19）、（27）によれば、垂
直同期信号VDのブランキング期間内で連続して水平同期
信号HDとトリガパルスTRとが同期したときにPLL回路（1
8）、（23）がロックしたこと検知できる。従って、検
波信号LKに基づいて選択パルス発生回路（17）の動作を
停止すること及び映像信号Y(t)の通信ライン（30）への
重畳を停止することで合成回路（16）とPLL回路（23）
の誤動作を防止することができる。According to such synchronous detection circuits (19) and (27), when the horizontal synchronization signal HD and the trigger pulse TR are continuously synchronized within the blanking period of the vertical synchronization signal VD, the PLL circuit (1
8) and (23) can be detected as locked. Therefore, the operation of the selection pulse generation circuit (17) is stopped based on the detection signal LK, and the superimposition of the video signal Y (t) on the communication line (30) is stopped, so that the synthesis circuit (16) and the PLL circuit are stopped. (twenty three)
Can be prevented from malfunctioning.
第４図は、選択パルス発生回路（17）の構成を示すブ
ロック図である。FIG. 4 is a block diagram showing a configuration of the selection pulse generation circuit (17).
この選択パルス発生回路（17）は、夫々２組のカウン
タ（51）、（52）及びデコーダ（53）、（54）からな
り、垂直同期信号VD、水平同期信号HD及び基本クロック
CKを受けて動作する。垂直走査周期で動作するカウンタ
（51）は、垂直同期信号VDでリセットされて水平同期信
号HDをカウントし、水平走査周期の出力をデコーダ（5
3）に与える。このデコーダ（53）は、カウンタ（51）
の出力をデコードして垂直走査周期のタイミング信号を
パルス合成回路（55）に与え、パルス合成回路（55）が
垂直走査成分の選択パルスSPVを作成する。一方水平走
査周期で動作するカウンタ（52）は、水平同期信号HDで
リセットされて基本クロックをカウントし、基本クロッ
クCK周期の出力をデコーダ（54）に与える。デコーダ
（54）は、同様にしてカウンタ（52）の出力をデコード
して水平走査周期のタイミング信号をパルス合成回路
（56）にあたえ、パルス合成回路（56）が水平走査成分
の選択パルスSPHを作成する。そして、ORゲート（57）
により選択パルスSPVと選択パルスSPHとが合成され、選
択パルスSPとして合成回路（16）に供給される。The selection pulse generating circuit (17) comprises two sets of counters (51) and (52) and decoders (53) and (54), respectively, and includes a vertical synchronizing signal VD, a horizontal synchronizing signal HD and a basic clock.
It operates in response to CK. The counter (51) operating in the vertical scanning cycle is reset by the vertical synchronization signal VD, counts the horizontal synchronization signal HD, and outputs the output in the horizontal scanning cycle to the decoder (5).
Give to 3). This decoder (53) has a counter (51)
Decodes the output of the given timing signal of the vertical scanning period to the pulse synthesizing circuit (55), the pulse synthesizing circuit (55) to create a selection pulse SP V of the vertical scan component. On the other hand, the counter (52) operating in the horizontal scanning cycle is reset by the horizontal synchronizing signal HD, counts the basic clock, and supplies the output of the basic clock CK cycle to the decoder (54). The decoder (54) similarly decodes the output of the counter (52) and provides a timing signal of the horizontal scanning period to the pulse synthesizing circuit (56), and the pulse synthesizing circuit (56) selects the horizontal scanning component selection pulse SP H. Create And the OR gate (57)
, The selection pulse SP V and the selection pulse SP H are combined, and supplied to the combination circuit (16) as the selection pulse SP.
尚、本実施例では、映像信号処理回路に１台の撮像装
置を接続した場合を例示してあるが、映像信号処理回路
を中心として複数の撮像装置を接続することも可能であ
る。このような場合でも、映像信号処理回路に対する各
撮像装置の接続は、夫々の一つの通信ラインにより行わ
れるため、通信回線が複雑になることはない。Note that, in the present embodiment, a case where one image pickup device is connected to the video signal processing circuit is illustrated, but it is also possible to connect a plurality of image pickup devices centering on the video signal processing circuit. Even in such a case, the connection of each imaging device to the video signal processing circuit is performed by each one communication line, so that the communication line is not complicated.
（ト）発明の効果 本発明によれば、複数の映像を一つの画面上に表示す
る所謂ピクチャーインピクチャーシステムを極めて簡単
な回路構成により実現することができると共に、通信ラ
イン上の同期信号が保護されることになり、PLL回路の
動作が確実に行われる。従って、複数の映像を同時に処
理する必要のある監視システム等に有効である。(G) Effects of the Invention According to the present invention, a so-called picture-in-picture system for displaying a plurality of videos on one screen can be realized with an extremely simple circuit configuration, and a synchronization signal on a communication line is protected. Thus, the operation of the PLL circuit is reliably performed. Therefore, it is effective for a monitoring system or the like that needs to process a plurality of videos simultaneously.
また、テレビジョン放送等の再生画面上に監視カメラ
からの映像を重ね合わせることもできるため、一般のテ
レビ画面をドアホンカメラの再生モニタとして利用する
こと可能になる。Further, since a video from a surveillance camera can be superimposed on a reproduction screen of a television broadcast or the like, a general television screen can be used as a reproduction monitor of a door phone camera.
第１図は本発明の映像信号の通信方法を採用した映像信
号処理装置のブロック図、第２図は同期検波回路のブロ
ック図、第３図は第２図の動作を示すタイミング図、第
４図は選択パルス発生回路のブロック図、図５は従来の
映像信号処理回路のブロック図、第６図は再生画面の模
式図、第７図（ａ）及び（ｂ）は第５図の動作を示すタ
イミング図である。 （１）（21）……テレビカメラ、（２）……画面制御回
路、（３）……フィールドメモリ、（４）（11）（22）
……同期分離回路、（５）（16）……合成回路、（10）
……映像信号処理回路、（17）……選択パルス作成回
路、（18）（23）……PLL回路、（19）（27）……同期
検波回路、（24）……同期信号合成回路、（26）……ゲ
ート回路。FIG. 1 is a block diagram of a video signal processing apparatus employing the video signal communication method of the present invention, FIG. 2 is a block diagram of a synchronous detection circuit, FIG. 3 is a timing chart showing the operation of FIG. 5 is a block diagram of a selection pulse generating circuit, FIG. 5 is a block diagram of a conventional video signal processing circuit, FIG. 6 is a schematic diagram of a reproduction screen, and FIGS. 7 (a) and (b) show the operation of FIG. It is a timing diagram shown. (1) (21) ... TV camera, (2) ... screen control circuit, (3) ... field memory, (4) (11) (22)
Synchronization separation circuit (5) (16) Synthesis circuit (10)
… Video signal processing circuit, (17)… Selection pulse generation circuit, (18) (23)… PLL circuit, (19) (27)… Synchronous detection circuit, (24)… Synchronous signal synthesis circuit, (26) ... Gate circuit.
Claims (3)
１の映像信号を受ける映像信号処理装置と第２の映像信
号を得る撮像装置とが通信ラインで接続され、上記映像
信号処理装置が上記第１の映像信号から上記同期信号を
分離して上記通信ラインに重畳すると共に、上記撮像装
置が上記同期信号に同期して上記第２の映像信号を得て
上記通信ラインに重畳し、上記映像信号処理装置で上記
第１の映像信号と上記第２の映像信号とを選択的に合成
して同一画面に複数の再生画面を表示する第３の映像信
号を得る映像信号の通信方法に於いて、上記通信ライン
に重畳される同期信号の各走査タイミングと上記撮像装
置の動作タイミングとの位相差を検波し、この位相差が
所定の範囲以上のときに上記第２の映像信号の通信ライ
ンへの出力を停止することを特徴とする映像信号の通信
方法。A video signal processing device for receiving a first video signal including a vertical scanning and horizontal scanning synchronization signal and an imaging device for obtaining a second video signal are connected by a communication line. Separating the synchronization signal from the first video signal and superimposing the same on the communication line, and the imaging device obtaining the second video signal in synchronization with the synchronization signal and superimposing the second video signal on the communication line; A video signal communication method for selectively synthesizing the first video signal and the second video signal in a video signal processing device to obtain a third video signal for displaying a plurality of playback screens on the same screen. Detecting a phase difference between each scanning timing of the synchronization signal superimposed on the communication line and the operation timing of the imaging device, and when the phase difference is equal to or greater than a predetermined range, the communication line of the second video signal is detected. Stop output to Communication method for a video signal, characterized in Rukoto.
号に同期した選択信号を作成し、この選択信号に従って
上記第１或いは第２の映像信号を選択的に合成すること
を特徴とする請求項第１項記載の映像信号の通信方法。2. A method according to claim 1, wherein a selection signal synchronized with the first video signal is generated based on the synchronization signal, and the first or second video signal is selectively synthesized according to the selection signal. The method for communicating a video signal according to claim 1.
差を検波し、この位相差が所定範囲以内になるまで上記
選択信号の上記合成回路への出力を停止することを特徴
とする請求項第２項記載の映像信号の通信方法。3. The method according to claim 1, wherein a phase difference between said selection signal and said synchronization signal is detected, and output of said selection signal to said synthesis circuit is stopped until said phase difference falls within a predetermined range. 3. The method for communicating a video signal according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287483A JP2840429B2 (en) | 1990-10-24 | 1990-10-24 | Video signal communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287483A JP2840429B2 (en) | 1990-10-24 | 1990-10-24 | Video signal communication method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08255064A Division JP3108368B2 (en) | 1996-09-26 | 1996-09-26 | Synchronous detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160879A JPH04160879A (en) | 1992-06-04 |
| JP2840429B2 true JP2840429B2 (en) | 1998-12-24 |
Family
ID=17717928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287483A Expired - Lifetime JP2840429B2 (en) | 1990-10-24 | 1990-10-24 | Video signal communication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840429B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182378A (en) * | 1982-04-19 | 1983-10-25 | Hoei:Kk | Synthesizer of television screen |
-
1990
- 1990-10-24 JP JP2287483A patent/JP2840429B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04160879A (en) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS611190A (en) | Color graphic overlay system | |
| KR100216162B1 (en) | Image pickup apparatus for synthesizing image signals and image signal processing system | |
| JP2593721Y2 (en) | Screen superimposition circuit | |
| JP2840429B2 (en) | Video signal communication method | |
| JP3108368B2 (en) | Synchronous detection circuit | |
| JP2919580B2 (en) | Video signal processing circuit and video signal communication method | |
| JP2640030B2 (en) | Solid-state imaging device | |
| JP4472098B2 (en) | Synchronization signal processing circuit and display device | |
| JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
| JPH04351173A (en) | Video display device | |
| KR0123724B1 (en) | Sync signal generation apparatus and video signal processing apparatus using it | |
| KR0143167B1 (en) | Pip display circuit of wide screen television receiver | |
| JP2719466B2 (en) | Imaging system | |
| JPH01106587A (en) | One-body type camera and vtr | |
| JP2657125B2 (en) | Imaging system | |
| JP2846870B2 (en) | Clamp circuit | |
| JPH0822046B2 (en) | Video signal reader | |
| JPH01132285A (en) | Picture memory control device | |
| JPH0514761A (en) | Color television receiver | |
| JPH0484580A (en) | Solid-state image pickup element | |
| JPH0548988A (en) | Slave screen overlapping display circuit | |
| JPH0777437B2 (en) | Solid-state imaging device and screen display method | |
| JPH01132284A (en) | Picture memory control device | |
| JPS63211880A (en) | Image signal processor | |
| JPH06334908A (en) | Image pickup device |