JP2838817B2 - 動き補償演算装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動き補償演算回路に係
り、特に、動画像符号化処理中の動き補償を全探索法で
行う動き補償演算装置に関する。

【０００２】

【従来の技術】従来の動き補償演算回路において、４画
素×４ラインの画素ブロックを例として説明する。

【０００３】（１） 動き補償 動き補償の対象となる画素ブロックについて説明する。
図１３は動き補償演算の対象となる被探索画素ブロック
とテンプレートを示す図である。

【０００４】まず、テンプレート１と前フレーム２中の
決められた探索領域の中の被探索ブロック間で以下に示
す式により画素ブロック内の対応する画素の差分絶対値
和であるＬ１ノルムまたは、差分自乗和であるＬ２ノル
ムのいずれかを計算する。

【０００５】 Ｌ１ノルム＝Σ｜Ｘj （ｉ）−Ｙ（ｉ）｜ ｉ＝０−１５ (1) Ｌ２ノルム＝Σ（Ｘj （ｉ）−Ｙ（ｉ））² ｉ＝０−１５ (2) ここで、ｊは複数の被探索ブロックにつけられた番号を
表し、Ｘj （ｉ）は、前フレーム２から切り出した被探
索ブロックｊ中の画素である。図１３中では、被探索ブ
ロックとして画素ブロック３〜６を示す。ｊ＝４〜７の
画素ブロックは水平方向に１画素ずれているのみであ
り、大部分の画素は共通である。また、Ｙ（ｉ）はテン
プレート１中の画素である。

【０００６】次に、上記(1) 式 または(2) 式によって
計算されたＬ１ノルムまたは、Ｌ２ノルムが最小となる
被探索ブロックの番号ｊとその最小値を求める。以上が
動き補償で行われる演算である。

【０００７】上記の動き補償に関する技術については、
例えば、M.Yamashina, T. Enomoto,T.Kunio, I. Tmaita
ni, H.harasaki, Y.Endo, T.Nishitani, M.Sato, K.Kik
uchi,“A Microprogrammable, Real-Time Video Signal
Processor (VSP) for Motion compensation ”, IEEE
J.Solid-State Circuits, vol. SC-23, pp.907-915,Au
g. 1988. に記載されている。

【０００８】上記のＬ１ノルムとＬ２ノルムの違いは、
２画素の差を計算した後、絶対値をとるか乗算するかだ
けであるので、以下ではＬ１ノルムを用いた場合につい
てのみ説明する。

【０００９】（２） 被探索ブロック間の画素の重なり 全探索法においては、探索領域中から水平または垂直方
向に１画素づつずれた画素ブロックを切り出し、被探索
ブロック群とする。従って、被探索ブロック間の画素に
は重なりがある。

【００１０】図１４は被探索画素ブロック間の重なりを
示す図である。

【００１１】前フレーム７は１６画素×１６ラインから
成り、テンプレート８から±３画素の範囲を探索する。
この場合、探索領域９は１０画素×１０ラインとなり、
探索領域９内における被探索ブロックの総数は４９であ
る。図１４に示された被探索ブロック１０〜１３は水平
方向に１画素づつずれており、画素Ｘ₂₇，Ｘ₄₃，Ｘ₅₉，
Ｘ₇₅はこれら４ブロックに共通に含まれている。また、
被探索ブロック１０、１４〜１６は垂直方向に１ライン
づつずれており、画素Ｘ₇₂，Ｘ₇₃，Ｘ₇₄，Ｘ₇₅はこれら
４ブロックに共通に含まれている。特に、画素Ｘ₇₅は計
１６個の被探索ブロックに共通に含まれている。従っ
て、前フレーム８の画素が書き込まれているメモリから
１画素読み出すと、その画素は最大４×４回のＬ１ノル
ムの計算に利用できる。

【００１２】（３） 探索領域間の画素の重なり 図１５は隣接したテンプレートに対する探索領域の重な
りを示す。Ｘ₂₁−Ｘ₂₆−Ｘ₁₇₀ −Ｘ₁₆₅ で囲まれた画素
群は、テンプレート１７に対する探索領域２０とテンプ
レート８に対する探索領域９に共通に含まれている。さ
らに、Ｘ₈₅−Ｘ ₉₀−Ｘ₁₇₀ −Ｘ₁₆₅ で囲まれた画素群は
探索領域２０、９、２１、２２に共通に含まれている。
従って、上記の被探索ブロック間の画素の重なりから得
られる４×４回と合わせると、前フレーム７の画素が書
き込まれているメモリから１画素読み出すと、その画素
は最大４×４×４回のＬ１ノルムの計算に利用できる。

【００１３】以下に従来の技術の例について説明する。

【００１４】（４） 従来の技術−１ 図１６は動き補償を全探索法で計算する従来技術の第１
の例の装置を説明するための図を示す。

【００１５】同図において、前フレーム中の画素は２出
力ポート（Ｐ０，Ｐ１）を持ったメモリ２３に置かれて
いる。図１６中に示す水平方向に１画素づつずれた被探
索ブロック２４〜２７のＬ１ノルムを計算する場合を考
える。テンプレート中の画素は１出力ポート（Ｐ２）を
持ったメモリ３０に置かれている。ＰＥ２８はＬ１ノル
ムを計算する演算回路である。セレクタ２９は、メモリ
２３の出力ポートＰ０とＰ１から同図に示す順番で読み
出された画素から被探索ブロック２４２７内の画素を選
択し、それぞれＰＥ０−ＰＥ３に送る。

【００１６】図１７は従来技術の第１の例のＰＥ２８の
構成を示す。ＰＥ０の入力Ｂ_inはメモリ３０のＰ２に接
続されている。メモリ３０から読み出されたテンプレー
ト中の画素はＰＥ０のレジスタ３３にラッチされた後、
次々とＰＥ間をシフトして転送される。このようにする
と、各ＰＥ内ではテンプレート内の画素と被探索ブロッ
ク内の画素を読み込む順番が一致し、Ｌ１ノルムを計算
することができる。

【００１７】ＰＥ０が被探索ブロック２４、ＰＥ１が被
探索ブロック２５、ＰＥ２が被探索ブロック２６、ＰＥ
３が被探索ブロック２７を計算する場合の例について説
明する。

【００１８】図１８は従来の技術の第１の例における画
素の流れを示す。同図中、点線で囲まれた画素は出力ポ
ートＰ１、それ以外は出力ポートＰ０から読み出された
画素である。また、同図中にはＬ１ノルム計算の対象と
なる被探索ブロックをＸj （０，０）となる画素の番号
で代表させ、各ＰＥ２８がそのＬ１ノルムを計算中であ
ることをＬ２０，Ｌ２１等として示している。計算され
たＬ１ノルムは出力Ｃより最小値検出器３１に送られ
る。

【００１９】即ち、図１６に示した装置は、水平方向に
１画素づつずれた被探索ブロック間の画素の１次元の重
なりを利用してメモリ２３から読み出した画素をＰＥ２
８に放送し、４並列でＬ１ノルムを計算する。

【００２０】上記の従来装置の第１の例に関する技術に
ついては、例えば、K.M. Yang, M.T. Sun, L.Wu,“Fami
ly of VLSI Designs for the motion Compensation Blo
ck-Matching Algorithm ”, IEEE Trans. Circuits and
Systems, vol. CAS-36, No.10, pp1317-1325, Oct. 19
89 に記載されている。

【００２１】（５） 従来の技術−２ 動き補償を全探索法で計算する従来技術の第２の例を説
明する。

【００２２】図１９は動き補償を全探索法で計算する従
来技術の第２の例の装置を説明するための図を示す。同
図の装置は、４×４＝１６個のＰＥ２８を持っている点
を除き、上記の従来技術の第１の例と同一の構成であ
る。ＰＥ０−ＰＥ３が従来の技術の第１の例同様、被探
索ブロック２４〜２７を計算し、さらに、ＰＥ４が被探
索ブロック３２、ＰＥ８が被探索ブロック３３、ＰＥ１
２が被探索ブロック３４を計算する場合を考え、その場
合の被探索ブロック内とテンプレート内の画素の流れを
説明する。

【００２３】図２０は、従来の技術の第２の例における
画素の流れを示す。

【００２４】本構成では、ＰＥ０，ＰＥ１，ＰＥ２，…
…，ＰＥ１５において順次Ｌ２０，Ｌ２１，Ｌ２２，
… …，Ｌ７１の計算が終了したら連続してＰＥ０，Ｐ
Ｅ１，… …，ＰＥ１１において、Ｌ８４，Ｌ８５，…
…，Ｌ１１９の計算を開始することができる。そこ
で、メモリ３０から読み出され、ＰＥ間をシフトしてい
るテンプレート１７内の画素をＰＥ１５からＰＥ０にフ
ィードバックするパスを設け、テンプレート１７内の画
素を再度読み出すことを不要としている。但し、図１５
に示した探索領域２０内の全Ｌ１ノルムを計算するため
には、図２０に示すＬ２０の計算で始まり、Ｌ１１９の
計算で終わる被探索ブロック群のスキャン（以下右スキ
ャンと記す）だけでなく、その左側のＬ１６の計算で始
まり、Ｌ１１５の計算で終わる被探索ブロック群のスキ
ャン（以下左スキャンと記す）が必要である。しかし、
Ｌ１１５の計算はＰＥ１１で行われるため、左スキャン
から右スキャンに移るとき、図２０に示したように、テ
ンプレート１７内の画素のＰＥ１５からＰ０へのフィー
ドバックが途切れる。そのためテンプレート１７ないの
画素のメモリ３０から再読み出しが必要となる。

【００２５】すなわち、図１９に示した装置は、水平に
１画素づつ垂直方向に１ラインづつずれた被探索ブロッ
ク間の画素の２次元の重なりを利用してメモリ２８から
読み出した画素をＰＥに放送し、４×４並列でＬ１ノル
ムを計算する。

【００２６】上記従来装置の第２の例に関する技術につ
いては、例えば田代、南、笠井、金子“高並列動き補償
演算器”（特願平４１２２２７４）に記載されている。

【００２７】（６） 従来技術−３ 動き補償を全探索法で計算する従来の技術の第３の例を
説明する。

【００２８】図２１は、動き補償を全探索法で計算する
従来技術の第３の例の装置を説明するための図を示す。

【００２９】同図に示した装置は、上記の従来技術の第
２の例の装置において、テンプレートを保持していたメ
モリ３０を２出力ポート（Ｐ３，Ｐ４）を持ったメモリ
３９に置き換え、さらに４×４個のＰＥ２８と１個の最
小値検出器３１を追加した構成である。

【００３０】図２２は従来技術の第３の例における画素
の流れを示す。上記の（３）の探索領域間の画素の重な
りの項で示したように、隣接したテンプレートに対する
探索領域には重なりがある。従って、図２２に示すよう
に同一の被探索ブロックに対して２個のＬ１ノルムを並
列に計算することができる。

【００３１】即ち、図２１に示した装置は、被探索ブロ
ック群のメモリ２３からの読み出しは従来技術の第２の
例と同一でありながら、４×４×２並列でＬ１ノルムを
計算することができる。

【００３２】上記の従来技術の第３の例に関する技術に
ついては、上記従来技術の第１の例と同じく、例えば、
K.M.Yang, M.T.Yang, M.T.Sun, L.Wu,“A Family of VL
SIDesigns for the Motion Compensation Block-Matchi
ng Algorithm”、IEEE Trans. Circuits and Systems,
vol.CAS-36, nO. 10, pp1317-1325, Oct, 1989. に記載
されている。

【００３３】

【発明が解決しようとする課題】しかしながら、上記従
来技術の第１〜第３の例で用いたＰＥ２８は内部に累算
器を持ったため、構造が複雑であり新たなＬ１ノルムの
計算を開始する前に、累算値を保持しているレジスタ３
７の初期化が必要であるという問題がある。また、個々
のＰＥ２８内でＬ１ノルムを計算した後、最小値検出器
３１にＬ１ノルムを転送する構成であるため、全ＰＥ２
８から最小値検出器３１へのパスが必要であるという問
題がある。

【００３４】さらに、従来技術の第１〜第３の例におい
て説明したように、被探索ブロック数が４×４の整数倍
でない場合には、シフトが完全になされていないためＰ
Ｅ２８間をシフトしているテンプレート内の画素のフィ
ードバックに乱れが生じるという問題がある。

【００３５】以上は、ＰＥの構造から発生する問題であ
るが、さらに、被探索ブロックの１回のスキャン当り２
画素を前フレームの画素を保持するメモリから読み出
し、Ｌ１ノルム計算用の全ての演算器に放送するという
画素の分配から発生する問題がある。即ち前フレームの
画素を保持するメモリ２３に２個の出力ポートが必要で
あり、また、探索領域の画素を前ＰＥ２８に放送するパ
スは最後のＰＥ２８がＬ１ノルムの計算を終了するまで
空かないため、ＰＥ０の計算終了後、再度計算を開始す
るまで無効サイクルが生じるという問題がある。

【００３６】本発明は、上記の点に鑑みなされたもの
で、全ＰＥから最小値検出器へのパスが不要で、さら
に、テンプレート内の画素のフィードバックパスが不要
で、また、ＰＥ０の計算終了後、計算を再開するまでの
無効サイクルが生じず、Ｌ１ノルムを計算する演算器の
構造が簡素化され、さらに、メモリの出力ポートが１つ
で済むような動き補償を全探索法で行う動き補償演算装
置を提供することを目的とする。

【００３７】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。

【００３８】本発明は、現フレーム中のｍ画素×ｎライ
ンの画素ブロックであるテンプレート１１０と、探索領
域内の水平または、垂直方向に１画素づつずれたｍ画素
×ｎラインの全ての画素ブロック（被探索画素ブロック
群）１００との間で、画素ブロック内の対応する画素の
差分絶対値和であるＬ１ノルムまたは、差分自乗和であ
るＬ２ノルムを計算する演算器を含む動き補償演算装置
において、前フレーム中の画素を保持するメモリ１２１
と、メモリ１２１から前フレーム中の（ａｍ−１）画素
×ｂラインの探索領域をｍ画素×ｂラインの領域に分割
して得られるａ個の領域（右端の領域はｍ−１画素×ｂ
ライン）のうち、左端の領域の一番上のラインの左端の
画素から１画素づつ読み出し、ｍ画素読み出すと、隣の
領域から１画素づつ読み出すことを開始し、ｍ−１画素
読み出すまで続けると同時に、左端の領域内でも１ライ
ン下に移り左端の画素から１画素づつ読み出すことを開
始し、ｍ画素読み出す、即ち、同時に２画素読み出すこ
とを左端の領域内のｍ×ｂ画素とその隣の領域内の（ｍ
−１）×ｂ画素を読み出し終えるまで続ける第１回目の
スキャン終了後、第１回目のスキャンにおいて、（ｍ−
１）×ｂ画素を読み出した領域の一番上のラインの左端
の画素を開始点として同様の第２回目のスキャンを行
い、探索領域内全体をスキャンするまで計ａ−１回のス
キャンを繰り返すスキャン手段１２２と、スキャン手段
１２２が行われる間にメモリ１２１から読み出される２
画素のうち、個々の演算器１３０に割り当てられたテン
プレート１１０内の画素に対応する被探索ブロックの画
素を選択して演算器１３０に送出する選択手段１２４と
を有する画素分配手段１２０と、演算器１３０毎に割り
当てられたテンプレート１１０内の画素を保持する画素
保持手段１３１と、画素保持手段１３１に保持している
テンプレート１１０内の画素と、画素分配手段１２０に
よって分配された画素との差分絶対値または、差分自乗
値を計算した後、前の演算器から送られてくるＬ１ノル
ムまたはＬ２ノルムの中間値とを加算し、加算値を次の
演算器に転送する演算手段１３２とを含むｍ×ｎ個の演
算器１３０とを有する。

【００３９】また、本発明は、画素分配手段を含み、上
下左右に隣接したテンプレート内の画素を交互に選択し
て前記画素分配手段により分配された画素との間で差分
絶対値または、差分自乗値を計算し、該上下左右に隣接
したテンプレートと被探索ブロック間のＬ１ノルムまた
はＬ２ノルムを得る時間的多重手段を有する動き補償演
算装置において、被探索ブロック内の画素を多重化した
回数だけ差分絶対値または、差分自乗値の計算に使用し
ている間に、前記画素選択手段により次の計算に使用す
る被探索ブロックの内の画素を選択して個々の演算器内
の予備のレジスタに送る第１のレジスタ転送手段と、差
分絶対値また差分自乗値の計算に使用するタイミングで
実際に差分絶対値または、差分自乗値の計算に使用する
レジスタに移す第２のレジスタ転送手段とを有する。

【００４０】

【作用】本発明は、全ＰＥから最小値検出器へのパスが
不要で、さらに、テンプレート内の画素のフィードバッ
クパスが不要で、また、ＰＥ０の計算終了後、計算を再
開するまでの無効サイクルが生じず、Ｌ１ノルムを計算
する演算器の構造が簡素化され、さらに、メモリの出力
ポートが１つで済む。

【００４１】

【実施例】

（第１の実施例）図２は本発明の第１の実施例の演算器
の構成を示す。図３は本発明の第１の実施例の装置を説
明するための図を示す。図２において、演算器ＳＡ４１
はレジスタ４１、４３、３５、４５と差分絶対値演算器
３４、加算器４４より構成され、Ａより入力された画素
がレジスタ４２に入力され、Ｂより入力された画素がレ
ジスタ４３に入力され、差分絶対値演算器３４によりレ
ジスタ４２とレジスタ４３の差分絶対値を計算し、レジ
スタ３５に出力する。次に、レジスタ３５の差分絶対値
と、Ｃより入力された値を加算器４４で加算し、その加
算値をレジスタ４５に入力する。その値は、レジスタ４
５から出力ポートＤを介して次の演算器にまたは、最小
値検出器３１に出力される。

【００４２】従来技術の第１〜第３の例で用いたＰＥ２
８ではテンプレート内の画素がＰＥ間をシフトしたのに
対し、本構成では、累算の中間値がＳＡ４１間をシフト
する。図４は被探索ブロック内とテンプレート内の画素
の流れを示す。被探索ブロック内の画素の流れは従来技
術の第１〜第３の例と同一である。一方テンプレート内
の画素については、メモリ３０からの読み出しは従来の
技術の第１〜第３の例と同一であるが、Ｙ₆₈＝（Ｙ
（０））はＳＡ０内のレジスタ４３，Ｙ₆₉＝（Ｙ
（１））はＳＡ１内のレジスタ４３、……Ｙ₁₁₉ ＝Ｙ
（１５））はＳＡ１５内のレジスタ４３にラッチされ、
そのまま保持される。

【００４３】説明の都合上、図４には被探索ブロック群
を右スキャンする場合だけを示してある。実際には、左
スキャンにつづいて右スキャンが行われるが、本構成に
はＰＥ１５からＰＥ０にフィードバックするパスがない
ため、従来技術の第２、第３の例で問題となった左スキ
ャンから右スキャンに移るときのパイプラインの乱れが
生じない。そのため、左スキャンから右スキャンに移る
ときにもテンプレート１７内の画素のメモリ３０からの
再読み出しは不要である。

【００４４】（第２の実施例）図５は本発明の第２の実
施例の演算器を示す。図６は本発明の第２の実施例の演
算装置を説明するための図を示す。

【００４５】本実施例は、従来技術の第３の例同様に、
隣接したテンプレートに対する探索領域には重なりがあ
ることを利用して、同一の被探索ブロックに対して２個
のＬ１ノルムを計算する。但し、従来技術の第３の例で
は並列計算するために２倍の数のＰＥを用いたが、本実
施例では、時間的に多重化して計算する。

【００４６】即ち、ＤＳＡ４６内でテンプレート内の画
素を保持するレジスタ５１、５２、Ｌ１ノルムの中間値
をシフトするレジスタ５３、５４をそれぞれ２個設け、
隣接した２個のテンプレートに対するＬ１ノルムを交互
に計算する。

【００４７】図７は本発明の第２の実施例の画素の流れ
を示す。この構成では、被探索ブロック内の画素を２回
Ｌ１ノルムの計算に使うことになるため、画素の転送に
１サイクル毎に空きが生じる。従来の技術の第１〜第３
の例では、被探索ブロックの画素を全ＰＥ２８に分配す
るパスが最後のＰＥ２８のＬ１ノルム計算終了まで空か
ないため、ＰＥ０の計算終了後、再度計算を開始するま
で無効サイクルが生じるという問題があったが、本実施
例の構成では、この空きサイクルを利用して次の被探索
領域のスキャンによる画素を転送することができる。

【００４８】ＤＳＡ４６内のレジスタ４７において空き
サイクルに転送される画素をラッチし、Ｌ１ノルムの計
算をその画素で行うタイミングでレジスタ４８に転送す
る。レジスタ４８にラッチされた画素とレジスタ５１と
５２に保持されている異なるテンプレート内の画素を用
いてＬ１ノルムを計算する。そして計算されたＬ１ノル
ムは、２個のテンプレートに対応して設けられた最小値
検出器３１に送られる。なお、図７中における水平方向
の矢印はレジスタ４７にラッチした画素をレジスタ４８
に転送することを意味する。また、右斜め下方向の矢印
はＬ１ノルムの中間値が転送されて行くことを意味す
る。

【００４９】（第３の実施例）図８は本発明の第３の実
施例の演算器の構成を示す。図９は本発明の第３の実施
例の演算装置を説明するための図を示す。

【００５０】本実施例では、上下左右に隣接したテンプ
レートに対する探索領域には重なりがあることを利用し
て、同一の被探索ブロックに対して４個のＬ１ノルムを
時間的に多重化して計算する。即ち、ＦＳＡ５５内で４
個の異なるテンプレート内の画素を保持するレジスタ５
６、５７、５８、５９、Ｌ１ノルムの中間値をシフトす
るそれぞれ４個のレジスタ６０，６１，６２，６３を設
け、上下左右に隣接した４個のテンプレートに対するＬ
１ノルムを交互に計算する。

【００５１】図１０は本発明の第３の実施例の画素の流
れを示す。この構成は、被探索ブロック内の画素を４回
Ｌ１ノルムの計算に使用することになるため、１画素の
転送につき、３サイクルの空きが生じる。従って、本実
施例では、上記の第２の実施例と同様に、この空きサイ
クルを利用して次の被探索領域のスキャンによる画素を
転送することができることに加えて、上記の第２の実施
例では並列に転送していた被探索領域のスキャンによる
２個の画素を時間をずらして転送することにより、画素
を選択するためのセレクタ２９が不要となり、さらに、
前フレーム中の画素を保持するメモリ６５も１つの出力
ポート（Ｐ５）を持つだけてよくなる。

【００５２】なお、図７同様、図１０中における水平方
向の矢印はレジスタ４７にラッチした画素をレジスタ４
８に転送することを意味する。また、右斜め下方向の矢
印はＬ１ノルムの中間値が転送されて行くことを意味す
る。

【００５３】（第４の実施例）図１１は本発明の第４の
実施例の演算器ＦＰＥ６６の構成を示す。図１２は本発
明の第４の実施例の演算装置を説明するための図を示
す。

【００５４】図１１に示す演算器ＦＰＥ６６は探索領域
をスキャンし、メモリ６５から読み出した画素の分配及
びレジスタ４７と４８の間の転送については、上記の第
３の実施例と同一である。一方テンプレート内の画素
は、入力Ｂ_inからレジスタ６７に入力され、レジスタ６
８、６９、７０をシフトした後、次の演算器ＦＰＥ６６
に転送される。ここで、差分絶対値演算器３４はセレク
タ４９が選択した信号とレジスタ６７の信号の差分絶対
値を算出し、レジスタ３５に転送する。レジスタ７１、
７２、７３、７４は、上下左右に隣接した４個のテンプ
レートに対するＬ１ノルムの中間値が保持されており、
加算器４４は４個のテンプレートに対するＬ１ノルムを
交互に計算する。

【００５５】本実施例は、上記の第３の実施例同様、同
一の被探索ブロックに対して４個のＬ１ノルムを時間的
に多重化して計算するが、従来技術の第１〜第３の例で
用いたＰＥ同様、テンプレート内の画素がＦＰＥ６６間
をシフトし、個々のＦＲＥ６６内でＬ１ノルムの中間値
を累算する構造である。

【００５６】なお、上記の実施例では、簡単のために４
画素×４ラインのテンプレートに対して４×４並列演算
を行う場合についてのみ説明したが、本発明はｍ画素×
ｎラインのテンプレートに対して、ｍ×ｎ並列演算を行
う場合に対しても適用できる。

【００５７】

【発明の効果】上述のように、本発明によれば、Ｌ１ノ
ルム計算用の個々の演算器内に累算用のフィードバック
が不要となる。また、最小値検出器へのパスは最終的に
ｍ×ｎ個の差分絶対値が得られる演算器にのみ設ければ
よく、Ｌ１ノルムを計算する演算器の構造が単純になる
という効果がある。さらに、被探索ブロック内の画素を
１回スキャンする時に計算する被探索ブロック数がｍ×
ｎの整数倍でない場合にも、Ｌ１ノルム計算用演算器間
のパイプラインに乱れが生じないという効果がある。

【００５８】さらに、上下左右に隣接したテンプレート
に対するＬ１ノルムを時間的に多重化して計算すること
により、被酸素領域内の画素を転送するパスに空きサイ
クルが生じる。この空きサイクルを利用して次の被探索
領域のスキャンによる画素を転送することができ、最初
の演算器が１回のスキャンに対するＬ１ノルムの計算を
終了すると、最後の演算器がそのスキャンに対するＬ１
ノルムの計算を終了するこを待つことなく、次のスキャ
ンに対するＬ１ノルムの計算を始めることができるとい
う効果ある。

【００５９】さらに、１つのスキャンにおける被探索ブ
ロック内の２個の画素を時間をずらして転送することに
より、画素を分配するパスが単純になり、前フレーム中
の画素を保持するメモリも１出力ポートを持つだけてよ
い。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の第１の実施例の演算器の構成図であ
る。

【図３】本発明の第１の実施例の演算装置を説明するた
めの図である。

【図４】本発明の第１の実施例の画素の流れを示す図で
ある。

【図５】本発明の第２の実施例の演算器の構成図であ
る。

【図６】本発明の第２の実施例の演算装置を説明するた
めの図である。

【図７】本発明の第２の実施例の画素の流れを示す図で
ある。

【図８】本発明の第３の実施例の演算器の構成図であ
る。

【図９】本発明の第３の実施例の演算装置を説明するた
めの図である。

【図１０】本発明の第３の実施例の画素の流れを示す図
である。

【図１１】本発明の第４の実施例の演算器の構成図であ
る。

【図１２】本発明の第４の実施例の演算装置を説明する
ための図である。

【図１３】動き補償演算の対象となる被探索画素のブロ
ックとテンプレートを示す図である。

【図１４】被探索画素ブロック間の重なりを示す図であ
る。

【図１５】隣接したテンプレートに対する探索領域の重
なりを示す図である。

【図１６】従来技術の第１の例の装置を説明するための
図である。

【図１７】従来技術の第１〜第３の例で用いられた演算
器の構成図である。

【図１８】従来技術の第１の例における画素の流れを示
す図である。

【図１９】従来技術の第２の例の装置を説明するための
図である。

【図２０】従来技術の第２の例における画素の流れを示
す図である。

【図２１】従来技術の第３の例の装置を説明するための
図である。

【図２２】従来技術の第３の例における画素の流れを示
す図である。

【符号の説明】

１，８，１７，１８，１９，４０，６４ テンプレート ２，７ 前フレーム ３，４，５，６，１０，１１，１２，１３，１４，１
５，１６，２４，２５，２６，２７，３２，３３，３４
被探索画素ブロック ９，２０，２１，２２ 探索領域 ２３ 前フレーム中の画素を保持する２出力ポートを持
ったメモリ ２８ 従来技術の第１〜第３の例で用いられた演算器 ２９，３５，４９，５０ セレクタ ３０ テンプレートを保持する１出力ポートをもったメ
モリ ３１ 最小値検出器 ３２，３３，３５，２７，４２，４３，４５，４７，４
８，５１，５２，５３ ５４，５６，５７，５８，５９，６０，６１，６２，６
３，６７，６８，６９ ７０，７１，７２，７３，７４ レジスタ ３４ 差分絶対値演算器 ３６，４４加算器 ３８ ライステートバッファ ３９ テンプレートを保持する２出力ポートを持ったメ
モリ ４１ 本発明の第１の実施例で用いる演算器 ４６ 本発明の第２の実施例で用いる演算器 ５５ 本発明の第３の実施例で用いる演算器 ６５ 前フレーム中の画素を保持する１出力ポートを持
ったメモリ ６６ 本発明の第４の実施例で用いる演算器 １００ 被探索ブロック １１０ テンプレート １２０ 画素選択手段 １２１ メモリ １２２ 第１のスキャン手段 １２３ 第２のスキャン手段 １２４ 選択手段 １３０ 演算器 １３１ 画素保持手段 １３２ 演算手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 孝夫 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/24 - 7/68

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 現フレーム中のｍ画素×ｎラインの画素
   ブロックであるテンプレートと、探索領域内の水平また
   は、垂直方向に１画素づつずれたｍ画素×ｎラインの全
   ての画素ブロック（被探索画素ブロック群）との間で、
   画素ブロック内の対応する画素の差分絶対値和であるＬ
   １ノルムまたは、差分自乗和であるＬ２ノルムを計算す
   る演算器を含む動き補償演算装置において、 前フレーム中の画素を保持するメモリと、該メモリから
   前フレーム中の（ａｍ−１）画素×ｂラインの探索領域
   をｍ画素×ｂラインの領域に分割して得られるａ個の領
   域（右端の領域はｍ−１画素×ｂライン）のうち、左端
   の領域の一番上のラインの左端の画素から１画素づつ読
   み出し、ｍ画素読み出すと、隣の領域から１画素づつ読
   み出すことを開始し、ｍ−１画素読み出すまで続けると
   同時に、左端の領域内でも１ライン下に移り左端の画素
   から１画素づつ読み出すことを開始し、ｍ画素読み出
   す、即ち、同時に２画素読み出すことを左端の領域内の
   ｍ×ｂ画素とその隣の領域内の（ｍ−１）×ｂ画素を読
   み出し終えるまで続け、第１回目のスキャン終了後、第
   １回目のスキャンにおいて、（ｍ−１）×ｂ画素を読み
   出した領域の一番上のラインの左端の画素を開始点とし
   て同様の２回目のスキャンを行い、探索領域内全体をス
   キャンするまで計ａ−１回のスキャンを繰り返すスキャ
   ン手段と、該スキャン手段が行われる間に該メモリから
   読み出される２画素のうち、個々の該演算器に割り当て
   られたテンプレート内の画素に対応する被探索ブロック
   内の画素を選択して該演算器に送出する選択手段とを有
   する画素分配手段と、 該演算器毎に割り当てられた該テンプレート内の画素を
   保持する画素保持手段と、該画素保持手段に保持してい
   る該テンプレート内の画素と、該画素分配手段によって
   分配された画素との差分絶対値または、差分自乗値を計
   算した後、前の演算器から送られてくるＬ１ノルムまた
   はＬ２ノルムの中間値とを加算し、加算値を次の演算器
   に転送する演算手段とを含むｍ×ｎ個の演算器とを有す
   ることを特徴とする動き補償演算装置。
2. 【請求項２】 前記画素分配手段を含み、上下左右に隣
   接したテンプレート内の画素を交互に選択して前記画素
   分配手段により分配された画素との間で差分絶対値また
   は、差分自乗値を計算し、該上下左右に隣接したテンプ
   レートと被探索ブロック間のＬ１ノルムまたはＬ２ノル
   ムを得る時間的多重手段を有する動き補償演算装置にお
   いて、 被探索ブロック内の画素を多重化した回数だけ差分絶対
   値または、差分自乗値の計算に使用している間に、前記
   画素分配手段により次の計算に使用する被探索ブロック
   の内の画素を分配して個々の演算器内の予備のレジスタ
   に送る第１のレジスタ転送手段と、 差分絶対値また差分自乗値の計算に使用するタイミング
   で実際に差分絶対値または、差分自乗値の計算に使用す
   るレジスタに移す第２のレジスタ転送手段とを有するこ
   とを特徴とする動き補償演算回路。