JP2834791B2 - Ｄｃ―ｄｃコンバータの並列運転回路 - Google Patents
Ｄｃ―ｄｃコンバータの並列運転回路Info
- Publication number
- JP2834791B2 JP2834791B2 JP1264883A JP26488389A JP2834791B2 JP 2834791 B2 JP2834791 B2 JP 2834791B2 JP 1264883 A JP1264883 A JP 1264883A JP 26488389 A JP26488389 A JP 26488389A JP 2834791 B2 JP2834791 B2 JP 2834791B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- parallel operation
- parallel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はDC−DCコンバータの並列運転回路、特に故障
したDC−DCコンバータの復旧時における並列運転回路の
出力電圧の擾乱防止に関するものである。
したDC−DCコンバータの復旧時における並列運転回路の
出力電圧の擾乱防止に関するものである。
（従来技術とその問題点） 第１図のように半導体スイッチング素子例えばFETト
ランジスタQ1のオンオフにより、直流入力電源E1から電
力変換用トランスT1の１次側に断続的に電流を流し、こ
れにより２次側に生じた交番電圧をダイオードD1,D2、
チョークＬ、コンデンサＣなどにより整流平滑して、負
荷LDに電力を供給する電源部Ｇ、定電圧制御部CO、誤差
電圧検出部EDなどからなるDC−DCコンバータは、低電圧
大電流の直流電源を容易に得られる静止電源装置とし
て、コンピュータなどこの種装置に広く利用されてい
る。
ランジスタQ1のオンオフにより、直流入力電源E1から電
力変換用トランスT1の１次側に断続的に電流を流し、こ
れにより２次側に生じた交番電圧をダイオードD1,D2、
チョークＬ、コンデンサＣなどにより整流平滑して、負
荷LDに電力を供給する電源部Ｇ、定電圧制御部CO、誤差
電圧検出部EDなどからなるDC−DCコンバータは、低電圧
大電流の直流電源を容易に得られる静止電源装置とし
て、コンピュータなどこの種装置に広く利用されてい
る。
ところでこの場合コンピュータ負荷のように、その停
止が社会的に著しい影響を及ぼすものでは、DC−DCコン
バータの故障にもとづく停電による動作の停止を生じな
いように配慮されることが特に重要であり、強く要求さ
れる。
止が社会的に著しい影響を及ぼすものでは、DC−DCコン
バータの故障にもとづく停電による動作の停止を生じな
いように配慮されることが特に重要であり、強く要求さ
れる。
そこで一般には複数台例えば２台のDC−DCコンバータ
を並列運転するようにして、１台の装置が故障しても残
りの他の１台により引き続き電力を供給する方式が採ら
れている。
を並列運転するようにして、１台の装置が故障しても残
りの他の１台により引き続き電力を供給する方式が採ら
れている。
例えば第１図のように電源部Ｇのスイッチング素子Q1
をオンオフ制御する定電圧制御部COの制御信号として、
カレントトランスCTにより検出された電力変換用トラン
スT1の１次側電流I1,および検出抵抗R1,R2による出力電
圧E2に比例する電圧E2′と、抵抗R3と定電圧ダイオード
例えばツェナーダイオードZDによる設定出力電圧E3と
を、誤差増幅器IC1により比較することにより得られた
誤差電圧検出部EDの出力信号を、トランスT2を介してそ
れぞれ用いる同一構成の２台のDC−DCコンバータＡとＢ
を、逆流阻止用である突き合わせ用ダイオードＤを介し
て並列に接続して、電源装置としての信頼性を確保する
ことが行われている。なおOEは定電圧制御部COなどに動
作電圧を供給する補助電源部、例えば第１図のようにス
イッチングトランジスタQ2、電力変換用トランスT3、整
流用ダイオードD3、平滑用コンデンサC1を備えた、直流
入力電源E1により動作するスイッチング電源装置であ
る。
をオンオフ制御する定電圧制御部COの制御信号として、
カレントトランスCTにより検出された電力変換用トラン
スT1の１次側電流I1,および検出抵抗R1,R2による出力電
圧E2に比例する電圧E2′と、抵抗R3と定電圧ダイオード
例えばツェナーダイオードZDによる設定出力電圧E3と
を、誤差増幅器IC1により比較することにより得られた
誤差電圧検出部EDの出力信号を、トランスT2を介してそ
れぞれ用いる同一構成の２台のDC−DCコンバータＡとＢ
を、逆流阻止用である突き合わせ用ダイオードＤを介し
て並列に接続して、電源装置としての信頼性を確保する
ことが行われている。なおOEは定電圧制御部COなどに動
作電圧を供給する補助電源部、例えば第１図のようにス
イッチングトランジスタQ2、電力変換用トランスT3、整
流用ダイオードD3、平滑用コンデンサC1を備えた、直流
入力電源E1により動作するスイッチング電源装置であ
る。
しかしこの場合２台のDC−DCコンバータＡとＢの、誤
差電圧検出部EDなどの特性のばらつきや、起動時におけ
る誤差検出電圧のばらつきなどを完全になくすことは困
難である。このため例えば並列運転時DC−DCコンバータ
ＡとＢの負荷電流の均等な分担化などが困難である。
差電圧検出部EDなどの特性のばらつきや、起動時におけ
る誤差検出電圧のばらつきなどを完全になくすことは困
難である。このため例えば並列運転時DC−DCコンバータ
ＡとＢの負荷電流の均等な分担化などが困難である。
そこでこれを防ぐため第１図のように誤差電圧検出部
EDの出力を、定電圧制御部COに加えるためのホトカップ
ラPC（PDは発光ダイオード、PTはホトトランジスタ）の
出力回路を、並列運転用信号線Ｓにより並列接続して強
制的にDC−DCコンバータA,Bの誤差電圧値を均等化する
ことが行われている。
EDの出力を、定電圧制御部COに加えるためのホトカップ
ラPC（PDは発光ダイオード、PTはホトトランジスタ）の
出力回路を、並列運転用信号線Ｓにより並列接続して強
制的にDC−DCコンバータA,Bの誤差電圧値を均等化する
ことが行われている。
この構成によれば負荷分担の均一化などが行われ、並
列運転は容易となる。しかしその反面この構成では、A,
B2台のうちの例えば故障したDC−DCコンバータＡを修理
して、その故障期間中負荷LDへの電力を供給し続けてい
る他のDC−DCコンバータＢを停止することなく並列運転
する復旧措置を行った場合には、DC−DCコンバータＡの
起動当初の或る期間出力電圧E2に擾乱を発生してコンピ
ュータの動作停止を招く場合がある。
列運転は容易となる。しかしその反面この構成では、A,
B2台のうちの例えば故障したDC−DCコンバータＡを修理
して、その故障期間中負荷LDへの電力を供給し続けてい
る他のDC−DCコンバータＢを停止することなく並列運転
する復旧措置を行った場合には、DC−DCコンバータＡの
起動当初の或る期間出力電圧E2に擾乱を発生してコンピ
ュータの動作停止を招く場合がある。
即ち上記のような再並列運転の場合には、DC−DCコン
バータＡを突き合わせ用ダイオードＤを用いて、入出力
端において同時に並列接続して直流入力電源E1と負荷LD
に接続すると共に、並列運転用信号線Ｓによりホトカッ
プラPCの出力回路を並列接続し、またこれと同時にDC−
DCコンバータＡの電源オン信号入力端子IOに電源オン信
号P0を加えて、これによりDC−DCコンバータＡの定電圧
制御部COを起動することにより行う。しかしこれではDC
−DCコンバータＡの定電圧制御部COや誤差電圧検出部ED
に動作電圧を供給する補助電源部OEの出力電圧が所定の
動作電圧に達するまでに時間を要する。
バータＡを突き合わせ用ダイオードＤを用いて、入出力
端において同時に並列接続して直流入力電源E1と負荷LD
に接続すると共に、並列運転用信号線Ｓによりホトカッ
プラPCの出力回路を並列接続し、またこれと同時にDC−
DCコンバータＡの電源オン信号入力端子IOに電源オン信
号P0を加えて、これによりDC−DCコンバータＡの定電圧
制御部COを起動することにより行う。しかしこれではDC
−DCコンバータＡの定電圧制御部COや誤差電圧検出部ED
に動作電圧を供給する補助電源部OEの出力電圧が所定の
動作電圧に達するまでに時間を要する。
このため前記のように並列運転用信号線Ｓにより、DC
−DCコンバータA,BのホトカップラPCの出力回路が並列
接続されている場合には、DC−DCコンバータＡの定電圧
制御部COなどが規定の動作状態となるまでの間DC−DCコ
ンバータＡの出力電圧は乱れ、DC−DCコンバータＢの出
力電圧もDC−DCコンバータＡの出力電圧に影響されて、
僅かな時間であっても乱れてしまうのを避け得ない欠点
があり、コンピュータ負荷に動作停止などの致命的障害
を与える場合がある。
−DCコンバータA,BのホトカップラPCの出力回路が並列
接続されている場合には、DC−DCコンバータＡの定電圧
制御部COなどが規定の動作状態となるまでの間DC−DCコ
ンバータＡの出力電圧は乱れ、DC−DCコンバータＢの出
力電圧もDC−DCコンバータＡの出力電圧に影響されて、
僅かな時間であっても乱れてしまうのを避け得ない欠点
があり、コンピュータ負荷に動作停止などの致命的障害
を与える場合がある。
（発明の目的） 本発明は以上のような出力電圧の乱れの発生を確実に
阻止しうる手段を提供して、電力供給の質の向上を図っ
たものである。
阻止しうる手段を提供して、電力供給の質の向上を図っ
たものである。
（問題点を解決するための本発明の手段） 本発明は補助電源部の出力電圧が規定値となるまでの
間、並列運転用信号線によるホトカップラの出力回路の
並列接続を自動的に解除するようにして、前記の如き出
力電圧の乱れの発生を防止したものである。次に本発明
を一実施例によって説明する。
間、並列運転用信号線によるホトカップラの出力回路の
並列接続を自動的に解除するようにして、前記の如き出
力電圧の乱れの発生を防止したものである。次に本発明
を一実施例によって説明する。
（実施例） （構 成） 第２図は本発明の一実施例回路図である。図におい
て、A,BはDC−DCコンバータで、各DC−DCコンバータＡ
とＢはそれぞれ前記第１図と同様に電源部Ｇ、定電圧制
御部CO、誤差電圧検出部ED及び補助電源部OEなどから形
成され、かつそれぞれのホトカップラPCの出力回路は前
記第１図と同様並列運転用信号線Ｓにより並列接続され
る。
て、A,BはDC−DCコンバータで、各DC−DCコンバータＡ
とＢはそれぞれ前記第１図と同様に電源部Ｇ、定電圧制
御部CO、誤差電圧検出部ED及び補助電源部OEなどから形
成され、かつそれぞれのホトカップラPCの出力回路は前
記第１図と同様並列運転用信号線Ｓにより並列接続され
る。
次にQ3,IC2などは本発明の目的達成のために設けられ
たものであって、Q3はスイッチングトランジスタを示
し、そのエミッタ・コレクタ間はホトカップラPCの出力
端と定電圧制御部COの入力端との接続点と、並列用端子
IPの一端間に直列に接続される。IC2は遅延回路、IOは
電源オン信号入力端子であって、遅延回路IC2としては
電源オン信号P0が加えられてから一定時間τ後連続的な
信号を送出する回路例えば単安定マルチが用いられ、遅
延時間τは電源オン信号P0の投入から補助電源部OEが所
定の出力電圧を送出するまでの時間より長い時間に設定
される。そしてこの遅延回路IC2の出力信号は定電圧制
御部COに起動信号として与えられると同時に、動作抵抗
R4を介してスイッチングトランジスタQ3のベースに加え
られる。
たものであって、Q3はスイッチングトランジスタを示
し、そのエミッタ・コレクタ間はホトカップラPCの出力
端と定電圧制御部COの入力端との接続点と、並列用端子
IPの一端間に直列に接続される。IC2は遅延回路、IOは
電源オン信号入力端子であって、遅延回路IC2としては
電源オン信号P0が加えられてから一定時間τ後連続的な
信号を送出する回路例えば単安定マルチが用いられ、遅
延時間τは電源オン信号P0の投入から補助電源部OEが所
定の出力電圧を送出するまでの時間より長い時間に設定
される。そしてこの遅延回路IC2の出力信号は定電圧制
御部COに起動信号として与えられると同時に、動作抵抗
R4を介してスイッチングトランジスタQ3のベースに加え
られる。
（作用効果） 本発明は以上のような構成をもつから、前記の要領に
より修理されたDC−DCコンバータＡを健全なDC−DCコン
バータに並列接続し、かつこの並列措置と同時に電源オ
ン信号P0を加えて起動すると、電源オン信号P0は遅延回
路IC2により遅延されて、起動より補助電源部OEの出力
電圧が規定値となるまでの時間が経過したのち、始めて
定電圧制御部COにオン信号を与えて起動させ、またこの
間オフ状態にあったスイッチングトランジスタQ3を始め
てオン状態とする。
より修理されたDC−DCコンバータＡを健全なDC−DCコン
バータに並列接続し、かつこの並列措置と同時に電源オ
ン信号P0を加えて起動すると、電源オン信号P0は遅延回
路IC2により遅延されて、起動より補助電源部OEの出力
電圧が規定値となるまでの時間が経過したのち、始めて
定電圧制御部COにオン信号を与えて起動させ、またこの
間オフ状態にあったスイッチングトランジスタQ3を始め
てオン状態とする。
従ってスイッチングトランジスタQ3のオフ期間中、並
列運転用信号線ＳによるDC−DCコンバータA,Bのホトカ
ップラPCの出力回路の並列接続は阻止される。このため
前記した従来のように再並列されたDC−DCコンバータＡ
による出力電圧の乱れの発生を確実に阻止することがで
きる。従ってコンピュータのような動作電圧の乱れが動
作停止を招き易い負荷の電源装置として信頼性の高いも
のとなる。
列運転用信号線ＳによるDC−DCコンバータA,Bのホトカ
ップラPCの出力回路の並列接続は阻止される。このため
前記した従来のように再並列されたDC−DCコンバータＡ
による出力電圧の乱れの発生を確実に阻止することがで
きる。従ってコンピュータのような動作電圧の乱れが動
作停止を招き易い負荷の電源装置として信頼性の高いも
のとなる。
第１図は従来回路の説明図、第２図は本発明の一実施例
回路図である。 A,B……DC−DCコンバータ、Q1,Q2,Q3……スイッチング
トランジスタ、T1,T2,T3……トランス、Ｄ……突き合わ
せ用ダイオード、D1,D2,D3……整流用ダイオード、Ｌ…
…平滑用チョーク、C,C1……平滑用コンデンサ、LD……
負荷、Ｇ……電源部、CO……定電圧制御部、ED……誤差
電圧検出部、IC1……誤差増幅器、ZD……ツェナーダイ
オード、R1,R2……出力電圧検出用抵抗、R3……抵抗、R
4……動作抵抗、PC……ホトカップラ、PD……発光ダイ
オード、PT……ホトトランジスタ、IC2……遅延回路、O
E……補助電源部。
回路図である。 A,B……DC−DCコンバータ、Q1,Q2,Q3……スイッチング
トランジスタ、T1,T2,T3……トランス、Ｄ……突き合わ
せ用ダイオード、D1,D2,D3……整流用ダイオード、Ｌ…
…平滑用チョーク、C,C1……平滑用コンデンサ、LD……
負荷、Ｇ……電源部、CO……定電圧制御部、ED……誤差
電圧検出部、IC1……誤差増幅器、ZD……ツェナーダイ
オード、R1,R2……出力電圧検出用抵抗、R3……抵抗、R
4……動作抵抗、PC……ホトカップラ、PD……発光ダイ
オード、PT……ホトトランジスタ、IC2……遅延回路、O
E……補助電源部。
Claims (1)
- 【請求項１】検出出力電圧と設定出力電圧との比較誤差
電圧をホトカップラを介して出力する誤差電圧検出部の
出力により、定電圧制御部を介してオンオフ制御される
スイッチング素子からなる電源部と、前記定電圧制御部
と前記設定出力電圧への電源供給を行う補助電源部とを
備えた複数台のDC−DCコンバータを並列接続すると共
に、前記各ホトカップラの出力回路を並列運転用信号線
により並列接続し、また電源オン信号を前記定電圧制御
部に加え並列運転を開始するようにしたDC−DCコンバー
タの並列運転回路において、 前記各DC−DCコンバータの前記定電圧制御部の前記電源
オン信号の入力側に該電源オン信号の投入時から前記補
助電源部の出力電圧が所定値に達するまでの時間より長
い時間だけ該電源オン信号を遅延させる遅延回路をそれ
ぞれ設けると共に、該各遅延回路により遅延された前記
電源オン信号が出力されるまでの間、前記並列運転用信
号線の並列接続回路をオフとするスイッチング素子を設
けたことを特徴とするDC−DCコンバータの並列運転回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264883A JP2834791B2 (ja) | 1989-10-16 | 1989-10-16 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264883A JP2834791B2 (ja) | 1989-10-16 | 1989-10-16 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03135369A JPH03135369A (ja) | 1991-06-10 |
| JP2834791B2 true JP2834791B2 (ja) | 1998-12-14 |
Family
ID=17409552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1264883A Expired - Fee Related JP2834791B2 (ja) | 1989-10-16 | 1989-10-16 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834791B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981226B2 (ja) * | 2012-05-31 | 2016-08-31 | 株式会社日立製作所 | 電力貯蔵式回生電力吸収装置およびその制御装置並びに制御方法 |
-
1989
- 1989-10-16 JP JP1264883A patent/JP2834791B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03135369A (ja) | 1991-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000156972A (ja) | スイッチング電源装置 | |
| JPH08140260A (ja) | 電源装置 | |
| US5381294A (en) | Device for protecting power supply circuit | |
| JP2001161062A (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP2834791B2 (ja) | Ｄｃ―ｄｃコンバータの並列運転回路 | |
| JPH08289468A (ja) | 並列運転用直流電源 | |
| JPH05292750A (ja) | 直流電力供給装置 | |
| JPH0241274B2 (ja) | ||
| JP2823896B2 (ja) | Ｄｃ―ｄｃコンバータの並列運転回路 | |
| JPH10341570A (ja) | 電源故障検出回路 | |
| JPS5837774B2 (ja) | インバ−タノカデンリユウホゴソウチ | |
| JP2767010B2 (ja) | 過電圧保護回路 | |
| JPH0389425A (ja) | リレー制御回路 | |
| JPS62152372A (ja) | 電源装置 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH11136944A (ja) | 電源装置 | |
| JPH05122934A (ja) | スイツチング式直流電源装置 | |
| JPH10164841A (ja) | 直流コンバータ装置 | |
| JPH08256475A (ja) | スイッチング電源装置 | |
| JP2953941B2 (ja) | 電源起動切断回路 | |
| JP2988698B2 (ja) | スイッチングレギュレータの保護装置 | |
| JPH11164547A (ja) | 電源装置 | |
| JPH10214123A (ja) | 異常検出回路及び電源装置 | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JPH06233528A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |