JP2831997B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2831997B2 JP2831997B2 JP62276348A JP27634887A JP2831997B2 JP 2831997 B2 JP2831997 B2 JP 2831997B2 JP 62276348 A JP62276348 A JP 62276348A JP 27634887 A JP27634887 A JP 27634887A JP 2831997 B2 JP2831997 B2 JP 2831997B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- insulating layer
- photoconductive
- photoconductive semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光電変換装置等を有する半導体装置の製造方
法に係り、特に少なくとも光電変換部と、この光電変換
部の出力を蓄積する電荷蓄積部と、この電荷蓄積部に接
続されたスイツチ部とが、絶縁層とこの絶縁層上に設け
られた光導電性半導体層とを有する光電変換装置等を有
する半導体装置の製造方法に関する。 〔従来の技術〕 従来、フアクシミリ，イメージスキヤナ等の読み取り
系としては、縮小光学系とCCD型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルフアスシ
リコン（以下、ａ−Si:Hと記す）に代表される光導電性
半導体材料の開発により、光電変換部及び信号処理部を
長尺な基板に形成し、原稿と等倍の光学系で読み取るい
わゆる密着型ラインセンサの開発がめざましい。 特に前記ａ−Si:H光電変換材料としてだけでなく、電
界効果型トランジスタの半導体材料としても用いること
ができるので、前記光電変換部の光導電性半導体層と信
号処理部の半導体層とを同時に形成することができる利
点を有している。 第２図は従来のラインセンサの一構成例の模式的部分
縦断面図である。 同図に示すように、基板１上には配線部2,光電変換部
3,電荷蓄積部4,スイツチ部５が設けられている。基板１
上には配線部２の下層電極配線6,電荷蓄積部４の下層電
極配線7,スイツチ部５のゲート電極をなす下層電極配線
８が形成されており、さらにこれらの下層電極配線6,7,
8上には、絶縁層９が形成されている。スイツチ部５の
絶縁層９には半導体層（ここでは、ａ−Si:H）11が形成
され、また光電変換部３の基板１上には光導電材料から
なる光導電性半導体層（ここでは、ａ−Si:H）10が形成
される。なお、ここでは前記半導体層11と前記光導電性
半導体層10とは同時に形成される。 下層電極配線６と上層電極配線12には絶縁層を介して
マチリクス配線部が形成される。光導電性半導体層10と
半導体層11とは上層電極配線13によって接続されてい
る。上層電極配線13は電荷蓄積部４の絶縁層９上を通っ
て接続され、上層電極配線13と絶縁層９と下層電極配線
７とは蓄積コンデンサを形成する。上層電極配線13の半
導体層11の一端と接続される部分はドレイン電極とな
り、半導体層11の他端と接続される上層電極配線14はソ
ース電極となる。 以上が同一基板上に光電変換部と信号処理部とを形成
した場合の構成であるが、同図に示すように光電変換部
３とスイツチ部５のみに半導体層が形成されており、前
記絶縁層９と前記絶縁層９上に形成された光導電性半導
体層10及び半導体層11とはともにグロー放電法等の製造
方法によって形成され、上層電極配線，下層電極配線の
パターニングと同様にフオトリソグラフイによりパター
ニングされる。 更に、第３図に従来のラインセンサの部分縦断面を示
し、その製造方法について説明する。 尚、第３図では第４図（ｅ）に示されるn+層は省略し
てある。 第４図（ａ）〜（ｅ）は従来のラインセンサの各製造
工程を示す部分縦断面図である。 尚、本ラインセンサは、第３図と較べるとn+層が表わ
されていること、配線部２において絶縁層が除去されて
いる点において異なっている。 まず、第４図（ａ）に示すように、基板１たる洗浄し
た平面性の良いガラス基板上に真空堆積法により、Al/C
rを0.1μｍ厚に堆積する。フオトリソグラフイによりレ
ジストパターンを形成しウエツトエツチングを行い、マ
トリクスに形成された配線部2,電荷蓄積部4,スイツチ部
５たる転送スイツチ部に下層電極配線6,7,8を形成す
る。 次に第４図（ｂ）に示すように、ガラス基板上にプラ
ズマCVD法を用い、SiH4ガス及びNH3ガスまたはN2ガスを
原料としてRFグロー放電により、窒化シリコンからなる
絶縁層９を0.3μｍ厚に堆積する。続けてSiH4ガスを原
料として同様に非晶質シリコンイントリンシツク層であ
る光導電性半導体層10を0.1〜１μｍ厚に堆積する。続
いてSiH4ガス,PH3ガスを原料として同様にオーミツクコ
ンタクト層であるn+層15を0.1μｍ堆積する。 次に、第４図（ｃ）に示すように、、フオトリソグラ
フイにより、レジストパターンを形成し、CF4ガスを用
いたドライエツチングを行い、部分的にn+層，光導電性
半導体層，絶縁層を取り除いてコンタクトホール16を形
成する。この際、n+層，光導電性半導体層，絶縁層の選
択エツチングは必要ない。 次に、第４図（ｄ）に示すように、真空堆積法により
Alを1.0〜1.5μｍ厚に堆積する。その後、フオトリソグ
ラフイによりレジストパターンを形成し、ウエツトエツ
チングを行い、部分的にAlを取り除き、更にドライエツ
チングによりn+層を取り除いて（n+エッチング工程）上
層電極配線12,12′,13,14を形成する。この際マトリク
スに形成された配線部２の下層電極配線６と上層電極配
線12はコンタクトホール16を通して、電気的導通を得て
いる。また光電変換部３のギヤツプ及びスイツチ部５た
る転送トランジスタ部のチヤンネルが形成される。 次に、第４図（ｅ）に示すように、フオトリソグラフ
イにより、レジストパターンを形成し、CF4ガスを用い
たドライエツチングを行い、部分的にn+層，光導電性半
導体層，絶縁層を取り除いて、今まで光導電性半導体層
を介して電気的に接続していた各素子を独立分離（アイ
ソレーシヨン工程）させ、必要な電極配線のみで電気的
接続を行う。 次に、窒化シリコン又は有機樹脂等によりパツシベー
シヨン膜（不図示）を形成してラインセンサが作製され
る。 〔発明が解決しようとしている問題点〕 しかしながら、上述のラインセンサにおいては、上層
電極であるAlのパターニングがウエツトエツチングであ
るため、サイドエツチング量を見込んだレジストパター
ンが設計されている。しかし、その後の工程であるn+エ
ツチングは異方性エツチングであるリアクテイブイオン
エツチングであるため、上述のレジストパターンをマス
クとして用いた場合では、設計値を充分に満足すること
ができず、更に、高密度パターンにおいては著しくセン
サ特性上問題が生じる場合があった。 〔問題点を解決するための手段〕 本発明は、基板、基板上に設けられた下層電極、該下
層電極上に設けられた絶縁層、該絶縁層上に設けられた
光導電性半導体層、該光導電性半導体層上にオーミック
層を介して設けられた一対の電極、を有する半導体素子
を複数備えた半導体装置の製造方法において、基板上に
絶縁層、光導電性半導体層、オーミックコンタクト層及
び電極層をこの順で連続的に積層すること、前記電極層
を所望のパターンにパターニングすること、少なくとも
隣接する前記半導体素子間となる前記光導電性半導体層
及びオーミックコンタクトをエッチング除去して不要部
分を取り去り素子間分離すること、前記電極層をマスク
として前記電極間のオーミック層を除去すること、を有
する半導体装置の製造方法を提案するものである。 本発明によれば、n+エツチング工程とアイソレーシヨ
ン工程の順序を換えることにより、n+エツチングを設計
値を満足する様なパターニング方法を提案するものであ
る。 〔実施例〕 第１図（ａ）〜（ｅ）は本実施例のラインセンサの各
製造工程を示す部分縦断面図である。 まず、第１図（ａ）に示すように、基板１たる洗浄し
た平面性の良いガラス基板上に真空堆積法により、Al/C
rを0.1μｍ厚に堆積した。フオトリソグラフイによりレ
ジストパターンを形成しウエツトエツチングを行い、マ
トリクスに形成された配線部2,電荷蓄積部4,スイツチ部
５たる転送スイッチ部に下層電極配線6,7,8を形成し
た。 次に、第１図（ｂ）を示すように、ガラス基板上にプ
ラズマCVD法を用い、SiH4ガス及びNH3ガスまたはN2ガス
を原料としてRFグロー放電により、窒化シリコンからな
る絶縁層９を0.3μｍ厚に堆積した。続けてSiH4ガスを
原料として同様に非晶質シリコンイントリンシツク層で
ある光導電性半導体層10を0.1〜１μｍ厚に堆積した。
続いてSiH4ガス,PH3ガスを原料として同様にオーミツク
コンタクト層であるn+層15を0.1μｍ堆積した。 次に、第１図（ｃ）に示すように、フオトリソグラフ
イにより、レジストパターンを形成し、CF4ガスを用い
たドライエツチングを行い、部分的にn+層，光導電性半
導体層，絶縁層を取り除いてコンタクトホール16を形成
した。この際、n+層，光導電性半導体層，絶縁層の選択
エツチングは必要なかった。 次に、第１図（ｄ）に示すように、真空堆積法により
Alを1.0〜1.5μｍ厚に堆積した。その後、フオトリソグ
ラフイによりレジストパターンを形成し、ウエツトエツ
チングを行い、部分的にAlを取り除いて上層電極配線1
2,12′,13,14を形成した。この際マトリクスに形成され
た配線部２の下層電極配線６と上層電極配線12はコンタ
クトホール16を通して、電気的導通を得ていた。 更にフオトリソグラフイにより、レジストパターンを
形成し、CF4ガスを用いたドライエツチングを行い、部
分的にn+層，光導電性半導体層，絶縁層を取り除いて、
今まで光導電性半導体層を介して電気的に接続していた
各素子を独立分離させ、必要な電極配線のみで電気的接
続を行った。 次に、第１図（ｅ）に示すように、上層電極パターン
をマスクとして、n+のドライエツチングを行い、光電変
換部３のギヤツプ及びスイツチ部５たる転送トランジス
タ部のチヤンネルを形成した。 次に、窒化シリコン又は有機樹脂等によりパツベーシ
ヨン膜（不図示）を形成してラインセンサが作製され
た。 〔発明の効果〕 以上説明した様に、本発明による光電変換装置等を有
する半導体装置の製造方法によれば、n+エツチングでの
パターニングを設計値を満足する様にパターニングでき
た。更に、n+エツチングに比べて長時間をプラズマにさ
らされているアイソレーシヨンを先に行うため、光電変
換部のギヤツプ部及び転送トランジスタ部のチヤンネル
部のダメージ層を、次工程のn+エツチングで取り除くこ
とができ、センサ特性上安定なものが作成可能となっ
た。 また、n+エツチング時には、すでに各素子間がアイソ
レーシヨンにより分離されているため、n+エツチング時
のサイドウオール効果（フツ化物の壁面への付着）によ
り素子間及び素子の電気的耐圧が大きくなり、また電蝕
を防止する効果も得ることができた。 加えて、より高密度のパターンを行っても、本発明に
よればセンサ特性も設計値を充分に満足するものとなっ
た。
法に係り、特に少なくとも光電変換部と、この光電変換
部の出力を蓄積する電荷蓄積部と、この電荷蓄積部に接
続されたスイツチ部とが、絶縁層とこの絶縁層上に設け
られた光導電性半導体層とを有する光電変換装置等を有
する半導体装置の製造方法に関する。 〔従来の技術〕 従来、フアクシミリ，イメージスキヤナ等の読み取り
系としては、縮小光学系とCCD型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルフアスシ
リコン（以下、ａ−Si:Hと記す）に代表される光導電性
半導体材料の開発により、光電変換部及び信号処理部を
長尺な基板に形成し、原稿と等倍の光学系で読み取るい
わゆる密着型ラインセンサの開発がめざましい。 特に前記ａ−Si:H光電変換材料としてだけでなく、電
界効果型トランジスタの半導体材料としても用いること
ができるので、前記光電変換部の光導電性半導体層と信
号処理部の半導体層とを同時に形成することができる利
点を有している。 第２図は従来のラインセンサの一構成例の模式的部分
縦断面図である。 同図に示すように、基板１上には配線部2,光電変換部
3,電荷蓄積部4,スイツチ部５が設けられている。基板１
上には配線部２の下層電極配線6,電荷蓄積部４の下層電
極配線7,スイツチ部５のゲート電極をなす下層電極配線
８が形成されており、さらにこれらの下層電極配線6,7,
8上には、絶縁層９が形成されている。スイツチ部５の
絶縁層９には半導体層（ここでは、ａ−Si:H）11が形成
され、また光電変換部３の基板１上には光導電材料から
なる光導電性半導体層（ここでは、ａ−Si:H）10が形成
される。なお、ここでは前記半導体層11と前記光導電性
半導体層10とは同時に形成される。 下層電極配線６と上層電極配線12には絶縁層を介して
マチリクス配線部が形成される。光導電性半導体層10と
半導体層11とは上層電極配線13によって接続されてい
る。上層電極配線13は電荷蓄積部４の絶縁層９上を通っ
て接続され、上層電極配線13と絶縁層９と下層電極配線
７とは蓄積コンデンサを形成する。上層電極配線13の半
導体層11の一端と接続される部分はドレイン電極とな
り、半導体層11の他端と接続される上層電極配線14はソ
ース電極となる。 以上が同一基板上に光電変換部と信号処理部とを形成
した場合の構成であるが、同図に示すように光電変換部
３とスイツチ部５のみに半導体層が形成されており、前
記絶縁層９と前記絶縁層９上に形成された光導電性半導
体層10及び半導体層11とはともにグロー放電法等の製造
方法によって形成され、上層電極配線，下層電極配線の
パターニングと同様にフオトリソグラフイによりパター
ニングされる。 更に、第３図に従来のラインセンサの部分縦断面を示
し、その製造方法について説明する。 尚、第３図では第４図（ｅ）に示されるn+層は省略し
てある。 第４図（ａ）〜（ｅ）は従来のラインセンサの各製造
工程を示す部分縦断面図である。 尚、本ラインセンサは、第３図と較べるとn+層が表わ
されていること、配線部２において絶縁層が除去されて
いる点において異なっている。 まず、第４図（ａ）に示すように、基板１たる洗浄し
た平面性の良いガラス基板上に真空堆積法により、Al/C
rを0.1μｍ厚に堆積する。フオトリソグラフイによりレ
ジストパターンを形成しウエツトエツチングを行い、マ
トリクスに形成された配線部2,電荷蓄積部4,スイツチ部
５たる転送スイツチ部に下層電極配線6,7,8を形成す
る。 次に第４図（ｂ）に示すように、ガラス基板上にプラ
ズマCVD法を用い、SiH4ガス及びNH3ガスまたはN2ガスを
原料としてRFグロー放電により、窒化シリコンからなる
絶縁層９を0.3μｍ厚に堆積する。続けてSiH4ガスを原
料として同様に非晶質シリコンイントリンシツク層であ
る光導電性半導体層10を0.1〜１μｍ厚に堆積する。続
いてSiH4ガス,PH3ガスを原料として同様にオーミツクコ
ンタクト層であるn+層15を0.1μｍ堆積する。 次に、第４図（ｃ）に示すように、、フオトリソグラ
フイにより、レジストパターンを形成し、CF4ガスを用
いたドライエツチングを行い、部分的にn+層，光導電性
半導体層，絶縁層を取り除いてコンタクトホール16を形
成する。この際、n+層，光導電性半導体層，絶縁層の選
択エツチングは必要ない。 次に、第４図（ｄ）に示すように、真空堆積法により
Alを1.0〜1.5μｍ厚に堆積する。その後、フオトリソグ
ラフイによりレジストパターンを形成し、ウエツトエツ
チングを行い、部分的にAlを取り除き、更にドライエツ
チングによりn+層を取り除いて（n+エッチング工程）上
層電極配線12,12′,13,14を形成する。この際マトリク
スに形成された配線部２の下層電極配線６と上層電極配
線12はコンタクトホール16を通して、電気的導通を得て
いる。また光電変換部３のギヤツプ及びスイツチ部５た
る転送トランジスタ部のチヤンネルが形成される。 次に、第４図（ｅ）に示すように、フオトリソグラフ
イにより、レジストパターンを形成し、CF4ガスを用い
たドライエツチングを行い、部分的にn+層，光導電性半
導体層，絶縁層を取り除いて、今まで光導電性半導体層
を介して電気的に接続していた各素子を独立分離（アイ
ソレーシヨン工程）させ、必要な電極配線のみで電気的
接続を行う。 次に、窒化シリコン又は有機樹脂等によりパツシベー
シヨン膜（不図示）を形成してラインセンサが作製され
る。 〔発明が解決しようとしている問題点〕 しかしながら、上述のラインセンサにおいては、上層
電極であるAlのパターニングがウエツトエツチングであ
るため、サイドエツチング量を見込んだレジストパター
ンが設計されている。しかし、その後の工程であるn+エ
ツチングは異方性エツチングであるリアクテイブイオン
エツチングであるため、上述のレジストパターンをマス
クとして用いた場合では、設計値を充分に満足すること
ができず、更に、高密度パターンにおいては著しくセン
サ特性上問題が生じる場合があった。 〔問題点を解決するための手段〕 本発明は、基板、基板上に設けられた下層電極、該下
層電極上に設けられた絶縁層、該絶縁層上に設けられた
光導電性半導体層、該光導電性半導体層上にオーミック
層を介して設けられた一対の電極、を有する半導体素子
を複数備えた半導体装置の製造方法において、基板上に
絶縁層、光導電性半導体層、オーミックコンタクト層及
び電極層をこの順で連続的に積層すること、前記電極層
を所望のパターンにパターニングすること、少なくとも
隣接する前記半導体素子間となる前記光導電性半導体層
及びオーミックコンタクトをエッチング除去して不要部
分を取り去り素子間分離すること、前記電極層をマスク
として前記電極間のオーミック層を除去すること、を有
する半導体装置の製造方法を提案するものである。 本発明によれば、n+エツチング工程とアイソレーシヨ
ン工程の順序を換えることにより、n+エツチングを設計
値を満足する様なパターニング方法を提案するものであ
る。 〔実施例〕 第１図（ａ）〜（ｅ）は本実施例のラインセンサの各
製造工程を示す部分縦断面図である。 まず、第１図（ａ）に示すように、基板１たる洗浄し
た平面性の良いガラス基板上に真空堆積法により、Al/C
rを0.1μｍ厚に堆積した。フオトリソグラフイによりレ
ジストパターンを形成しウエツトエツチングを行い、マ
トリクスに形成された配線部2,電荷蓄積部4,スイツチ部
５たる転送スイッチ部に下層電極配線6,7,8を形成し
た。 次に、第１図（ｂ）を示すように、ガラス基板上にプ
ラズマCVD法を用い、SiH4ガス及びNH3ガスまたはN2ガス
を原料としてRFグロー放電により、窒化シリコンからな
る絶縁層９を0.3μｍ厚に堆積した。続けてSiH4ガスを
原料として同様に非晶質シリコンイントリンシツク層で
ある光導電性半導体層10を0.1〜１μｍ厚に堆積した。
続いてSiH4ガス,PH3ガスを原料として同様にオーミツク
コンタクト層であるn+層15を0.1μｍ堆積した。 次に、第１図（ｃ）に示すように、フオトリソグラフ
イにより、レジストパターンを形成し、CF4ガスを用い
たドライエツチングを行い、部分的にn+層，光導電性半
導体層，絶縁層を取り除いてコンタクトホール16を形成
した。この際、n+層，光導電性半導体層，絶縁層の選択
エツチングは必要なかった。 次に、第１図（ｄ）に示すように、真空堆積法により
Alを1.0〜1.5μｍ厚に堆積した。その後、フオトリソグ
ラフイによりレジストパターンを形成し、ウエツトエツ
チングを行い、部分的にAlを取り除いて上層電極配線1
2,12′,13,14を形成した。この際マトリクスに形成され
た配線部２の下層電極配線６と上層電極配線12はコンタ
クトホール16を通して、電気的導通を得ていた。 更にフオトリソグラフイにより、レジストパターンを
形成し、CF4ガスを用いたドライエツチングを行い、部
分的にn+層，光導電性半導体層，絶縁層を取り除いて、
今まで光導電性半導体層を介して電気的に接続していた
各素子を独立分離させ、必要な電極配線のみで電気的接
続を行った。 次に、第１図（ｅ）に示すように、上層電極パターン
をマスクとして、n+のドライエツチングを行い、光電変
換部３のギヤツプ及びスイツチ部５たる転送トランジス
タ部のチヤンネルを形成した。 次に、窒化シリコン又は有機樹脂等によりパツベーシ
ヨン膜（不図示）を形成してラインセンサが作製され
た。 〔発明の効果〕 以上説明した様に、本発明による光電変換装置等を有
する半導体装置の製造方法によれば、n+エツチングでの
パターニングを設計値を満足する様にパターニングでき
た。更に、n+エツチングに比べて長時間をプラズマにさ
らされているアイソレーシヨンを先に行うため、光電変
換部のギヤツプ部及び転送トランジスタ部のチヤンネル
部のダメージ層を、次工程のn+エツチングで取り除くこ
とができ、センサ特性上安定なものが作成可能となっ
た。 また、n+エツチング時には、すでに各素子間がアイソ
レーシヨンにより分離されているため、n+エツチング時
のサイドウオール効果（フツ化物の壁面への付着）によ
り素子間及び素子の電気的耐圧が大きくなり、また電蝕
を防止する効果も得ることができた。 加えて、より高密度のパターンを行っても、本発明に
よればセンサ特性も設計値を充分に満足するものとなっ
た。
【図面の簡単な説明】
第１図（ａ）乃至第１図（ｅ）は夫々本発明によるライ
センサの製造工程を説明するための部分縦断面図であ
る。 第２図及び第３図は従来のラインセンサの一構成例の模
式的部分縦断面図である。 第４図（ａ）乃至第４図（ｅ）は夫々従来のラインセン
サの各製造工程を示す部分縦断面図である。 １……基板 ２……配線部 ３……光電変換部 ４……電化蓄積部 ５……スイツチ部 6,7,8……下層電極配線 ９……絶縁層 10……光導電性半導体層 12,12′,13,14……上層電極配線
センサの製造工程を説明するための部分縦断面図であ
る。 第２図及び第３図は従来のラインセンサの一構成例の模
式的部分縦断面図である。 第４図（ａ）乃至第４図（ｅ）は夫々従来のラインセン
サの各製造工程を示す部分縦断面図である。 １……基板 ２……配線部 ３……光電変換部 ４……電化蓄積部 ５……スイツチ部 6,7,8……下層電極配線 ９……絶縁層 10……光導電性半導体層 12,12′,13,14……上層電極配線
Claims (1)
- (57)【特許請求の範囲】 １．基板、基板上に設けられた下層電極、該下層電極上
に設けられた絶縁層、該絶縁層上に設けられた光導電性
半導体層、該光導電性半導体層上にオーミック層を介し
て設けられた一対の電極、を有する半導体素子を複数備
えた半導体装置の製造方法において、 基板上に絶縁層、光導電性半導体層、オーミックコンタ
クト層及び電極層をこの順で連続的に積層すること、 前記電極層を所望のパターンにパターニングすること、 少なくとも隣接する前記半導体素子間となる前記光導電
性半導体層及びオーミックコンタクトをエッチング除去
して不要部分を取り去り素子間分離すること、 前記電極層をマスクとして前記電極間のオーミック層を
除去すること、 を有することを特徴とする半導体装置の製造方法。 ２．前記光導電性半導体層が水素化アモルファスシリコ
ンである特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276348A JP2831997B2 (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
| US07/747,486 US5188974A (en) | 1987-10-31 | 1991-08-19 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276348A JP2831997B2 (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01119060A JPH01119060A (ja) | 1989-05-11 |
| JP2831997B2 true JP2831997B2 (ja) | 1998-12-02 |
Family
ID=17568182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276348A Expired - Fee Related JP2831997B2 (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831997B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732244B2 (ja) * | 1986-01-24 | 1995-04-10 | キヤノン株式会社 | フオトセンサ |
-
1987
- 1987-10-31 JP JP62276348A patent/JP2831997B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01119060A (ja) | 1989-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606857B2 (ja) | 半導体記憶装置の製造方法 | |
| KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
| US5366921A (en) | Process for fabricating an electronic circuit apparatus | |
| JP2831997B2 (ja) | 半導体装置の製造方法 | |
| JPH0645551A (ja) | 半導体装置およびその製造方法 | |
| JP2836246B2 (ja) | 薄膜トランジスタ及び多層配線の製造方法 | |
| US5188974A (en) | Method of manufacturing semiconductor device | |
| KR100226598B1 (ko) | 고체 촬상장치 및 그 제조방법 | |
| JP3937297B2 (ja) | 固体撮像素子の製造方法 | |
| US20020034851A1 (en) | Nonvolatile semiconductor memory device and method for producing the same | |
| JPH069242B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3123722B2 (ja) | 薄膜半導体トランジスターの製造方法及び薄膜トランジスター | |
| JP2508507B2 (ja) | 固体撮像装置 | |
| JP2950550B2 (ja) | 半導体記憶装置の製造方法 | |
| US5038190A (en) | Photoelectric conversion device with disabled electrode | |
| JPS62193277A (ja) | 固体撮像装置 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0714052B2 (ja) | 電荷結合デバイスの電極形成方法 | |
| EP0304336A2 (en) | Photoelectric conversion device and method for producing the same | |
| US6362102B1 (en) | Method of forming top metal contact to antifuse | |
| JPS59172764A (ja) | 固体撮像装置 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JPH02283039A (ja) | 電荷転送装置と電荷転送装置の製造方法 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |