JP2830828B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2830828B2
JP2830828B2 JP8076096A JP7609696A JP2830828B2 JP 2830828 B2 JP2830828 B2 JP 2830828B2 JP 8076096 A JP8076096 A JP 8076096A JP 7609696 A JP7609696 A JP 7609696A JP 2830828 B2 JP2830828 B2 JP 2830828B2
Authority
JP
Japan
Prior art keywords
reaction
oxide film
density
temperature
bonds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8076096A
Other languages
Japanese (ja)
Other versions
JPH09266308A (en
Inventor
亜由美 横澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8076096A priority Critical patent/JP2830828B2/en
Publication of JPH09266308A publication Critical patent/JPH09266308A/en
Application granted granted Critical
Publication of JP2830828B2 publication Critical patent/JP2830828B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に所定温度範囲でゲート酸化膜形成の行う
半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a gate oxide film is formed within a predetermined temperature range.

【0002】[0002]

【従来の技術】従来、シリコンMOS型電界効果トラン
ジスタ(MOSFET)のゲート酸化膜の形成は、乾燥
酸素あるいは酸素と水素の混合ガス雰囲気で、750〜
1200℃の温度下でシリコンSi基板を加熱すること
により行われている。この時放射線照射による酸化膜中
の固定正電荷の蓄積および界面準位の発生を減少させる
ことを目的として、アルゴンガスあるいは窒素N2 ガス
の雰囲気中で熱処理を行っている。
2. Description of the Related Art Conventionally, a gate oxide film of a silicon MOS type field effect transistor (MOSFET) has been formed in a dry oxygen or mixed gas atmosphere of oxygen and hydrogen by 750 to 750.
It is performed by heating a silicon Si substrate at a temperature of 1200 ° C. At this time, heat treatment is performed in an atmosphere of argon gas or nitrogen N 2 gas for the purpose of reducing the accumulation of fixed positive charges in the oxide film and the generation of interface states due to radiation irradiation.

【0003】しかしながら、このような処理を行って
も、なお放射線照射、ホットキャリアの注入、高電界印
加などのストレスにより界面準位あるいは膜中電荷トラ
ップが発生する問題がある。この原因は、界面あるいは
酸化膜中の存在するSi−H結合、Si−OH結合から
の水素Hの脱離や、ゲート酸化膜とSi基板との界面近
傍での酸化膜構造の歪みなどに起因していると考えられ
ている。この界面準位や電荷トラップの存在は、MOS
トランジスタのしきい値の変動やデバイスの絶縁耐性の
低下等を引き起こすという問題がある。
However, even if such a process is performed, there is still a problem that an interface state or a charge trap in a film is generated due to stress such as irradiation of radiation, injection of hot carriers, and application of a high electric field. This is due to Si-H bonds existing in the interface or oxide film, desorption of hydrogen H from Si-OH bonds, and distortion of the oxide film structure near the interface between the gate oxide film and the Si substrate. Is believed to be. The existence of these interface states and charge traps
There is a problem that the threshold voltage of the transistor fluctuates, the insulation resistance of the device is reduced, and the like.

【0004】これを防ぐため、Siと安定な結合を形成
する弗素Fをゲート酸化膜・Si基板界面に導入し、界
面準位の終端や歪みを緩和させる方法が考えられてい
る。この酸化膜・Si基板界面へのFの導入の方法の1
つとして、Fをイオン注入法によりゲート電極中に導入
し、その後不活性ガス雰囲気中で900〜1100℃の
熱処理を行うことにより、Fをゲート酸化膜中を拡散さ
せ、界面まで到達させることにより界面の未結合手を終
端させる方法がある(“Jounal of Appl
ied Physics”(以下J.Appl.Phy
s.という)61,5102〜5109頁,1987
年、特開昭62−285470号公報など)。この方法
によれば、図13に示されるように、Fの導入に伴い界
面準位密度が著しく減少している。この結果、デバイス
のホットキャリア耐性等、デバイス特性が改善されるこ
とが報告されている。
In order to prevent this, a method has been considered in which fluorine F which forms a stable bond with Si is introduced into the interface between the gate oxide film and the Si substrate, thereby terminating interface states and relaxing strain. One of the methods for introducing F into the interface between the oxide film and the Si substrate is as follows.
First, F is introduced into the gate electrode by an ion implantation method, and then heat treatment is performed at 900 to 1100 ° C. in an inert gas atmosphere to diffuse F in the gate oxide film and reach the interface. There is a method of terminating dangling bonds at the interface (“Journal of Appl.
ied Physics "(hereinafter J. Appl. Phys)
s. 61, 5102-5109, 1987
Year, JP-A-62-285470). According to this method, as shown in FIG. 13, the interface state density is significantly reduced with the introduction of F. As a result, it is reported that device characteristics such as hot carrier resistance of the device are improved.

【0005】また、界面への別のFの導入法として、ゲ
ート酸化膜の形成後、三フッ化窒素(NF3 )ガス雰囲
気中で1000〜1200℃程度の温度でランプ加熱を
行う方法が提案されている(特開平1−283873号
公報、特開平5−152323号公報)。この方法によ
れば、界面および膜中に存在するSi−H結合が、より
安定な結合であるSi−F結合に置換されるため、図1
4(a),(b)に示すように、先に述べたようなスト
レスなどによる界面準位の生成が抑制される。
As another method of introducing F into the interface, a method of forming a gate oxide film and then heating the lamp at a temperature of about 1000 to 1200 ° C. in a nitrogen trifluoride (NF 3 ) gas atmosphere has been proposed. (JP-A-1-283873, JP-A-5-152323). According to this method, the Si—H bond existing at the interface and in the film is replaced with a more stable bond, the Si—F bond.
As shown in FIGS. 4A and 4B, the generation of the interface state due to the stress and the like as described above is suppressed.

【0006】[0006]

【発明が解決しようとする課題】上述した従来技術で
は、界面準位が減少してデバイス特性が向上するが、導
入されるFの密度が増加した時、フラットバンドVfbの
正方向へのシフトが生ずることになる。図15はこの状
態を示す特性図で、Fをイオン注入し高温処理したゲー
ト酸化膜をもつMOS容量デバイスのフラットバンドV
bfがF導入量に依存する様子を示している(D.D.X
ie and D.R.YoungによるJ.App
l.Phys.,70(1991),2755頁の結果
を、横軸ドーズ量、縦軸Vfbシフト量に書き直した図で
ある)。この図によると、導入されるFの密度の増加に
伴い、フラットバンドVfbが正方向へ大きくシフトする
ことが観測されるが、これは、Fが酸化膜中に取り込ま
れる際、同時にその酸化膜中に電子トラップとなる準位
が新しく生成されるためと考えられる。
In the above-described prior art, the interface state is reduced and the device characteristics are improved. However, when the density of introduced F increases, the shift of the flat band Vfb in the positive direction increases. Will happen. FIG. 15 is a characteristic diagram showing this state. The flat band V of a MOS capacitance device having a gate oxide film subjected to ion implantation of F and high temperature treatment is shown.
It shows that bf depends on the amount of F introduced (DDX
ie and D.E. R. J. Young. App
l. Phys. , 70 (1991), pp. 2755, the horizontal axis dose and the vertical axis Vfb shift. According to this figure, it is observed that the flat band Vfb shifts greatly in the positive direction with an increase in the density of the introduced F. This is because when the F is taken into the oxide film, It is considered that a level that becomes an electron trap is newly generated therein.

【0007】また図16は、Fをイオン注入し高温処理
したゲート酸化膜をもつMOS容量デバイスの2次放出
イオンの質量分析した特性図で、深さ(depth)に
対して原子濃度を示している(Y.Sioya et
alによるJ.Appl.Phys.,61(198
7),5102頁参照)。この図に示されるように、8
00℃を越える温度からゲート酸化膜/Si基板の界面
のみならず、ゲート酸化膜のバルク中にもFが取り込ま
れていることが分かる。
FIG. 16 is a characteristic diagram of mass analysis of secondary emission ions of a MOS capacitor device having a gate oxide film subjected to high-temperature treatment by ion implantation of F, showing an atomic concentration with respect to depth. (Y. Sioya et.
al. Appl. Phys. , 61 (198
7), p. 5102). As shown in this figure, 8
From the temperature exceeding 00 ° C., it can be seen that F is taken in not only at the interface of the gate oxide film / Si substrate but also in the bulk of the gate oxide film.

【0008】このように、Fがゲート酸化膜のバルク中
に取り込まれる原因としては、膜中の未結合手の終端、
あるいは、膜中のSi−OHおよびSi−H結合のSi
−F結合への置換が考えられる。さらに、図16から分
かるように、1000℃の熱処理後の膜中のFの密度
(1015cm-2)は、膜中にイントリンシック(int
rinsic)に存在する電荷トラップ密度(〜1012
cm-2)、あるいはSi−OH、Si−H密度(1013
〜1014〜cm-2)より大きい。従って、Fの酸化膜へ
の取り込みは、上記のような終端や置換反応のみでな
く、Fが酸化膜中のSi−O−Si結合を壊して新たな
Si−F結合を形成する反応が起こっているものと予測
される。
[0008] As described above, the reason why F is taken into the bulk of the gate oxide film is as follows: termination of dangling bonds in the film;
Alternatively, Si—OH and Si—H bonds in the film
Substitution to a -F bond is contemplated. Further, as can be seen from FIG. 16, the density (10 15 cm −2 ) of F in the film after the heat treatment at 1000 ° C. is intrinsic (int) in the film.
linsic), the charge trap density (存在 10 12
cm -2 ) or Si-OH, Si-H density (10 13
~ 10 14 ~ cm -2 ). Therefore, the incorporation of F into the oxide film involves not only the termination and substitution reactions as described above, but also a reaction in which F breaks the Si—O—Si bond in the oxide film to form a new Si—F bond. It is expected to be.

【0009】また、図16に見られるように、F導入の
際の熱処理温度を上昇させるにつれ、酸化膜バルク中の
F密度は増加する。また、酸化膜バルク中のFの密度の
増加にしたがいフラットバンドシフト量が増加する。し
たがって、Fを含む雰囲気中、あるいはFが酸化膜中を
拡散できる状態において、酸化膜を高温下にさらすこと
は酸化膜中にトラップ準位を生成させることになり、ゲ
ート酸化膜としての特性、信頼性を低下させる恐れがあ
る。
Further, as shown in FIG. 16, as the heat treatment temperature at the time of introducing F is increased, the F density in the bulk of the oxide film is increased. In addition, the flat band shift increases as the density of F in the bulk of the oxide film increases. Therefore, when the oxide film is exposed to a high temperature in an atmosphere containing F or in a state where F can diffuse in the oxide film, trap levels are generated in the oxide film, and characteristics as a gate oxide film, There is a risk that reliability will be reduced.

【0010】これに関し従来技術で述べたFのゲート電
極へのイオン注入を用いる方法では、ゲート電極を通し
てFを界面まで十分に拡散させるため、900℃以上の
高温の熱処理が必要となる。また、NF3 ガス雰囲気中
のランプ加熱では、短時間でFを界面まで導入するた
め、1000℃以上の高温で熱処理を行う。従って、従
来法ではFの導入に伴い不可避に膜中にトラップ準位が
生成されてしまう。
In this connection, in the method using ion implantation of F into the gate electrode described in the prior art, a high-temperature heat treatment at 900 ° C. or more is required to sufficiently diffuse F through the gate electrode to the interface. In the case of lamp heating in an NF 3 gas atmosphere, heat treatment is performed at a high temperature of 1000 ° C. or higher in order to introduce F to the interface in a short time. Therefore, in the conventional method, trap levels are inevitably generated in the film with the introduction of F.

【0011】ゲート酸化膜中の準位への電荷のトラップ
は、トランジスタのしきい値の変動や、デバイスの絶縁
耐性の劣化を引き起こす問題がある。さらに、Elec
trically Programble Read−
Only−Memory(EPROM)のトンネル酸化
膜形成に従来技術を適用した場合、膜中の準位への電子
のトラップやトラップ電子による電界の変化が、EPR
OMの書き込み/消去電流を大きく変化させてしまうた
め、さらに深刻な問題である。
[0011] Trapping of charges to the level in the gate oxide film causes a problem that the threshold voltage of the transistor fluctuates and the insulation resistance of the device deteriorates. In addition, Elec
Trially Programmable Read-
When the conventional technique is applied to the formation of a tunnel oxide film of an only-memory (EPROM), trapping of electrons to a level in the film and a change in an electric field due to the trapped electrons are caused by EPR.
This is a more serious problem since the write / erase current of the OM is greatly changed.

【0012】本発明の目的は、これらの問題点を除去
し、界面準位を減少させると同時に、膜中の電子トラッ
プの生成が抑制されたゲート酸化膜を形成する半導体装
置の製造方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which eliminates these problems, reduces the interface state, and forms a gate oxide film in which the generation of electron traps in the film is suppressed. Is to do.

【0013】[0013]

【課題を解決するための手段】本発明の構成は、シリコ
ン基板ゲート酸化膜を形成した後、フッ化ガス雰囲気中
で熱処理を行い、この熱処理を前記酸化膜形成と同じ炉
の中で行うと共に、前記熱処理の温度範囲を特定して処
理する半導体装置の製造方法において、前記熱処理の温
度範囲としては、フッ化ガスが前記ゲート酸化膜上でS
i−H,Si−OHのSi−Fへの置換およびFによる
Si−O−Siの破壊の各反応の活性化エネルギおよび
反応エネルギを非経験的分子軌道法により計算し、その
活性化エネルギ値から置換反応およびトラップ準位生成
反応の反応係数を計算し、計算した反応係数から置換さ
れずに残るSi−H,Si−OH結合の膜中密度および
Fの反応により生成されるトラップ準位となる種の密度
の温度依存性を計算し、これら密度が所定許容範囲にあ
る温度条件を求めることを特徴とする。
Structure of SUMMARY OF THE INVENTION The present invention, after forming a silicon substrate a gate oxide film, followed by heat treatment in a fluoride gas atmosphere, performs the heat treatment in the same furnace as the oxide film formation in the manufacturing method of a semiconductor device to be processed to identify the temperature range before Symbol heat treatment, the temperature range of the heat treatment, fluoride gas over the gate oxide film S
The activation energy and reaction energy of each reaction of i-H, Si-OH substitution with Si-F and destruction of Si-O-Si by F are calculated by the ab initio molecular orbital method , and the activation energy value is calculated. From the calculated reaction coefficients, the reaction coefficients of the substitution reaction and the trap level generation reaction are calculated. From the calculated reaction coefficients, the density of the remaining Si—H, Si—OH bonds in the film and the trap levels generated by the reaction of F are calculated. made to calculate the temperature dependence of the kind of density, these density and wherein the temperature conditions determined Melco in a predetermined allowable range.

【0014】[0014]

【0015】さらに本発明において、ゲート酸化膜中の
トラップ準位密度を未結合Si−Oに対応させ、この密
度をSi−O−Si密度の1/100以下とし、Si−
H結合のうちSi−F結合に置換されないものの密度を
その1/100以下として温度範囲を設定でき、また
の結果求められたフッ化ガス雰囲気中の熱処理の温度範
囲を700℃〜800℃とすることができる。
Further, in the present invention, the trap level density in the gate oxide film is made to correspond to the unbonded Si—O, and this density is set to 1/100 or less of the Si—O—Si density.
Density of those not substituted on the Si-F bonds of the H-bond can set the temperature range as 1/100 or less, its
As a result, the temperature range of the heat treatment in the fluorinated gas atmosphere can be set to 700 ° C. to 800 ° C.

【0016】本発明の熱処理における温度範囲の設定に
は、以下の過程が起こる温度を把握することが必要とな
る。 1)NF3 の熱分解 2)Fの酸化膜中への拡散 3)膜中および界面の未結合手の終端 4)Si−H、Si−OHへのSi−Fへの置換 5)FによるSi−O−Si破壊 6)トラップ準位生成 これらのうち、1)NF3 の熱分解に関しては、500
℃以上で分解が進むことがすでに知られている。また
2)Fの酸化膜中の拡散については、600℃以上で
は、十分に酸化膜中を通り抜け、界面に達することが知
られている。さらに3)界面および膜中に存在するの未
結合手の終端については、Fが膜中を十分に拡散し、界
面に達しうるような条件下では、Fは未結合手を終端し
安定化する。従って、温度範囲の特定に必要となるの
は、前記4)および5)の反応が起こる温度である。
In setting the temperature range in the heat treatment of the present invention, it is necessary to grasp the temperature at which the following process occurs. 1) Thermal decomposition of NF 3 2) Diffusion of F into the oxide film 3) Termination of dangling bonds in the film and at the interface 4) Substitution of Si-H or Si-OH with Si-F 5) By F Si—O—Si destruction 6) Trap level generation Among them, 1) Regarding thermal decomposition of NF 3 , 500
It is already known that decomposition proceeds at or above ° C. 2) Regarding the diffusion of F in the oxide film, it is known that at 600 ° C. or more, F sufficiently passes through the oxide film and reaches the interface. 3) Regarding the termination of dangling bonds existing at the interface and the film, under conditions where F can diffuse sufficiently in the film and reach the interface, F terminates dangling bonds and stabilizes. . Therefore, what is necessary for specifying the temperature range is a temperature at which the reactions 4) and 5) occur.

【0017】本発明では、この温度の決定を理論計算を
用いて行う。まず、前記各反応の活性化エネルギと反応
エネルギを非経験的分子軌道法により計算する。そのエ
ネルギ値から置換反応およびトラップ準位生成反応の反
応係数を計算する。求められた反応係数を用いて、置換
されずに残るSi−HおよびSi−OH結合の膜中密度
およびFの反応により生成されるトラップ準位となる種
の密度の温度依存性を計算する。これらの密度が許容範
囲以下になる温度条件を見つけ、最適温度範囲を決定す
る。
In the present invention, the determination of the temperature is performed using theoretical calculations. First, the activation energy and reaction energy of each reaction are calculated by an ab initio molecular orbital method. From the energy values, the reaction coefficients of the substitution reaction and the trap level generation reaction are calculated. Using the obtained reaction coefficient, the temperature dependence of the density of the remaining Si—H and Si—OH bonds in the film and the density of the species that become trap levels generated by the reaction of F without being replaced is calculated. The temperature conditions under which these densities fall below the allowable range are found, and the optimum temperature range is determined.

【0018】まず、非経験的分子軌道法により各反応の
活性化エネルギおよび反応エネルギを計算するが、まず
F原子とゲート化膜とで起りうる反応を計算する。分子
軌道法とは、ある構造の分子について次のシュレーディ
ンガ方程式から求められるエネルギEが最少となる波動
関数Φを求めてゆき、最適な構造、電子状態を決める方
法である。ここでHはハミルトニアンとする。
First, the activation energy and reaction energy of each reaction are calculated by the ab initio molecular orbital method. First, the reaction that can occur between the F atoms and the gated film is calculated. The molecular orbital method is a method of obtaining a wave function Φ that minimizes the energy E obtained from the following Schrodinger equation for a molecule having a certain structure, and determining an optimal structure and electronic state. Here, H is Hamiltonian.

【0019】HΦ=EΦ この計算においては、まずある分子構造を仮定し、この
分子の波動関数で近似しているが、これは一般に、次の
ようなガウス型関数fの一次結合で近似する方法が用
いられる。ここでaは係数とする。
HΦ = EΦ In this calculation, a certain molecular structure is first assumed, and approximated by the wave function of this molecule. This is generally approximated by a linear combination of the following Gaussian function f i : A method is used. Here, a i is a coefficient.

【0020】Φ=Σa この近似された波動関数Φを前式に代入して全エネルギ
を計算する。次に、仮定した構造をわずか変位させて同
様の計算を行い、この操作により全エネルギが最小とな
る構造が得られるまで計算を繰り返し、分子の構造を決
定する。この波動関数計算過程で、その計算の簡便化の
ために、実験で得られたパラメータを用いる方法を経験
的分子軌道法、経験的パラメータを用いない方法を非経
験的分子軌道法と呼び、後者は実験による同定が困難な
系に有効な方法である。この非経験的分子軌道法の計算
としては、既存の計算プログラムとして、ゴードン
(M.S.Gordon et al)等により開発された非経験的
分子軌道計算プログラムGaussian92(Gauss
ian ,Pittsfurg, PA,1992)を使用した。
Φ = Σa i f i This approximated wave function Φ is substituted into the above equation to calculate the total energy. Next, the same calculation is performed by slightly displacing the assumed structure, and the calculation is repeated until a structure with the minimum total energy is obtained by this operation, thereby determining the molecular structure. In this wave function calculation process, to simplify the calculation, the method using the parameters obtained from the experiment is called the empirical molecular orbital method, and the method without using the empirical parameters is called the ab initio molecular orbital method. Is an effective method for systems that are difficult to identify by experiment. As the calculation of the ab initio molecular orbital method, as an existing calculation program, an ab initio molecular orbital calculation program Gaussian 92 (Gausss) developed by MS Gordon et al.
ian, Pittsfurg, PA, 1992).

【0021】反応系の計算では、その系に含まれる全て
の原子、分子について前述の最適化計算を行うが、ここ
ではSi−H結合のSi−F結合への置換反応により説
明する。膜中のSi−H結合を模擬するためのクラスタ
モデルを設定し、ここでは、図2の模式図に示されるH
Si(OH)3 を用いるとする。このFとHSi(O
H)との反応によりFSi(OH)とHが出来る次
式(1)の反応があるとする。
In the calculation of the reaction system, the above-described optimization calculation is performed for all the atoms and molecules included in the system. Here, the substitution reaction of the Si—H bond to the Si—F bond will be described. A cluster model for simulating the Si—H bond in the film is set, and here, H shown in the schematic diagram of FIG.
It is assumed that Si (OH) 3 is used. This F and HSi (O
Assume that there is a reaction of the following formula (1) in which FSi (OH) 3 and H can be formed by the reaction with H) 3 .

【0022】 F+HSi(OH)→FSi(OH)+H …………(1) この式の左辺を反応系、右辺を生成系と呼ぶ。まず式の
左辺のFおよびHSi(OH)と分子の各々につい
て、前述の方法で最適な構造と全エネルギとを計算する
(以下この計算を構造最適化という)。
F + HSi (OH) 3 → FSi (OH) 3 + H (1) The left side of this equation is called a reaction system, and the right side is called a generation system. First, for F and HSi (OH) 3 on the left side of the equation and each of the molecules, the optimum structure and total energy are calculated by the above-described method (hereinafter, this calculation is referred to as structure optimization).

【0023】次に図3に示すように、F原子をHSi
(OH)からある距離に置いた系を考える。このFと
分子との距離としては、Fと分子の中心にあるSiとの
距離をとり、Fの位置はHSi(OH)分子のSi―
H結合の延長線上で、Siに対しHとは反対側に置く。
この場合FとSiとの距離(以下R(F―Si)とい
う)を一定に保ち、その他の部分の分子構造を決めるた
めの構造最適化を行う。また同様の計算をR(F―S
i)を徐々に小さくして計算を続ける。
Next, as shown in FIG.
Consider a system at a distance from (OH) 3 . The distance between F and the molecule is the distance between F and Si at the center of the molecule, and the position of F is the Si— of three molecules of HSi (OH).
On the extension of the H bond, it is placed on the opposite side to H with respect to Si.
In this case, the distance between F and Si (hereinafter referred to as R (F-Si)) is kept constant, and the structure is optimized to determine the molecular structure of other parts. The same calculation is performed using R (FS
i) is gradually reduced and the calculation is continued.

【0024】この計算において、距離R(F―Si)は
F―Si結合距離の約2倍程度、R(F―Si)の変化
量は0.1アトミック・ユニット(atomic unit) 以下に
するのが適当である(1atomic unit は水素原子の半
径)。この計算により得られる全エネルギは、R(F―
Si)に対してほぼ図4(a) のように変化し、R(F―
Si)がF―Si結合の長さに近づくにつれ、全エネル
ギの変化は次第に小さくなり、R(Si―H)が大きく
なると、あるエネルギ最大点Tに到達する。この最大点
Tが求められた後に、R(Si―H)の距離を一定に保
ちながら構造最適化を行う。その結果反応系の全エネル
ギの変化がR(F―Si)およびR(Si―H)の関数
として、図4(b) のように得られる。
In this calculation, the distance R (F-Si) is about twice the F-Si bond distance, and the variation of R (F-Si) is 0.1 atomic unit or less. Is appropriate (1 atomic unit is the radius of a hydrogen atom). The total energy obtained by this calculation is R (F−
4 (a), and R (F−
As Si) approaches the length of the F-Si bond, the change in total energy gradually decreases, and as R (Si-H) increases, a certain energy maximum T is reached. After the maximum point T is obtained, the structure is optimized while keeping the distance of R (Si-H) constant. As a result, the change in the total energy of the reaction system is obtained as a function of R (F-Si) and R (Si-H) as shown in FIG. 4 (b).

【0025】この図で、生成系と最大点Tとのエネルギ
差がこの反応の活性化エネルギ、反応系と生成系のエネ
ルギ差が反応エネルギである。この反応式(1)の逆反
応となる次の反応式(1’)についっても、その左辺を
反応系としてその最大点Tとのエネルギ差から活性化エ
ネルギが求められ、これら活性化エネルギから反応の起
りやすさが計算できる。 H+FSi(OH)→HSi(OH)+F…………(1’) 分子軌道法の計算では、分子/原子の反応系が扱えるの
で、この計算を固体系に適用する場合は、固体部分から
その一部分を切り出した分子(クラスタ)で模擬してい
る。ゲート酸化膜はSi―O―Siのネットワークで構
成されるので、そのネットワークの一部を、図5(a) の
ような(OH)SiOSi(OH)クラスタで、膜
中のSi―H,Si―OH結合は、H―Si(O
H),HO―Si(OH)で、図5(b),(c) のよう
に模擬できる。これらクラスタを用いてSi―H結合が
Si―F結合に置換される反応も前記(1)の反応と同
様に求めることができる。
In this figure, the energy difference between the production system and the maximum point T is the activation energy of this reaction, and the energy difference between the reaction system and the production system is the reaction energy. In the following reaction formula (1 ′) which is the reverse reaction of the reaction formula (1), the activation energy is obtained from the energy difference from the maximum point T using the left side as a reaction system. From this, the likelihood of a reaction occurring can be calculated. H + FSi (OH) 3 → HSi (OH) 3 + F (1 ′) In the calculation of the molecular orbital method, a reaction system of molecules / atoms can be handled, so if this calculation is applied to a solid system, the solid portion It is simulated with molecules (clusters) that are partially cut out from. Since the gate oxide film is composed of a Si—O—Si network, a part of the network is formed of (OH) 3 SiOSi (OH) 3 clusters as shown in FIG. , Si-OH bond is H-Si (O
H) 3 , HO—Si (OH) 3, which can be simulated as shown in FIGS. The reaction in which the Si—H bond is replaced by the Si—F bond using these clusters can be determined in the same manner as in the above-mentioned reaction (1).

【0026】また同様にSi―OH結合のSi―F結合
に置換される次式(2)の反応も、前述の反応(1)と
同様に求めることができる。この場合も、R(F―S
i)およびR(Si―OH)を変化させて構造最適化を
行うことにより、求めることができる。
Similarly, the reaction of the following formula (2) in which the Si—OH bond is replaced by the Si—F bond can be obtained in the same manner as the above-mentioned reaction (1). Also in this case, R (FS
It can be obtained by changing the i) and R (Si—OH) and optimizing the structure.

【0027】 F+OH―Si(OH)→FSi(OH)+OH………(2) またFによるSi―O―Si結合の破壊については、次
の2つの反応式(3)、(4)が考えられる。
F + OH—Si (OH) 3 → FSi (OH) 3 + OH (2) Further, regarding the destruction of the Si—O—Si bond by F, the following two reaction formulas (3) and (4) Can be considered.

【0028】 F+(OH)Si―O―Si(OH) →FSi(OH)+OSi(OH)………(3) F+(OH)Si―O―Si(OH) →Si(OH)+FOSi(OH)………(4) 反応式(3)の場合には、図6(a) に示すように、Fが
Siに近づく場合で、このとき、R(F―Si)とR
(Si―O)をパラメータとして構造最適化を行い、反
応式(4)の場合には、図6(b) に示すように、FがS
i―O―Siの中心のO原子に近づく場合で、このとき
FがOに近づきSi(OH)が離れるため 、R(O
―F)とR(Si―F)をパラメータとして構造最適化
を行う。
F + (OH) 3 Si—O—Si (OH) 3 → FSi (OH) 3 + OSi (OH) 3 (3) F + (OH) 3 Si—O—Si (OH) 3 → Si (OH) 3 + FOSi (OH) 3 (4) In the case of the reaction formula (3), as shown in FIG. 6 (a), when F approaches Si, then R (F− Si) and R
Structural optimization is performed using (Si—O) as a parameter, and in the case of reaction formula (4), as shown in FIG.
In the case of approaching the O atom at the center of i-O-Si, at this time, F approaches O and Si (OH) 3 separates, so that R (O
-F) and R (Si-F) as parameters to optimize the structure.

【0029】さらに、Si―OとFとの反応により、S
i―F,Si―OFがそれぞれ生成する反応について
も、次の反応式(5),(6)が考えられ,同様に構造
最適化を行う。
Further, by the reaction between Si—O and F, S
The following reaction formulas (5) and (6) can be considered for the reactions that generate i-F and Si-OF, respectively, and the structure is similarly optimized.

【0030】 F+OSi(OH)→O+FSi(OH) …………(5) F+OSi(OH)→FOSi(OH) ……………(6) 次の表1は、これらの計算により求められた各反応の反
応エネルギおよび活性化エネルギの値を示す。
F + OSi (OH) 3 → O + FSi (OH) 3 ... (5) F + OSi (OH) 3 → FOSi (OH) 3 ... (6) The obtained values of the reaction energy and the activation energy of each reaction are shown.

【0031】[0031]

【表1】 [Table 1]

【0032】この表1から式(4)の反応より式(3)
の反応の方が支配的であることが分る。また式(1),
(2),(3)の反応は、高温になるにつれ促進される
ことを示している。またSi―HおよびSi―OH結合
のSi―F結合への置換の活性化エネルギが、Fによる
Si―O―Si結合の破壊反応式(3)より小さいこと
から、前者の反応が後者より低温で起ることが明らかに
なっている。
From Table 1, it can be seen from the reaction of the formula (4) that the formula (3)
It can be seen that the reaction is more dominant. Equation (1),
It is shown that the reactions (2) and (3) are accelerated as the temperature increases. Also, since the activation energy of the substitution of Si—H and Si—OH bonds into Si—F bonds is smaller than the reaction formula (3) for destruction of Si—O—Si bonds by F, the former reaction is lower in temperature than the latter. It is clear that this will happen.

【0033】ここで、これらの反応により生成される種
のうち、電子トラップ準位となる種を、前記(1)〜
(3)の反応過程で生成された種が電子を受取った場合
の安定化エネルギを調べて検討する。生成したSi―F
部、未結合のOをもつSi―O部(以下未結合Si―O
部という)のクラスタモデルとしてFSi(OH)
よびOFSi(OH)を用いて、これらが電子を1個
受け取った場合の安定化エネルギを計算し、この計算結
果を次の表2に示す。
Here, among the species generated by these reactions, the species that become the electron trap level are described in the above (1) to (4).
The stabilization energy when the species generated in the reaction process of (3) receives electrons is examined and examined. The generated Si-F
Part, Si—O part having unbonded O (hereinafter, unbonded Si—O part)
Using FSi (OH) 3 and OFSi (OH) 3 as the cluster model of the “part”, the stabilization energy when these receive one electron is calculated, and the calculation results are shown in Table 2 below.

【0034】[0034]

【表2】 [Table 2]

【0035】この表2からSi―O部分が電子トラップ
準位となることが分る。以上の計算結果から、Fの導入
により酸化膜中の電子トラップ準位が、図7の模式図に
示されるような過程で生成される。すなわち、高温下で
酸化膜を拡散するF(図7(a))は、Si―O―Si
結合を破壊してSi―F結合と未結合Si―Oを生成す
る(図7(b))。この部分に電子が注入されると、電
子は未結合Si―O部にトラップされる(図7
(c))。これが従来の方法で観測されたフラットバン
ドシフトの原因であると考えられる。
It can be seen from Table 2 that the Si--O portion is at the electron trap level. From the above calculation results, electron trap levels in the oxide film are generated by the introduction of F in a process as shown in the schematic diagram of FIG. That is, F (FIG. 7A) that diffuses the oxide film at high temperature is Si—O—Si
The bond is broken to generate a Si—F bond and unbonded Si—O (FIG. 7B). When electrons are injected into this portion, the electrons are trapped in the unbonded Si—O portion (FIG. 7).
(C)). This is considered to be the cause of the flat band shift observed by the conventional method.

【0036】以上の結果から、Fの導入により電子トラ
ップ準位を生成させないためには、Si―O―Si破壊
が起らないような低温でFを導入すればよい。ただし、
Si―H結合およびSi―OH結合も容易にHを脱離し
て電荷トラップ準位となり得るため、これらの結合をS
i―F結合へできるかぎり置換する必要がある。従っ
て、置換反応が十分起りうる程度以上の高温も必要とな
る。
From the above results, in order to prevent the generation of electron trap levels by the introduction of F, it is sufficient to introduce F at a low temperature at which Si—O—Si destruction does not occur. However,
Since Si—H bond and Si—OH bond can also easily desorb H to become a charge trap level, these bonds are
It is necessary to substitute as much as possible for the iF bond. Therefore, a high temperature higher than the temperature at which the substitution reaction can sufficiently occur is required.

【0037】次に、計算で求められた活性化エネルギを
用いて、各反応がアレニウス型であると仮定することに
より、酸化膜中のSi―H,Si―OH,未結合Si―
Oの各密度が温度によりどのように変化するかを計算す
る。
Next, using the activation energy obtained by the calculation, it is assumed that each reaction is of the Arrhenius type, so that Si—H, Si—OH, unbonded Si—
Calculate how each density of O changes with temperature.

【0038】この場合のSi―H,Si―OHの密度N
Si―H ,NSi―OH は、実験的に測定されている値で、
例えば菅野卓夫著「Siデバイスの物理」223頁に示
されている。また温度Tにおける各反応の反応係数K
は、表1の反応とその活性化エネルギEaにより求めら
れる。ただし、Aを反応頻度(定数)、kをボルツマン
係数とする。
In this case, the density N of Si—H and Si—OH
Si-H and N Si-OH are experimentally measured values.
For example, it is shown on page 223 of Takuo Sugano, "Physics of Si Devices". The reaction coefficient K of each reaction at the temperature T
Is determined from the reaction shown in Table 1 and its activation energy Ea. Here, A is the reaction frequency (constant), and k is the Boltzmann coefficient.

【0039】K=Aexp(−Ea/kT) 従って、あるFの密度[F]に対するSi―H,Si―
OHの密度の変化は、次の式で表わされる。
K = Aexp (−Ea / kT) Therefore, for a certain F density [F], Si—H, Si—
The change in OH density is expressed by the following equation.

【0040】 [0040]

【0041】ただし、K1,K2は反応式(1),
(2)の反応係数、K1', K2'はK1,K2の逆反応の
反応係数 従って各密度の変化は、これにSi―O―SiとFの反
応によりSi―Oが生成する反応(3)、Si―OとF
との反応によりSi―F,Si―OFが生成する反応
(5),(6)の式を解いて次のように求められる。こ
こでK3は式(3)の反応係数、K4,K5は式
(5),(6)の反応係数とし、K4'はK4の逆反応の
反応係数とする。
Where K1 and K2 are represented by the reaction formula (1),
The reaction coefficient of (2), K1 'and K2', are the reaction coefficients of the inverse reaction of K1 and K2. Therefore, each change in density is caused by the reaction (3) ), Si-O and F
The formulas of reactions (5) and (6) in which Si—F and Si—OF are generated by the reaction with are calculated as follows. Here, K3 is the reaction coefficient of equation (3), K4 and K5 are the reaction coefficients of equations (5) and (6), and K4 'is the reaction coefficient of the inverse reaction of K4.

【0042】 [0042]

【0043】なお、ここでFのドーズ量は、1015cm
-2とし、膜中のSi−Hの密度を1013cm-2、膜中の
Si−OHの密度を1012cm-2、膜中のSi−O−S
iの密度を1013cm-2とした。この計算結果を図8
示す。ここで、膜中のトラップ準位密度が未結合Si−
O密度に対応するとし、その密度の許容上限を1011
-2とすると、図8の特性図に示されるように上限温度
は約800℃である。また、Si−H結合およびSi−
OH結合のうちSi−F結合に置換されないものの密度
を1012cm-2以下に抑えるには、下限温度は約700
℃であることがわかる。
Here, the dose of F is 10 15 cm
−2 , the density of Si—H in the film is 10 13 cm −2 , the density of Si—OH in the film is 10 12 cm −2 , and the density of Si— OS in the film is
The density of i was 10 13 cm -2 . Shows the calculation results in FIG. Here, the trap level density in the film is unbonded Si-
Assuming that it corresponds to O density, the allowable upper limit of the density is 10 11 c
If m -2 , the upper limit temperature is about 800 ° C. as shown in the characteristic diagram of FIG. In addition, Si-H bond and Si-
In order to keep the density of OH bonds that are not replaced by Si—F bonds at 10 12 cm −2 or less, the lower limit temperature is about 700
° C.

【0044】以上をまとめると、界面準位および膜中の
トラップ準位を低減するために行うNF3 雰囲気中でゲ
ート酸化膜の熱処理温度は700〜800℃と決定され
る。
In summary, the heat treatment temperature of the gate oxide film in the NF 3 atmosphere for reducing the interface state and the trap state in the film is determined to be 700 to 800 ° C.

【0045】[0045]

【発明の実施の形態】次に本発明の実施形態として、本
発明に基づくゲート酸化膜の形成手順を図を用いて説明
する。図1は本発明の一実施形態によるゲート酸化膜形
成時の温度および導入ガスの時間変化を示すタイミング
図である。まず、従来の製造方法と同様の操作により、
酸化炉を用いて、乾燥酸素雰囲気中、900〜1100
℃でSi基板を加熱し、ゲート酸化膜を形成する。次
に、N2 ガスを導入してO2 を排気しつつ炉内の温度を
850℃以下に下げる。その時点でO2 あるいはN2
希釈したNF3 ガスを酸化炉に導入する。このときのN
3 の分比は、O2 /0.2〜1.0vol%NF3
2 /0.05〜0.2vol%NF3 に設定する。温
度を設定温度(700〜800℃)に保ち、3〜10分
間加熱する。このプロセスによりFが界面に導入され界
面準位が終端される。また、従来法に比べ低温での処理
であるため酸化膜バルク中へのFの取り込みは抑制され
る。その後、炉内にN2 を導入し、基板を出炉する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, as an embodiment of the present invention, a procedure for forming a gate oxide film based on the present invention will be described with reference to the drawings. FIG. 1 is a timing chart showing a time change of a temperature and an introduced gas at the time of forming a gate oxide film according to an embodiment of the present invention. First, by the same operation as the conventional manufacturing method,
Using an oxidation furnace, in a dry oxygen atmosphere, 900 to 1100
The Si substrate is heated at a temperature of ° C. to form a gate oxide film. Next, the temperature in the furnace is lowered to 850 ° C. or lower while introducing N 2 gas and exhausting O 2 . At that time, NF 3 gas diluted with O 2 or N 2 is introduced into the oxidation furnace. N at this time
The ratio of F 3 is O 2 /0.2 to 1.0 vol% NF 3 ,
N 2 /0.05 to 0.2 vol% NF 3 is set. Maintain the temperature at the set temperature (700-800 ° C.) and heat for 3-10 minutes. This process introduces F into the interface and terminates the interface state. Further, since the treatment is performed at a lower temperature than in the conventional method, the incorporation of F into the bulk of the oxide film is suppressed. Thereafter, N 2 is introduced into the furnace, and the substrate is discharged from the furnace.

【0046】このプロセスを用いて形成されたゲート酸
化膜を有するMOS容量デバイスについてQuasi−
Static C−V測定を行い、界面準位密度を算出
した結果を従来法(Fのイオン注入+高温アニール)と
比較したものを、図9に示す。ここでは、酸化膜厚9n
m,酸化膜形成温度900℃、N2 /0.2vol%N
3 で、設定温度700℃、3分間加熱とした。本発明
で示した低温処理によっても、従来法によるものと同程
度まで界面準位が減少していることがわかる。また、従
来法では、同じ酸化膜厚で酸化膜形成900℃,Fドー
ズ量1+1015cm-2,30keV,N2 雰囲気中で9
00℃,30分間のアニールとした。
For a MOS capacitor device having a gate oxide film formed using this process,
FIG. 9 shows a result obtained by performing Static CV measurement and calculating the interface state density in comparison with a conventional method (ion implantation of F + high-temperature annealing). Here, the oxide film thickness is 9n.
m, oxide film formation temperature 900 ° C., N 2 /0.2 vol% N
In F 3, set temperature 700 ° C., was heated 3 min. It can be seen that even with the low-temperature treatment shown in the present invention, the interface state is reduced to the same extent as that by the conventional method. According to the conventional method, an oxide film is formed at the same oxide film thickness at 900 ° C., an F dose is 1 + 10 15 cm −2 , 30 keV, and N 2 atmosphere.
Annealing was performed at 00 ° C. for 30 minutes.

【0047】また、同様の方法で製造されたMOS容量
デバイスに、0.1A/cm2 の一定電流を100秒間
通電した後のフラットバンドシフトを測定した結果を、
図10に示す。従来法(イオン注入+高温アニール)で
Fを導入したものに比べ、シフト量が2V程度小さくな
っており、膜中の電子トラップ準位の生成が抑えられて
いることが明らかになっている。したがって、本発明に
よりMOSトランジスタのしきい値電圧の変動が抑えら
れることがわかる。
The results of measuring the flat band shift after applying a constant current of 0.1 A / cm 2 to the MOS capacitor device manufactured in the same manner for 100 seconds are shown below.
As shown in FIG. The shift amount is about 2 V smaller than that in which F is introduced by the conventional method (ion implantation + high temperature annealing), and it is clear that the generation of electron trap levels in the film is suppressed. Therefore, it can be understood that the present invention can suppress the fluctuation of the threshold voltage of the MOS transistor.

【0048】次に、本発明の第二の実施形態としてEP
ROM用のトンネル酸化膜の形成に用いた場合の結果に
ついて述べる。この場合、トンネル酸化膜の形成は、酸
化膜厚11nm,乾燥酸素雰囲気中で酸化温度900
℃、F導入をN2 /0.2vol%NF3 、750℃で
3分間加熱により行った。
Next, as a second embodiment of the present invention, EP
The result of the case where it is used for forming a tunnel oxide film for ROM will be described. In this case, the tunnel oxide film is formed at an oxidation temperature of 900 in a dry oxygen atmosphere with an oxide film thickness of 11 nm.
C., F was introduced by heating at 750 ° C. for 3 minutes at N 2 /0.2 vol% NF 3 .

【0049】このトンネル酸化膜を有するFN書き込み
/FN消去型フラッシュメモリの繰り返し特性を、図1
1に示す。比較のため、Fを導入しない通常のトンネル
酸化膜を用いたフラッシュメモリの特性をあわせて示
す。106 繰り返した後のしきい値(Vth)の変動を
みると、本実施形態によるものでは、特に消去時のVt
hの上昇が抑えられていることがわかる。これは、FN
電流がトンネル酸化膜中を流れたときに生じる電子トラ
ップの生成が抑えられたことを示している。本実施形態
のプロセスでは、酸化膜中のSi−HおよびSi−OH
がSi−Fで置換されるため、これらの結合からHが脱
離することによる電子トラップ準位の生成が抑えられた
ためと考えられる。
FIG. 1 shows the repetition characteristics of the FN write / FN erase type flash memory having the tunnel oxide film.
It is shown in FIG. For comparison, the characteristics of a flash memory using a normal tunnel oxide film without the introduction of F are also shown. Looking at the variation of the threshold value (Vth) after the repetition of 10 6 , in the case of the present embodiment, in particular, Vt at the time of erasing
It can be seen that the increase in h is suppressed. This is FN
This indicates that generation of electron traps generated when a current flows through the tunnel oxide film is suppressed. In the process of the present embodiment, the Si—H and Si—OH in the oxide film
Is replaced by Si—F, and thus generation of electron trap levels due to elimination of H from these bonds is considered to be suppressed.

【0050】次に、本実施形態により形成した同様のゲ
ート酸化膜について、底電流通電ストレス(0.1A/
cm2 、100秒間)前後での電流−電圧(I−V)特
性を図12に示す。この図12によると、本実施形態に
よるものは、低電圧領域でストレス後のリーク電流が小
さくなっている。これは、本発明によるプロセスでは、
膜中の電子トラップ準位の生成が抑制されるため、準位
を介したリーク電流が減少したことによると考えられ
る。この結果から、本発明によるトンネル酸化膜を用い
ればフラッシュメモリの保持特性も改善できることが予
想される。以上からこの方法は、EPROM用のトンネ
ル酸化膜形成法としても有用であることがわかる。
Next, the same gate oxide film formed according to the present embodiment was subjected to a bottom current conduction stress (0.1 A /
FIG. 12 shows current-voltage (IV) characteristics before and after (cm 2 , 100 seconds). According to FIG. 12, according to the present embodiment, the leakage current after stress is small in the low voltage region. This means that in the process according to the invention,
It is considered that the generation of the electron trap level in the film was suppressed, so that the leak current via the level was reduced. From these results, it is expected that the retention characteristics of the flash memory can be improved by using the tunnel oxide film according to the present invention. From the above, it can be seen that this method is also useful as a method for forming a tunnel oxide film for EPROM.

【0051】[0051]

【発明の効果】以上説明したように、本発明によれば、
界面準位をFで終端することにより、その密度を約1桁
減少させるとともに、H終端にくらべてはるかにホット
キャリア耐性の高いデバイスを製造することができ、さ
らに従来のF導入法で問題となっていた、電子トラップ
準位の生成に関しても、生成量が約1桁以上改善され
る。これにより、MOS電界効果トランジスタにおいて
は、ホットキャリア耐性および移動度の向上、さらにし
きい値電圧の変動の減少といった、デバイス特性の改善
が見込まれ、さらにEEPROMにおいては、くり返し
特性および保持特性の向上が期待できる。
As described above, according to the present invention,
By terminating the interface state with F, the density can be reduced by about one digit, and a device having much higher hot carrier resistance than that of the H terminator can be manufactured. With regard to the generation of the electron trap level, the generation amount is improved by about one digit or more. As a result, in the MOS field effect transistor, improvement in device characteristics such as improvement in hot carrier resistance and mobility and reduction in fluctuation of threshold voltage are expected, and in EEPROM, improvement in repetition characteristics and retention characteristics. Can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態のゲート酸化膜形成プロ
セスを説明する温度およびガスフローのタイミング図で
ある。
FIG. 1 is a timing chart of temperature and gas flow for explaining a gate oxide film forming process according to an embodiment of the present invention.

【図2】本実施形態のSi―H結合のクラスタモデルを
示す模式図である。
FIG. 2 is a schematic diagram illustrating a cluster model of a Si—H bond according to the present embodiment.

【図3】図2のクラスタモデルへのF原子の影響を模式
図である。
FIG. 3 is a schematic diagram illustrating the influence of F atoms on the cluster model of FIG. 2;

【図4】本実施形態での反応エネルギおよび活性化エネ
ルギと全エネルギとの関係を説明する模式図である。
FIG. 4 is a schematic diagram illustrating the relationship between reaction energy, activation energy, and total energy in the present embodiment.

【図5】本実施形態でのゲート酸化膜、Si―H結合、
Si―OH結合の固体構造と模擬クラスタとを説明する
模式図である。
FIG. 5 shows a gate oxide film, a Si—H bond,
It is a schematic diagram explaining the solid structure of a Si-OH bond and a simulated cluster.

【図6】本実施形態でのF原子がSi,Oに近づく場合
のクラスタを説明する模式図である。
FIG. 6 is a schematic diagram illustrating a cluster when an F atom approaches Si and O in the present embodiment.

【図7】本実施形態によるF導入時の電子トラップ準位
生成モデルを説明する模式図である。
FIG. 7 is a schematic diagram illustrating an electron trap level generation model when F is introduced according to the present embodiment.

【図8】本実施形態の理論計算で求めた各反応係数の温
度特性図である。
FIG. 8 is a temperature characteristic diagram of each reaction coefficient obtained by the theoretical calculation of the present embodiment.

【図9】本発明と従来例でつくられたMOS容量デバイ
スの界面準位密度を示す特性図である。
FIG. 9 is a characteristic diagram showing an interface state density of a MOS capacitor device manufactured according to the present invention and a conventional example.

【図10】本発明と従来例でつくられたMOS容量デバ
イスのフラットバンドシフトを示す特性図である。
FIG. 10 is a characteristic diagram showing a flat band shift of a MOS capacitance device made according to the present invention and a conventional example.

【図11】本発明と従来例でつくられたトンネル酸化膜
をもつフラッシュメモリの繰返し記憶特性を示す特性図
である。
FIG. 11 is a characteristic diagram showing the repetitive storage characteristics of a flash memory having a tunnel oxide film formed according to the present invention and a conventional example.

【図12】本発明と従来例でつくられたMOS容量デバ
イスの電圧―電流特性図である。
FIG. 12 is a voltage-current characteristic diagram of a MOS capacitance device manufactured according to the present invention and a conventional example.

【図13】従来のFイオン注入と高温処理されたゲート
酸化膜をもつMOS容量デバイスの界面準位密度Ditを
示す特性図である。
FIG. 13 is a characteristic diagram showing an interface state density Dit of a conventional MOS capacitor device having a gate oxide film subjected to F ion implantation and high-temperature treatment.

【図14】従来のNF3 中で熱処理したゲート酸化膜を
もつMOS容量デバイスの放射線照射ストレスによる界
面準位生成を示す特性図である。
FIG. 14 is a characteristic diagram showing an interface state generation due to radiation irradiation stress of a conventional MOS capacitor device having a gate oxide film heat-treated in NF3.

【図15】従来のFイオン注入と高温処理されたゲート
酸化膜をもつMOS容量デバイスのフラットバンドシフ
トのF導入量依存性を示す特性図である。
FIG. 15 is a characteristic diagram showing the dependence of the flat band shift on the amount of F introduced in a conventional MOS capacitor device having a gate oxide film subjected to F ion implantation and high-temperature treatment.

【図16】従来のFイオン注入と高温処理されたゲート
酸化膜をもつMOS容量デバイスの2次放出イオン質量
分析結果を示す特性図である。
FIG. 16 is a characteristic diagram showing secondary emission ion mass spectrometry results of a conventional MOS capacitor device having a gate oxide film subjected to F ion implantation and high temperature treatment.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板にゲート酸化膜を形成した
後、フッ化ガス雰囲気中で熱処理を行い、この熱処理を
前記酸化膜形成と同じ炉の中で行うと共に、前記熱処理
の温度範囲を特定して処理する半導体装置の製造方法
おいて、前記熱処理の温度範囲としては、フッ化ガスが
前記ゲート酸化膜上でSi−H,Si−OHのSi−F
への置換およびFによるSi−O−Siの破壊の各反応
の活性化エネルギおよび反応エネルギを非経験的分子軌
道法により計算し、その活性化エネルギ値から置換反応
およびトラップ準位生成反応の反応係数を計算し、計算
した反応係数から置換されずに残るSi−H,Si−O
H結合の膜中密度およびFの反応により生成されるトラ
ップ準位となる種の密度の温度依存性を計算し、これら
密度が所定許容範囲にある温度条件を求めることを特徴
とする半導体装置の製造方法。
[Claim 1] After forming the gate oxide film on a silicon substrate, have line heat treatment in fluoride gas atmosphere, performs the heat treatment in the same furnace as the oxide film forming, the specific temperature range of the heat treatment method of manufacturing a semiconductor device and process
Oite, the temperature range of the heat treatment, the fluoride gas
Si-H on the gate oxide film, the Si-OH Si-F
Si-O-Si initio molecular trajectories activation energy and reaction energy of each reaction the destruction of by substitution and F to
And the reaction coefficients of the substitution reaction and the trap level generation reaction are calculated from the activation energy values thereof, and Si—H, Si—O remaining without being substituted from the calculated reaction coefficients.
Trap levels become seed density temperature dependence of the produced by the reaction in the film density and F H bonds was calculated, semiconductors such density and wherein the temperature condition Mel determined in a predetermined allowable range Device manufacturing method.
【請求項2】 Si−H,Si−OH結合を模擬するク
ラスタモデルとしてそれぞれHSi(OH)3 ,HOS
i(OH)3 を用い、これらの結合がSi−F結合へ置
換される反応の活性化エネルギおよび反応エネルギを計
算する請求項記載の半導体装置の製造方法。
2. HSi (OH) 3 and HOS are used as cluster models for simulating Si--H and Si--OH bonds, respectively.
2. The method according to claim 1 , wherein i (OH) 3 is used to calculate an activation energy and a reaction energy of a reaction in which these bonds are replaced with Si-F bonds.
【請求項3】 FによるSi−O−Siの破壊の反応
を、F+ (OH)3SiOSi (OH)3が (OH)3SiF
+Si (OH)3および (OH)3SiOF+Si(OH)3
になるとして模擬して活性化エネルギおよび反応エネル
ギを計算する請求項記載の半導体装置の製造方法。
3. The reaction of destruction of Si—O—Si by F is performed by using F + (OH) 3SiOSi (OH) 3 as (OH) 3SiF.
+ Si (OH) 3 and (OH) 3SiOF + Si (OH) 3
2. The method of manufacturing a semiconductor device according to claim 1 , wherein the activation energy and the reaction energy are calculated by simulating as follows.
【請求項4】 温度Tにおける各反応の反応係数Kは、
各反応の活性化エネルギEa、反応頻度(定数)をA、
kをボルツマン係数をkとした時K=Aexp(−Ea /
kT)として計算する請求項記載の半導体装置の製造
方法。
4. The reaction coefficient K of each reaction at a temperature T is:
The activation energy Ea of each reaction and the reaction frequency (constant) are A,
When k is the Boltzmann coefficient k, K = Aexp (−Ea /
2. The method according to claim 1 , wherein the value is calculated as kT).
【請求項5】 ゲート酸化膜中のトラップ準位密度を未
結合Si−Oに対応させ、この密度をSi−O−Si密
度の1/100以下とし、Si−H結合のうちSi−F
結合に置換されないものの密度をその1/100以下と
して温度範囲を設定した請求項記載の半導体装置の製
造方法。
5. The trap level density in the gate oxide film is made to correspond to unbonded Si—O, and this density is set to be 1/100 or less of the Si—O—Si density.
2. The method for manufacturing a semiconductor device according to claim 1 , wherein the temperature range is set such that the density of those not replaced by bonds is 1/100 or less.
【請求項6】 フッ化ガス雰囲気中の熱処理の温度範囲
を700℃〜800℃とした請求項記載の半導体装置
の製造方法。
6. The method for manufacturing a semiconductor device according to claim 5 , wherein the temperature range of the heat treatment in the fluorinated gas atmosphere is 700 ° C. to 800 ° C.
JP8076096A 1996-03-29 1996-03-29 Method for manufacturing semiconductor device Expired - Fee Related JP2830828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8076096A JP2830828B2 (en) 1996-03-29 1996-03-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8076096A JP2830828B2 (en) 1996-03-29 1996-03-29 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH09266308A JPH09266308A (en) 1997-10-07
JP2830828B2 true JP2830828B2 (en) 1998-12-02

Family

ID=13595334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076096A Expired - Fee Related JP2830828B2 (en) 1996-03-29 1996-03-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2830828B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142450A (en) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd Manufacturing method of nonvolatile semiconductor storage
JP4466809B2 (en) * 2001-07-18 2010-05-26 日本電気株式会社 Silicon insulating film, manufacturing method thereof, and termination method of silicon dangling bond
JP4622318B2 (en) * 2004-06-04 2011-02-02 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP2006073704A (en) * 2004-09-01 2006-03-16 Seiko Epson Corp Manufacturing method of semiconductor apparatus
JP2006114747A (en) * 2004-10-15 2006-04-27 Seiko Epson Corp Method for manufacturing semiconductor device
JP2008078253A (en) * 2006-09-20 2008-04-03 Sony Corp Manufacturing method of semiconductor device
JP4985855B2 (en) * 2011-01-13 2012-07-25 セイコーエプソン株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH09266308A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
Wright et al. The effect of fluorine in silicon dioxide gate dielectrics
Sah et al. Study of the atomic models of three donorlike defects in silicon metal‐oxide‐semiconductor structures from their gate material and process dependencies
US5908312A (en) Semiconductor device fabrication
JP2001502115A (en) Novel process for reliable ultra-thin oxynitride formation
JP2000503479A (en) Semiconductor device and method of manufacturing the device
JP2830828B2 (en) Method for manufacturing semiconductor device
Mitani et al. Improvement of charge-to-breakdown distribution by fluorine incorporation into thin gate oxides
JPH11274489A (en) Field-effect transistor and its manufacture
US6326274B2 (en) Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells
KR100843497B1 (en) The production of a germanium oxynitride layer on a ge-based material
Wright et al. Nitridation and post-nitridation anneals of SiO/sub 2/for ultrathin dielectrics
JP2002100769A (en) Method for reducing degradation of hot carriers of channel and interface trap of electric charge
Dumin et al. High field emission related thin oxide wearout and breakdown
US5830802A (en) Process for reducing halogen concentration in a material layer during semiconductor device fabrication
KR100336230B1 (en) Increased cycle specification for floating-gate and method of manufacture thereof
JPH0574762A (en) Formation of insulating film
Stahlbush et al. Effects of Introducing H2 Into Irradiated Mosfet’s from Room Temperature to 250° C
JPH03163876A (en) Semiconductor device
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
Fair Modeling boron diffusion in ultrathin nitrided oxide p/sup+/Si gate technology
JP2793441B2 (en) Insulating film formation method
US20020151099A1 (en) Method of fabricating a semiconductor device containing nitrogen in an oxide film
JPH06204465A (en) Formation of gate oxide film
Nguyen et al. Effects of fluorine implants on induced charge components in gate-oxides under constant-current Fowler-Nordheim stress
US7459403B1 (en) Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

LAPS Cancellation because of no payment of annual fees