JP2829883B2 - 増幅型イメージセンサによる画像再生装置 - Google Patents
増幅型イメージセンサによる画像再生装置Info
- Publication number
- JP2829883B2 JP2829883B2 JP2226753A JP22675390A JP2829883B2 JP 2829883 B2 JP2829883 B2 JP 2829883B2 JP 2226753 A JP2226753 A JP 2226753A JP 22675390 A JP22675390 A JP 22675390A JP 2829883 B2 JP2829883 B2 JP 2829883B2
- Authority
- JP
- Japan
- Prior art keywords
- fpn
- image
- image sensor
- signal
- fixed pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固定パターンノイズを除去できるように
した増幅型イメージセンサによる画像再生装置に関す
る。
した増幅型イメージセンサによる画像再生装置に関す
る。
従来、静電誘導トランジスタ（Static Induction Tra
nsistor:SITと略称されている）や電荷変調素子（Charg
e Modulation Device:CMDと略称されている。）などの
増幅型光電変換素子を画素として用いたイメージセンサ
により画像を再生する装置においては、イメージセンサ
固有の固定パターンノイズ（以下FPNと略称する）をキ
ャンセルするために、フレームメモリ等の記憶手段を設
け、該記憶手段に各画素毎にFPNを蓄積し、イメージセ
ンサの各画素から得られた画像情報から、その画素に対
応するFPNを減算して画像信号を得るようにしたFPN抑圧
回路が必要となる。
nsistor:SITと略称されている）や電荷変調素子（Charg
e Modulation Device:CMDと略称されている。）などの
増幅型光電変換素子を画素として用いたイメージセンサ
により画像を再生する装置においては、イメージセンサ
固有の固定パターンノイズ（以下FPNと略称する）をキ
ャンセルするために、フレームメモリ等の記憶手段を設
け、該記憶手段に各画素毎にFPNを蓄積し、イメージセ
ンサの各画素から得られた画像情報から、その画素に対
応するFPNを減算して画像信号を得るようにしたFPN抑圧
回路が必要となる。
第２図は、かかる増幅型イメージセンサによる画像再
生装置において用いるFPN抑圧回路のブロック構成図で
ある。イメージセンサ２から出力される画素データは、
プロセス回路３を経てFPN抑圧回路入力端子４より入力
され、A/D変換器５によりデジタルデータに変換され
る。このデジタルデータは、イメージセンサ２の前面に
メカニカルシャッター１を設けて光を遮断したとき、各
画素のもつFPNとなる。
生装置において用いるFPN抑圧回路のブロック構成図で
ある。イメージセンサ２から出力される画素データは、
プロセス回路３を経てFPN抑圧回路入力端子４より入力
され、A/D変換器５によりデジタルデータに変換され
る。このデジタルデータは、イメージセンサ２の前面に
メカニカルシャッター１を設けて光を遮断したとき、各
画素のもつFPNとなる。
このデジタルデータをフレームメモリ６に順次記憶
し、１フレーム期間の蓄積終了後、シャッターを開放す
れば、開放後にA/D変換器５へ送られる画素データは、A
/D変換されて減算器７によりフレームメモリ６内に蓄積
されているFPNと減算処理され、FPNがキャンセルされた
データとしてD/A変換器８に入力され、D/A変換されて画
像出力データとしてFPN抑圧回路出力端子９に出力され
るようになっている。
し、１フレーム期間の蓄積終了後、シャッターを開放す
れば、開放後にA/D変換器５へ送られる画素データは、A
/D変換されて減算器７によりフレームメモリ６内に蓄積
されているFPNと減算処理され、FPNがキャンセルされた
データとしてD/A変換器８に入力され、D/A変換されて画
像出力データとしてFPN抑圧回路出力端子９に出力され
るようになっている。
第３図は、上記動作を実現するための各制御信号のタ
イミングチャートであり、VDはイメージセンサ２に同期
した垂直同期信号、ENはフレームメモリ６への書き込み
を制御するFPN書き込み期間に相当するFPN取り込み信
号、WCKはフレームメモリ６のリードを行うクロック信
号RCKと前記FPN取り込み信号ENとの論理積により生成さ
れる、フレームメモリ６のライトを行うクロック信号で
ある。なおクロック信号WCKとRCKにおいて斜線部分はク
ロック発生期間を示している。
イミングチャートであり、VDはイメージセンサ２に同期
した垂直同期信号、ENはフレームメモリ６への書き込み
を制御するFPN書き込み期間に相当するFPN取り込み信
号、WCKはフレームメモリ６のリードを行うクロック信
号RCKと前記FPN取り込み信号ENとの論理積により生成さ
れる、フレームメモリ６のライトを行うクロック信号で
ある。なおクロック信号WCKとRCKにおいて斜線部分はク
ロック発生期間を示している。
この構成例は、FPN蓄積期間を１フレーム期間に設定
したものであるが、複数フレームに亘ってFPNを蓄積す
る場合には、単にFPN取り込み信号ENが垂直同期信号VD
の２の倍数期間持続する信号となるだけである。第４図
は、FPNを複数フレームに亘って積分する構成例を示し
たブロック構成図である。この構成例の場合は、第２図
に示した構成の他に、フレームメモリ６内のデータを積
分するための加算器61、及び複数フレームに亘って積分
した時に平均値を出力させるための除算器62を付加した
ものである。
したものであるが、複数フレームに亘ってFPNを蓄積す
る場合には、単にFPN取り込み信号ENが垂直同期信号VD
の２の倍数期間持続する信号となるだけである。第４図
は、FPNを複数フレームに亘って積分する構成例を示し
たブロック構成図である。この構成例の場合は、第２図
に示した構成の他に、フレームメモリ６内のデータを積
分するための加算器61、及び複数フレームに亘って積分
した時に平均値を出力させるための除算器62を付加した
ものである。
ところで、このようにFPN抑圧回路を備えた画像再生
装置においては、フレームメモリ等の記憶手段へのFPN
蓄積期間中は、FPN抑圧回路の出力は、FPN減算が不充分
なままのデータが出力されることとなり、したがってFP
N蓄積期間中は、画像信号の劣化をまねくこととなる。
装置においては、フレームメモリ等の記憶手段へのFPN
蓄積期間中は、FPN抑圧回路の出力は、FPN減算が不充分
なままのデータが出力されることとなり、したがってFP
N蓄積期間中は、画像信号の劣化をまねくこととなる。
FPN蓄積期間が１フレーム期間相応であれば、一瞬の
劣化で画像は復帰するが、複数フレームに亘ってFPNを
積分する場合には、この蓄積期間における画像信号の劣
化は更に顕著になる。
劣化で画像は復帰するが、複数フレームに亘ってFPNを
積分する場合には、この蓄積期間における画像信号の劣
化は更に顕著になる。
本発明は、従来のFPN抑圧回路を備えた画像再生装置
におけるFPN蓄積期間中のに出力される画像信号の劣化
という問題点を解消するためになされたもので、FPN蓄
積期間中に出力される画像信号の劣化を見かけ上ないよ
うにした増幅型イメージセンサによる画像再生装置を提
供することを目的とする。
におけるFPN蓄積期間中のに出力される画像信号の劣化
という問題点を解消するためになされたもので、FPN蓄
積期間中に出力される画像信号の劣化を見かけ上ないよ
うにした増幅型イメージセンサによる画像再生装置を提
供することを目的とする。
上記問題点を解決するため、本発明は、増幅型光電変
換素子を画素として用いたイメージセンサと、該イメー
ジセンサのFPNを記憶する手段を有する該イメージセン
サのFPN抑圧回路とを備えた増幅型イメージセンサによ
る画像再生装置において、前記FPN抑圧回路に、前記FPN
を記憶する手段の他に該FPNを記憶する直前のFPNのキャ
ンセルされたフィールド又はフレーム画像信号を記憶す
るための第２の記憶手段を備えるものである。
換素子を画素として用いたイメージセンサと、該イメー
ジセンサのFPNを記憶する手段を有する該イメージセン
サのFPN抑圧回路とを備えた増幅型イメージセンサによ
る画像再生装置において、前記FPN抑圧回路に、前記FPN
を記憶する手段の他に該FPNを記憶する直前のFPNのキャ
ンセルされたフィールド又はフレーム画像信号を記憶す
るための第２の記憶手段を備えるものである。
このようにFPN抑圧回路にFPNを記憶するための手段の
他に第２の記憶手段を設け、該第２の記憶手段に、FPN
を記憶する直前のフィールド又はフレーム画像信号を記
憶させておき、該画像信号をFPN記憶手段へのFPN蓄積期
間中に、FPN抑圧回路より出力させることにより、FPN蓄
積期間中に出力される画像信号に生ずる劣化を見かけ上
なくすことが可能となる。
他に第２の記憶手段を設け、該第２の記憶手段に、FPN
を記憶する直前のフィールド又はフレーム画像信号を記
憶させておき、該画像信号をFPN記憶手段へのFPN蓄積期
間中に、FPN抑圧回路より出力させることにより、FPN蓄
積期間中に出力される画像信号に生ずる劣化を見かけ上
なくすことが可能となる。
次に実施例について説明する。第１図は、本発明に係
る増幅型イメージセンサによる画像再生装置の一実施例
を示すブロック構成図で、第２図に示した従来例の画像
再生装置と同一又は同等の部材には同一符号を付して示
している。図において、１はメカニカルシャッターでイ
メージセンサ２の前面に配置されている。イメージセン
サ２はSITやCMDなどの増幅型光電変換素子を画素として
用いて構成されており、該イメージセンサ２から出力さ
れる画素データは、プロセス回路３を経てFPN抑圧回路
の入力端子４より入力され、A/D変換器５によりデジタ
ルデータに変換されるようになっている。
る増幅型イメージセンサによる画像再生装置の一実施例
を示すブロック構成図で、第２図に示した従来例の画像
再生装置と同一又は同等の部材には同一符号を付して示
している。図において、１はメカニカルシャッターでイ
メージセンサ２の前面に配置されている。イメージセン
サ２はSITやCMDなどの増幅型光電変換素子を画素として
用いて構成されており、該イメージセンサ２から出力さ
れる画素データは、プロセス回路３を経てFPN抑圧回路
の入力端子４より入力され、A/D変換器５によりデジタ
ルデータに変換されるようになっている。
６はメカニカルシャッター１で遮光したときにイメー
ジセンサ２から出力されA/D変換されたFPNデータを記憶
するFPN蓄積用の第１のフレームメモリで、第３図のタ
イミングチャートで示したと同様なFPN取り込み信号EN,
第１のフレームメモリのリードクロックRCK及びライト
クロックWCKにより駆動制御されるようになっている。
７はシャッター１の開放後のA/D変換された画像データ
と前記第１のフレームメモリのFPNデータとを減算してF
PNをキャンセルするための減算器である。８はFPN抑圧
回路でFPNがキャンセルされたデジタルデータをアナロ
グ信号に変換するD/A変換器であり、該D/A変換器８から
のアナログ出力信号はFPN抑圧回路の出力端子９より出
力されるようになっている。
ジセンサ２から出力されA/D変換されたFPNデータを記憶
するFPN蓄積用の第１のフレームメモリで、第３図のタ
イミングチャートで示したと同様なFPN取り込み信号EN,
第１のフレームメモリのリードクロックRCK及びライト
クロックWCKにより駆動制御されるようになっている。
７はシャッター１の開放後のA/D変換された画像データ
と前記第１のフレームメモリのFPNデータとを減算してF
PNをキャンセルするための減算器である。８はFPN抑圧
回路でFPNがキャンセルされたデジタルデータをアナロ
グ信号に変換するD/A変換器であり、該D/A変換器８から
のアナログ出力信号はFPN抑圧回路の出力端子９より出
力されるようになっている。
10は前記減算器７によりFPNがキャンセルされたデジ
タルデータを１フレーム分記憶できる第２のフレームメ
モリであり、11はこの第２のフレームメモリ10のライト
を制御するための論理回路で、FPN取り込み信号ENの反
転信号と第１のフレームメモリ６のリードクロックRCK
とを入力とするアンド回路で構成されている。12,13は
前記論理回路11の出力である第２のフレームメモリ10の
ライトクロック、及び第１のフレームメモリ６のリード
クロックRCKを利用した第２のフレームメモリ10のリー
ドクロックを、それぞれ示している。
タルデータを１フレーム分記憶できる第２のフレームメ
モリであり、11はこの第２のフレームメモリ10のライト
を制御するための論理回路で、FPN取り込み信号ENの反
転信号と第１のフレームメモリ６のリードクロックRCK
とを入力とするアンド回路で構成されている。12,13は
前記論理回路11の出力である第２のフレームメモリ10の
ライトクロック、及び第１のフレームメモリ６のリード
クロックRCKを利用した第２のフレームメモリ10のリー
ドクロックを、それぞれ示している。
次にこのように構成された増幅型イメージセンサによ
る画像再生装置の動作について説明する。まずメカニカ
ルシャッター１を閉じ光を遮断した状態で、イメージセ
ンサ２より出力される画素信号は、FPN信号としてプロ
セス回路３を経てFPN抑圧回路の入力端子４へ入力され
る。FPN取り込み信号ENは、第３図のタイミングチャー
トに示したと同様に、垂直同期信号VDに同期して入力さ
れ、入力端子４より入力されたFPN信号はA/D変換され第
１のフレームメモリ６へ取り込まれる。このとき、減算
器７からはFPN信号入力以前にフレームメモリ６に記憶
されていたFPNデータと入力された現FPN信号との減算結
果の信号が出力され、劣化した画像信号が出力される。
そこで本発明においては、FPN取り込み信号ENを用い
て、第２のフレームメモリ10へ供給するライトクロック
12を、FPN取り込み信号ENが“H"レベルの期間は停止
し、FPN信号の第１のフレームメモリ６への取り込み開
始直前の減算器７でFPNのキャンセルされた画像信号
が、第２のフレームメモリ10に残るようにする。それに
よりFPN抑圧回路の出力端子９からは、FPN取り込み開始
直前の画像信号が、第１のフレームメモリ６へのFPN信
号の取り込みが終了するまで出力される。
る画像再生装置の動作について説明する。まずメカニカ
ルシャッター１を閉じ光を遮断した状態で、イメージセ
ンサ２より出力される画素信号は、FPN信号としてプロ
セス回路３を経てFPN抑圧回路の入力端子４へ入力され
る。FPN取り込み信号ENは、第３図のタイミングチャー
トに示したと同様に、垂直同期信号VDに同期して入力さ
れ、入力端子４より入力されたFPN信号はA/D変換され第
１のフレームメモリ６へ取り込まれる。このとき、減算
器７からはFPN信号入力以前にフレームメモリ６に記憶
されていたFPNデータと入力された現FPN信号との減算結
果の信号が出力され、劣化した画像信号が出力される。
そこで本発明においては、FPN取り込み信号ENを用い
て、第２のフレームメモリ10へ供給するライトクロック
12を、FPN取り込み信号ENが“H"レベルの期間は停止
し、FPN信号の第１のフレームメモリ６への取り込み開
始直前の減算器７でFPNのキャンセルされた画像信号
が、第２のフレームメモリ10に残るようにする。それに
よりFPN抑圧回路の出力端子９からは、FPN取り込み開始
直前の画像信号が、第１のフレームメモリ６へのFPN信
号の取り込みが終了するまで出力される。
このように、FPN抑圧回路にFPN蓄積用の第１のフレー
ムメモリの他に、第２のフレームメモリを設け、該第２
のフレームメモリのクロック制御のための簡単な回路の
追加によって、FPN取り込み期間中に出力される画像に
生ずる劣化を見かけ上なくすことが可能となる。
ムメモリの他に、第２のフレームメモリを設け、該第２
のフレームメモリのクロック制御のための簡単な回路の
追加によって、FPN取り込み期間中に出力される画像に
生ずる劣化を見かけ上なくすことが可能となる。
上記実施例では、１フレーム期間のFPN信号を第１の
記憶手段に取り込むように構成したものを示したが、第
４図に示したようにFPN信号を複数フレームに亘って積
分を行うように構成したものに対しても、本発明は同様
な構成で適用することができる。また上記実施例では、
第２の記憶手段としてフレームメモリを用いたものを示
したが、第２の記憶手段としてフィールドメモリを用い
た場合には、次段にフレーム化するため補間回路を設け
ることにより、同様な作用効果を奏せしめることができ
る。
記憶手段に取り込むように構成したものを示したが、第
４図に示したようにFPN信号を複数フレームに亘って積
分を行うように構成したものに対しても、本発明は同様
な構成で適用することができる。また上記実施例では、
第２の記憶手段としてフレームメモリを用いたものを示
したが、第２の記憶手段としてフィールドメモリを用い
た場合には、次段にフレーム化するため補間回路を設け
ることにより、同様な作用効果を奏せしめることができ
る。
以上実施例に基づいて説明したように、本発明によれ
ば、FPN抑圧回路にFPN信号を記憶する手段の他に設けら
れた第２の記憶手段に、FPN信号を記憶する直前のFPNの
キャンセルされた画像信号を記憶させておき、該画像信
号をFPN記憶手段へのFPN蓄積期間中に出力させることに
より、FPN取り込み期間中に発生する画像信号の劣化を
見かけ上なくすことができる。
ば、FPN抑圧回路にFPN信号を記憶する手段の他に設けら
れた第２の記憶手段に、FPN信号を記憶する直前のFPNの
キャンセルされた画像信号を記憶させておき、該画像信
号をFPN記憶手段へのFPN蓄積期間中に出力させることに
より、FPN取り込み期間中に発生する画像信号の劣化を
見かけ上なくすことができる。
第１図は、本発明に係る増幅型イメージセンサによる画
像再生装置の一実施例を示すブロック構成図、第２図
は、従来の増幅型イメージセンサによる画像再生装置の
構成例を示すブロック構成図、第３図は、第２図に示し
た画像再生装置の動作を説明するためのタイミングチャ
ート、第４図は、従来の画像再生装置の他の構成例を示
すブロック構成図である。 図において、１はメカニカルシャッター、２はイメージ
センサ、３はプロセス回路、４はFPN抑圧回路入力端
子、５はA/D変換器、６は第１のフレームメモリ、７は
減算器、８はD/A変換器、９はFPN抑圧回路出力端子、10
は第２のフレームメモリ、11は論理回路、12は第２フレ
ームメモリライトクロック、13は第２フレームメモリリ
ードクロックを示す。
像再生装置の一実施例を示すブロック構成図、第２図
は、従来の増幅型イメージセンサによる画像再生装置の
構成例を示すブロック構成図、第３図は、第２図に示し
た画像再生装置の動作を説明するためのタイミングチャ
ート、第４図は、従来の画像再生装置の他の構成例を示
すブロック構成図である。 図において、１はメカニカルシャッター、２はイメージ
センサ、３はプロセス回路、４はFPN抑圧回路入力端
子、５はA/D変換器、６は第１のフレームメモリ、７は
減算器、８はD/A変換器、９はFPN抑圧回路出力端子、10
は第２のフレームメモリ、11は論理回路、12は第２フレ
ームメモリライトクロック、13は第２フレームメモリリ
ードクロックを示す。
Claims (2)
- 【請求項１】増幅型光電変換素子を画素として用いたイ
メージセンサと、該イメージセンサの固定パターンノイ
ズを記憶する手段を有する該イメージセンサの固定パタ
ーンノイズ抑圧回路とを備えた増幅型イメージセンサに
よる画像再生装置において、前記固定パターンノイズ抑
圧回路に、前記固定パターンノイズを記憶する手段の他
に該固定パターンノイズを記憶する直前の固定パターン
ノイズのキャンセルされたフィールド又はフレーム画像
信号を記憶するための第２の記憶手段を備えたことを特
徴とする増幅型イメージセンサによる画像再生装置。 - 【請求項２】前記第２の記憶手段は、前記固定パターン
ノイズ記憶手段への固定パターンノイズの取り込み期間
内はデータの書き込みが禁止され、該第２の記憶手段に
記憶されている直前のフィールド又はフレーム画像信号
を出力するように構成されていることを特徴とする請求
項１記載の増幅型イメージセンサによる画像再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226753A JP2829883B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅型イメージセンサによる画像再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226753A JP2829883B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅型イメージセンサによる画像再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109777A JPH04109777A (ja) | 1992-04-10 |
| JP2829883B2 true JP2829883B2 (ja) | 1998-12-02 |
Family
ID=16850073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226753A Expired - Fee Related JP2829883B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅型イメージセンサによる画像再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829883B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610115B2 (ja) * | 1994-05-20 | 2005-01-12 | キヤノン株式会社 | 撮像装置 |
-
1990
- 1990-08-30 JP JP2226753A patent/JP2829883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109777A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943094A (en) | Image pickup device with noise data generation | |
| JP2829883B2 (ja) | 増幅型イメージセンサによる画像再生装置 | |
| JPH0654262A (ja) | 高速度ビデオカメラにおける固定パターンノイズ抑圧方式 | |
| JP3238968B2 (ja) | 固体撮像装置 | |
| JPH06133185A (ja) | 固定パターンノイズ抑圧方式 | |
| JP3283050B2 (ja) | ビデオカメラ装置 | |
| JPH03230692A (ja) | ノイズリダクション装置 | |
| JP4259437B2 (ja) | 記録再生システム | |
| JPH04111582A (ja) | 増幅型イメージセンサによる画像再生装置 | |
| JP3315137B2 (ja) | ビデオカメラ装置 | |
| JP3190328B2 (ja) | ビデオカメラ装置及びビデオカメラ装置における画像出力方法 | |
| JPH04156076A (ja) | 映像信号処理方式 | |
| JPH04306983A (ja) | 撮像信号処理回路 | |
| JP3312381B2 (ja) | 撮像装置および撮像方法 | |
| JP2884185B2 (ja) | ビデオカメラ装置 | |
| JP2829885B2 (ja) | 固体撮像素子の信号読み出し処理方式 | |
| JPS6019182B2 (ja) | 固体撮像装置の雑音除去方法 | |
| KR0160711B1 (ko) | 캠코더의 정지화면 재생장치 및 그 방법 | |
| JPH06197285A (ja) | 撮像装置 | |
| JP3919083B2 (ja) | 撮像装置 | |
| JP3099359B2 (ja) | 画像処理装置 | |
| JP3631283B2 (ja) | 単板カラー撮像装置の信号処理回路 | |
| KR100212997B1 (ko) | 오류수정 및 잡음억압겸용회로 | |
| JPH04315381A (ja) | 固定パターンノイズ抑圧方式 | |
| JPH04159873A (ja) | ビデオレコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |