JP2829863B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2829863B2 JP2829863B2 JP13619189A JP13619189A JP2829863B2 JP 2829863 B2 JP2829863 B2 JP 2829863B2 JP 13619189 A JP13619189 A JP 13619189A JP 13619189 A JP13619189 A JP 13619189A JP 2829863 B2 JP2829863 B2 JP 2829863B2
- Authority
- JP
- Japan
- Prior art keywords
- protection
- power supply
- output
- circuit
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電源装置、特に電源装置の保護回路に関す
るものである。
るものである。
従来、電源装置（以下装置という）は、負荷に電力を
供給する能動素子や、負荷に過電流や過電圧が生じた場
合、装置の破壊を防止するために動作する保護回路を有
していた。
供給する能動素子や、負荷に過電流や過電圧が生じた場
合、装置の破壊を防止するために動作する保護回路を有
していた。
〔発明が解決しようとする課題〕 しかしながら、前記従来例で複数の出力を持つ場合に
は、複数のそれぞれの出力に対し、前記のように装置の
破壊を防止するために保護を行わなければならない。こ
のため、例えば電源装置に複数の過電流検知回を配設す
る必要があり、また、それぞれの異なる出力に対応した
保護を行わなければならない。
は、複数のそれぞれの出力に対し、前記のように装置の
破壊を防止するために保護を行わなければならない。こ
のため、例えば電源装置に複数の過電流検知回を配設す
る必要があり、また、それぞれの異なる出力に対応した
保護を行わなければならない。
また、前記従来例のような異状を検知し、電源装置に
保護を行った後、再び、規定出力を発生するまでに、出
力ダウンを保持しなければならない場合は、コンデンサ
やシュミットトリガ回路などを有する時定数回路が必要
である。
保護を行った後、再び、規定出力を発生するまでに、出
力ダウンを保持しなければならない場合は、コンデンサ
やシュミットトリガ回路などを有する時定数回路が必要
である。
以上のことから、電源装置における回路が複雑化し、
信頼性が悪くなり、又装置が大型化し、コスト高となる
などの問題点があった。
信頼性が悪くなり、又装置が大型化し、コスト高となる
などの問題点があった。
この発明は上記のような従来例の問題点を解消するた
めになされたもので、電源装置において、過電流または
過電圧等の異状が発生した場合、電源装置を保護し、又
出力に応じて保護の状態を変え、複数の出力の場合はそ
れぞれの出力に応じた保護を行うことができる電源装置
を得ることを目的とする。
めになされたもので、電源装置において、過電流または
過電圧等の異状が発生した場合、電源装置を保護し、又
出力に応じて保護の状態を変え、複数の出力の場合はそ
れぞれの出力に応じた保護を行うことができる電源装置
を得ることを目的とする。
この発明の電源装置は、負荷に電力を供給する電源装
置において、前記負荷への電力供給の複数の異状を検知
する検知手段と、前記検知手段の出力により前記電源装
置に保護をかける保護信号を出力する第１の保護手段
と、前記第１の保護手段からの保護信号に応じて前記電
源装置の保護を行う第２の保護手段と、前記第１の保護
手段に前記第２の保護手段による保護状態を解除する解
除信号を出力し、前記第２の保護手段による保護状態を
解除させ、前記電源装置の電力供給の再スタートを行わ
せる制御手段と、を有し、前記制御手段は前記検知手段
により検知される異状の種類に応じた所定時間前記保護
状態を保持した後、上記解除信号を出力するように構成
したものである。
置において、前記負荷への電力供給の複数の異状を検知
する検知手段と、前記検知手段の出力により前記電源装
置に保護をかける保護信号を出力する第１の保護手段
と、前記第１の保護手段からの保護信号に応じて前記電
源装置の保護を行う第２の保護手段と、前記第１の保護
手段に前記第２の保護手段による保護状態を解除する解
除信号を出力し、前記第２の保護手段による保護状態を
解除させ、前記電源装置の電力供給の再スタートを行わ
せる制御手段と、を有し、前記制御手段は前記検知手段
により検知される異状の種類に応じた所定時間前記保護
状態を保持した後、上記解除信号を出力するように構成
したものである。
また前記制御手段は、前記第１の保護手段の状態を監
視し、保護をかけている状態を検知した場合、前記所定
時間後、前記解除信号を出力するようにしたものであ
る。
視し、保護をかけている状態を検知した場合、前記所定
時間後、前記解除信号を出力するようにしたものであ
る。
以下、この発明の三実施例を図面に基づいて説明す
る。
る。
（１）先ずこの発明の第１実施例を第１図乃至第２図を
用いて説明する。
用いて説明する。
第１図はこの発明の第１実施例である電源装置のシー
ケンスを示す回路図、第２図はこの第１実施例の動作波
形図であり、第１図中、D1はライン入力を整流する整流
ダイオード、C1はダイオードD1の出力を平滑するコンデ
ンサ、T1はコンバータトランス、Q1はスイッチング素子
である例えばパワーMOSFET、T3はスイッチング素子（FE
T）Q1に流れる電流を検知する検知トランス、D2はコン
バータトランスT1の２次側出力を整流する整流ダイオー
ド、C2はダイオードD2の出力を平滑するコンデンサ、１
はフライバック型のスイッチングレギュレータを構成し
ている電源装置、２は通常使用されている過電流検知回
路、３は過電流検知回路２より出力を受け、PWM回路５
に保護信号を送りPWM回路５を制御するレジスタ、４は
レジスタ３に電源装置の保護の解除信号を送り電源の再
スタートを行うこと、および装置を制御するCPU、５は
コンバータトランスT1で所望の２次側出力を得るための
パルス信号を生成し、そのパルス信号によりドライブ回
路６はスイッチング素子Q1を駆動し、コンバータトラン
スT1の２次側巻線に電圧変換した出力を発生させるPWM
回路であり、以上の構成において、検知手段（Ｉ）は２
次側負荷に従ってスイッチング素子Q1のソースドレイン
間に流れる電流を検知するトランスT3と、過電流検知回
路２とより構成され、過電流または過電圧などの異状を
検知する手段であり、第１保護手段（II）はレジスタ３
で構成され、過電流検知回路２よりの出力により、電源
装置１に保護をかける保護信号をPWM回路５に送る手段
であり、第２保護手段（III）はPWM回路５と、スイッチ
ング素子Q1を駆動するドライブ回路６と、スイッチング
素子Q1とより構成されレジスタ３よりの保護信号により
電源装置を保護する手段であり、制御手段（IV）はCPU4
で構成され、レジスタ３に保護の解除信号を送り、第２
保護手段（III）の保護を解除し、電源の再スタートを
制御する手段である。
ケンスを示す回路図、第２図はこの第１実施例の動作波
形図であり、第１図中、D1はライン入力を整流する整流
ダイオード、C1はダイオードD1の出力を平滑するコンデ
ンサ、T1はコンバータトランス、Q1はスイッチング素子
である例えばパワーMOSFET、T3はスイッチング素子（FE
T）Q1に流れる電流を検知する検知トランス、D2はコン
バータトランスT1の２次側出力を整流する整流ダイオー
ド、C2はダイオードD2の出力を平滑するコンデンサ、１
はフライバック型のスイッチングレギュレータを構成し
ている電源装置、２は通常使用されている過電流検知回
路、３は過電流検知回路２より出力を受け、PWM回路５
に保護信号を送りPWM回路５を制御するレジスタ、４は
レジスタ３に電源装置の保護の解除信号を送り電源の再
スタートを行うこと、および装置を制御するCPU、５は
コンバータトランスT1で所望の２次側出力を得るための
パルス信号を生成し、そのパルス信号によりドライブ回
路６はスイッチング素子Q1を駆動し、コンバータトラン
スT1の２次側巻線に電圧変換した出力を発生させるPWM
回路であり、以上の構成において、検知手段（Ｉ）は２
次側負荷に従ってスイッチング素子Q1のソースドレイン
間に流れる電流を検知するトランスT3と、過電流検知回
路２とより構成され、過電流または過電圧などの異状を
検知する手段であり、第１保護手段（II）はレジスタ３
で構成され、過電流検知回路２よりの出力により、電源
装置１に保護をかける保護信号をPWM回路５に送る手段
であり、第２保護手段（III）はPWM回路５と、スイッチ
ング素子Q1を駆動するドライブ回路６と、スイッチング
素子Q1とより構成されレジスタ３よりの保護信号により
電源装置を保護する手段であり、制御手段（IV）はCPU4
で構成され、レジスタ３に保護の解除信号を送り、第２
保護手段（III）の保護を解除し、電源の再スタートを
制御する手段である。
次に第２図中、2aは過電流検知回路２の出力波形、Hi
は過電流検知期間の出力、Loは通常電流の出力、2bはCP
U4から常に一定周期のクロックを発振してレジスタ３に
入力される波形、2cはレジスタ３の出力波形である。
は過電流検知期間の出力、Loは通常電流の出力、2bはCP
U4から常に一定周期のクロックを発振してレジスタ３に
入力される波形、2cはレジスタ３の出力波形である。
次にこの第１実施例の動作を第１図乃至第２図を用い
て説明する。第１図において、通常の状態で出力する場
合は、所望の２次側出力を得るためのパルス信号はPWM
回路５で生成し、そのパルス信号を受けたドライブ回路
６はスイッチング素子Q1を駆動し、コンバータトランス
T1の２次側巻線に電圧変換した出力を発生させ、整流ダ
イオードD2で整流し、コンデンサC2で平滑にし、負荷へ
電力を供給する。
て説明する。第１図において、通常の状態で出力する場
合は、所望の２次側出力を得るためのパルス信号はPWM
回路５で生成し、そのパルス信号を受けたドライブ回路
６はスイッチング素子Q1を駆動し、コンバータトランス
T1の２次側巻線に電圧変換した出力を発生させ、整流ダ
イオードD2で整流し、コンデンサC2で平滑にし、負荷へ
電力を供給する。
上記は通常の状態であるが、異状が発生した場合の検
知を検知手段（Ｉ）を中心に説明する。
知を検知手段（Ｉ）を中心に説明する。
２次側に例えばショートしたり、過負荷がかかる等の
異状が発生した場合は、コンバータトランスT1の一次側
に連結しているスイッチング素子Q1のドレイン・ソース
間には過大な電流が流れる。この電流を検知トランスT3
を介して過電流検知回路（以下Ｍ回路という）に入力
し、Ｍ回路で過電流を検知する。
異状が発生した場合は、コンバータトランスT1の一次側
に連結しているスイッチング素子Q1のドレイン・ソース
間には過大な電流が流れる。この電流を検知トランスT3
を介して過電流検知回路（以下Ｍ回路という）に入力
し、Ｍ回路で過電流を検知する。
このように、Ｍ回路で過電流を検知した場合の電源の
保護および該保護の解除について、第１図，第２図を用
いて、第１保護手段（II）と第２保護手段（III）を中
心にして説明する。
保護および該保護の解除について、第１図，第２図を用
いて、第１保護手段（II）と第２保護手段（III）を中
心にして説明する。
図面第１図および第２図において、Ｍ回路が過電流を
検知すると、Ｍ回路２はレジスタ３に第２図ａに示すHi
の保護信号を出力する。この出力によりレジスタ３はセ
ットされ、第２図2cに示すHiの信号をPWM回路５に出力
し、この出力によりPWM回路５は出力を遮断して電源の
保護をかけるようにPWM出力を制御する。このとき、第
２図2bに示すように、CPU4は常に一定周期のクロックを
発振し、レジスタ３に入力する。前記Ｍ回路２における
レジスタ３のセット信号2aがHiからLoになった後、CPU
の入力信号2bによりレジスタの出力信号2cはLoとなる。
前記のようにこの信号によりPWM回路５は再びPWM出力を
発生し、FETQ1を駆動し、電源の保護は解除される。
検知すると、Ｍ回路２はレジスタ３に第２図ａに示すHi
の保護信号を出力する。この出力によりレジスタ３はセ
ットされ、第２図2cに示すHiの信号をPWM回路５に出力
し、この出力によりPWM回路５は出力を遮断して電源の
保護をかけるようにPWM出力を制御する。このとき、第
２図2bに示すように、CPU4は常に一定周期のクロックを
発振し、レジスタ３に入力する。前記Ｍ回路２における
レジスタ３のセット信号2aがHiからLoになった後、CPU
の入力信号2bによりレジスタの出力信号2cはLoとなる。
前記のようにこの信号によりPWM回路５は再びPWM出力を
発生し、FETQ1を駆動し、電源の保護は解除される。
（２）次にこの発明の第２実施例について、第３図乃至
第５図を用いて説明する。
第５図を用いて説明する。
第３図はこの発明の第２実施例のシーケンスを示す回
路図、第４図はこの第２実施例の動作波形図、第５図は
この第２実施例の解除動作を制御するフローチャートで
あり、第３図において、第１保護手段（II）であるレジ
スタの出力は制御手段（IV）であるCPU4の入力に接続さ
れており、CPU4は一定周期でレジスタ３の状態を監視で
きるように構成されている。
路図、第４図はこの第２実施例の動作波形図、第５図は
この第２実施例の解除動作を制御するフローチャートで
あり、第３図において、第１保護手段（II）であるレジ
スタの出力は制御手段（IV）であるCPU4の入力に接続さ
れており、CPU4は一定周期でレジスタ３の状態を監視で
きるように構成されている。
その他の構成は前記第１実施例（第１図）と同様であ
るから重複説明は省略する。
るから重複説明は省略する。
次に第４図において、波形5aは検知手段（Ｉ）の過電
流検知回路２の出力であり、その動作は前記第１実施例
におけると同様である。又この出力により、第２保護手
段（II）であるレジスタ３はPWM回路５のPWM出力を制御
することも第１実施例と同様である。この場合、制御手
段（IV）のCPU4は、第４図波形5bに示すように一定周期
で入力ポートI1をチェックしてレジスタ３の状態を監視
し、レジスタ３がHiのとき、プログラムによる所定の時
間αを保持した後、レジスタ３へ出力ポートO1からクロ
ックを出力することにより、確実に一定の時間α以上出
力を止めた後に再スタートを行う制御をする。波形5cは
このときのレジスタ３の出力波形である。
流検知回路２の出力であり、その動作は前記第１実施例
におけると同様である。又この出力により、第２保護手
段（II）であるレジスタ３はPWM回路５のPWM出力を制御
することも第１実施例と同様である。この場合、制御手
段（IV）のCPU4は、第４図波形5bに示すように一定周期
で入力ポートI1をチェックしてレジスタ３の状態を監視
し、レジスタ３がHiのとき、プログラムによる所定の時
間αを保持した後、レジスタ３へ出力ポートO1からクロ
ックを出力することにより、確実に一定の時間α以上出
力を止めた後に再スタートを行う制御をする。波形5cは
このときのレジスタ３の出力波形である。
次に、この第２実施例の保護解除動作制御を第５図を
用いて簡単に説明する。
用いて簡単に説明する。
図面第５図において、スタートして、ステップ6aでレ
ジスタは保護をかけているかを監視し、保護をかけてお
ればステップ6bに進み、所定時間αの経過するのを待っ
て、経過したらステップ6cに進み、ステップ6cでレジス
タに保護の解除信号を送り終了する。
ジスタは保護をかけているかを監視し、保護をかけてお
ればステップ6bに進み、所定時間αの経過するのを待っ
て、経過したらステップ6cに進み、ステップ6cでレジス
タに保護の解除信号を送り終了する。
（３）次にこの発明の第３実施例について、第６図乃至
第８図を用いて説明する。
第８図を用いて説明する。
第６図はこの発明の第３実施例のシーケンスを示す回
路図、第７図はこの第３実施例の動作波形図、第８図は
この第３実施例の動作を制御するフローチャートであ
り、第６図中、T1は２次側に複数の出力巻線を有し、例
えば２つの巻線が出力1,出力２を形成する。この場合、
例えばこの電源が複写機などに用いられる電源であれ
ば、出力１は数KV発生する高圧出力，出力２は5V〜24V
程度の低圧圧力とする。
路図、第７図はこの第３実施例の動作波形図、第８図は
この第３実施例の動作を制御するフローチャートであ
り、第６図中、T1は２次側に複数の出力巻線を有し、例
えば２つの巻線が出力1,出力２を形成する。この場合、
例えばこの電源が複写機などに用いられる電源であれ
ば、出力１は数KV発生する高圧出力，出力２は5V〜24V
程度の低圧圧力とする。
D2,C2,D3,C3はそれぞれ、出力1,出力２を整流し、平
滑する整流ダイオードおよびコンデンサである。R1は出
力１より供給される電流を検出する検出抵抗であり、過
電流検知回路2Bに接続され、過電流検知回路2Bの出力は
レジスタ３およびCPU4に接続される。同様にR2は出力２
の電流検知抵抗であり、過電流検知回路2Cに接続され、
出力はレジスタ３およびCPU4に接続される。その他の構
成は第２実施例と同様であるからその説明を省略する。
滑する整流ダイオードおよびコンデンサである。R1は出
力１より供給される電流を検出する検出抵抗であり、過
電流検知回路2Bに接続され、過電流検知回路2Bの出力は
レジスタ３およびCPU4に接続される。同様にR2は出力２
の電流検知抵抗であり、過電流検知回路2Cに接続され、
出力はレジスタ３およびCPU4に接続される。その他の構
成は第２実施例と同様であるからその説明を省略する。
以上の構成において、検出手段（Ｉ）はトランスT3と
過電流検知回路2A,2B,2Cより成り、第１保護手段（II）
はレジスタ３であり、第２保護手段（III）はPWM回路５
とドライブ回路６とスイッチング素子Q1より成り、制御
手段（IV）はCPU4である。次に第７図中、波形8a,8b,8c
はそれぞれ過電流検知回路2A,2B,2Cの出力を表わし、波
形8dはCPU4に入力されている過電流検知回路2A,2B,2Cお
よびレジスタ３の出力を監視する一定周期を示してい
る。
過電流検知回路2A,2B,2Cより成り、第１保護手段（II）
はレジスタ３であり、第２保護手段（III）はPWM回路５
とドライブ回路６とスイッチング素子Q1より成り、制御
手段（IV）はCPU4である。次に第７図中、波形8a,8b,8c
はそれぞれ過電流検知回路2A,2B,2Cの出力を表わし、波
形8dはCPU4に入力されている過電流検知回路2A,2B,2Cお
よびレジスタ３の出力を監視する一定周期を示してい
る。
次にこの第３実施例の動作を制御手段（IV）を中心に
して第６図乃至第８図を用いて説明する。第６図におい
て、出力１に過電流が流れたとする。これにより、過電
流検知回路2Bの出力がHiになり、レジスタ３に入力さ
れ、レジスタ３はPWM回路５を制御する。このときCPU4
は第７図波形8dで示すタイミングでレジスタ３の出力が
Hiになっているのを確認すると同時に過電流制御回路2B
の出力がHiになっていることも確認する。そして、CPU4
はプログラムにより所定の時間αを保持後、レジスタへ
クロックを入れ、再スタートを行う。
して第６図乃至第８図を用いて説明する。第６図におい
て、出力１に過電流が流れたとする。これにより、過電
流検知回路2Bの出力がHiになり、レジスタ３に入力さ
れ、レジスタ３はPWM回路５を制御する。このときCPU4
は第７図波形8dで示すタイミングでレジスタ３の出力が
Hiになっているのを確認すると同時に過電流制御回路2B
の出力がHiになっていることも確認する。そして、CPU4
はプログラムにより所定の時間αを保持後、レジスタへ
クロックを入れ、再スタートを行う。
又、出力２又はトランスT3に過電流が流れた場合は同
様にCPU4は所定時間βを保持した後再スタートを行う。
様にCPU4は所定時間βを保持した後再スタートを行う。
次にこの第３実施例の解除動作制御を第８図を用いて
簡単に説明する。スタートして、ステップ9aでレジスタ
は保護をかけているかを入力ポートI1をチェックするこ
とにより監視し、保護をかけておればステップ9bに進
み、過電流検知回路（Ｍ回路）2Bの出力かを入力ポート
I2をチェックすることにより判定し、2Bの出力であれば
ステップ9cに進み、所定時間αが経過するのを待ち、α
時間経過したらステップ9dでレジスタに保護の解除信号
を出力ポートO1から送る。前記ステップ9bで回路2Bの出
力でないときはステップ9eに進み、ステップ9eでＭ回路
2a又は2cの出力か入力ポートI3,I4をチェックすること
により判定し、2a又は2cの出力であればステップ9fに進
み、所定時間β経過するのを待ち、経過したらステップ
9dに進む。また、前記ステップ9eでＭ回路2a又は2cの出
力でないときは、ステップ9aに戻る。この第３実施例で
は特に出力１が前記のように高圧であるため、保護を行
い再スタートまでの所定時間αは通常の保護時間より長
く行なう間けつ発振としなくてはならない。又、出力２
は低圧出力であるから、保護を行った後再スタートまで
の所定時間βは短かくともよい。即ち、この発明を用い
ることにより出力に応じた電源保護を行うことができ
る。
簡単に説明する。スタートして、ステップ9aでレジスタ
は保護をかけているかを入力ポートI1をチェックするこ
とにより監視し、保護をかけておればステップ9bに進
み、過電流検知回路（Ｍ回路）2Bの出力かを入力ポート
I2をチェックすることにより判定し、2Bの出力であれば
ステップ9cに進み、所定時間αが経過するのを待ち、α
時間経過したらステップ9dでレジスタに保護の解除信号
を出力ポートO1から送る。前記ステップ9bで回路2Bの出
力でないときはステップ9eに進み、ステップ9eでＭ回路
2a又は2cの出力か入力ポートI3,I4をチェックすること
により判定し、2a又は2cの出力であればステップ9fに進
み、所定時間β経過するのを待ち、経過したらステップ
9dに進む。また、前記ステップ9eでＭ回路2a又は2cの出
力でないときは、ステップ9aに戻る。この第３実施例で
は特に出力１が前記のように高圧であるため、保護を行
い再スタートまでの所定時間αは通常の保護時間より長
く行なう間けつ発振としなくてはならない。又、出力２
は低圧出力であるから、保護を行った後再スタートまで
の所定時間βは短かくともよい。即ち、この発明を用い
ることにより出力に応じた電源保護を行うことができ
る。
以上説明したように、この発明によれば、電源装置に
おいて、過電流または過電圧などの異状を検知する検知
手段（Ｉ）と、検知手段（Ｉ）により電源装置に保護を
かける保護信号を送る第１保護手段（II）と、保護信号
により電源装置を保護する第２保護手段（III）とを有
し、かつ第１保護手段（II）に保護の解除信号を送り、
第２保護手段（III）の保護を解除し、電源の再スター
トを行う制御手段（IV）を具備し、制御手段（IV）は検
知手段（Ｉ）により検知される異状の種類に応じた所定
時間前記保護状態を保持した後、上記解除信号出力する
ことにより、電源装置を保護し、又、出力電圧等に応じ
て保護の所定時間を変え、複数の出力の場合はそれぞれ
の出力に応じた保護を行うことができる電源装置が得ら
れる効果がある。
おいて、過電流または過電圧などの異状を検知する検知
手段（Ｉ）と、検知手段（Ｉ）により電源装置に保護を
かける保護信号を送る第１保護手段（II）と、保護信号
により電源装置を保護する第２保護手段（III）とを有
し、かつ第１保護手段（II）に保護の解除信号を送り、
第２保護手段（III）の保護を解除し、電源の再スター
トを行う制御手段（IV）を具備し、制御手段（IV）は検
知手段（Ｉ）により検知される異状の種類に応じた所定
時間前記保護状態を保持した後、上記解除信号出力する
ことにより、電源装置を保護し、又、出力電圧等に応じ
て保護の所定時間を変え、複数の出力の場合はそれぞれ
の出力に応じた保護を行うことができる電源装置が得ら
れる効果がある。
第１図はこの発明の第１実施例である電源装置の回路
図、第２図は第１実施例の動作波形図、第３図はこの発
明の第２実施例の回路図、第４図は第２実施例の動作波
形図、第５図は第２実施例の解除動作を制御するフロー
チャート、第６図はこの発明の第３実施例の回路図、第
７図は第３実施例の動作波形図、第８図は第３実施例の
解除動作を制御するフローチャートである。 （Ｉ）……検知手段 （II）……第１保護手段 （III）……第２保護手段 （IV）……制御手段 Q1……スイッチング素子 T1……コンバータトランス T3……検知トランス １……電源装置 2,2A,2B,2C……過電流検知回路 ３……レジスタ ４……CPU ５……PWM回路 ６……ドライブ回路 α，β……所定時間
図、第２図は第１実施例の動作波形図、第３図はこの発
明の第２実施例の回路図、第４図は第２実施例の動作波
形図、第５図は第２実施例の解除動作を制御するフロー
チャート、第６図はこの発明の第３実施例の回路図、第
７図は第３実施例の動作波形図、第８図は第３実施例の
解除動作を制御するフローチャートである。 （Ｉ）……検知手段 （II）……第１保護手段 （III）……第２保護手段 （IV）……制御手段 Q1……スイッチング素子 T1……コンバータトランス T3……検知トランス １……電源装置 2,2A,2B,2C……過電流検知回路 ３……レジスタ ４……CPU ５……PWM回路 ６……ドライブ回路 α，β……所定時間
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/10 H02H 7/12 H03K 17/08
Claims (2)
- 【請求項１】負荷に電力を供給する電源装置において、 前記負荷への電力供給の複数の異状を検知する検知手段
と、 前記検知手段の出力により前記電源装置に保護をかける
保護信号を出力する第１の保護手段と、 前記第１の保護手段からの保護信号に応じて前記電源装
置の保護を行う第２の保護手段と、 前記第１の保護手段に前記第２の保護手段による保護状
態を解除する解除信号を出力し、前記第２の保護手段に
よる保護状態を解除させ、前記電源装置の電力供給の再
スタートを行わせる制御手段と、 を有し、前記制御手段は前記検知手段により検知される
異状の種類に応じた所定時間前記保護状態を保持した
後、上記解除信号を出力することを特徴とする電源装
置。 - 【請求項２】前記制御手段は、前記第１の保護手段の状
態を監視し、保護をかけている状態を検知した場合、前
記所定時間後、前記解除信号を出力することを特徴とす
る請求項１記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13619189A JP2829863B2 (ja) | 1989-05-31 | 1989-05-31 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13619189A JP2829863B2 (ja) | 1989-05-31 | 1989-05-31 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033018A JPH033018A (ja) | 1991-01-09 |
| JP2829863B2 true JP2829863B2 (ja) | 1998-12-02 |
Family
ID=15169474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13619189A Expired - Lifetime JP2829863B2 (ja) | 1989-05-31 | 1989-05-31 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829863B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2760164B2 (ja) * | 1991-02-21 | 1998-05-28 | 日本電気株式会社 | スイッチング電源回路 |
| JP3453718B2 (ja) * | 1997-06-02 | 2003-10-06 | 財団法人半導体研究振興会 | 電流の遮断装置 |
| JP3516040B2 (ja) * | 1997-06-02 | 2004-04-05 | 財団法人半導体研究振興会 | 過電流保護機能を持つゲート駆動回路 |
| JP3969012B2 (ja) * | 2001-04-10 | 2007-08-29 | 日立工機株式会社 | 直流電源装置 |
| JP4532783B2 (ja) * | 2001-06-28 | 2010-08-25 | エドワーズ株式会社 | 磁気軸受励磁回路及びターボ分子ポンプ装置 |
| JP4692119B2 (ja) * | 2005-07-15 | 2011-06-01 | 富士ゼロックス株式会社 | 画像形成装置 |
| JP2008099440A (ja) * | 2006-10-12 | 2008-04-24 | Omron Corp | スイッチング電源装置 |
| JP6155671B2 (ja) * | 2013-02-05 | 2017-07-05 | Tdk株式会社 | 電源装置の補助回路及びこの補助回路を備えた電源回路 |
-
1989
- 1989-05-31 JP JP13619189A patent/JP2829863B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033018A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518889B2 (en) | Method and apparatus for conditional response to a fault condition in a switching power supply | |
| US4685020A (en) | Shutdown circuit for blocking oscillator power supply | |
| KR100296635B1 (ko) | 저전압보호회로를갖는스위칭모드전원공급장치 | |
| KR100724829B1 (ko) | 전원 보호 장치 | |
| JP2829863B2 (ja) | 電源装置 | |
| JPH02223377A (ja) | プライマリ方式スイッチング・レギュレータ制御回路の保護回路 | |
| WO2006137112A1 (ja) | 電源装置及びその制御方法 | |
| JP2522370B2 (ja) | スイッチングレギュレ―タ並列運転装置 | |
| JP7252072B2 (ja) | 電源装置 | |
| JP3371404B2 (ja) | スイッチング電源装置 | |
| JP2002010634A (ja) | スイッチング電源装置 | |
| JPH08266050A (ja) | 電圧共振型電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JPH0287970A (ja) | 自励式スイッチィング電源における過電圧保護回路 | |
| JPH11136944A (ja) | 電源装置 | |
| JP3198347B2 (ja) | 過電流保護回路 | |
| JPS5852709A (ja) | 多出力スイツチング電源の過負荷保護装置 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPS62181628A (ja) | 電源の過電流保護回路 | |
| JPH0510554Y2 (ja) | ||
| JPH0956160A (ja) | 電源装置 | |
| KR100208394B1 (ko) | 전원 공급 장치의 보호 회로 | |
| JPH0632786Y2 (ja) | 安定化直流電源装置の並列回路 | |
| JPH02237429A (ja) | 過電圧保護装置 | |
| JPH08289539A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070925 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090925 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |