JP2825011B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JP2825011B2 JP2825011B2 JP26600189A JP26600189A JP2825011B2 JP 2825011 B2 JP2825011 B2 JP 2825011B2 JP 26600189 A JP26600189 A JP 26600189A JP 26600189 A JP26600189 A JP 26600189A JP 2825011 B2 JP2825011 B2 JP 2825011B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- power supply
- supply voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、例
えば、LD(レーザダイオード)ドライバ集積回路等に利
用して特に有効な技術に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and particularly to a technique particularly effective when used for an LD (laser diode) driver integrated circuit and the like.
差動トランジスタ(この明細書では、バイポーラトラ
ンジスタを単にトランジスタと略称する。また、特に限
定しない場合、トランジスタとは、NPN型トランジスタ
を示す)を基本構成とする差動回路がある。これらの差
動回路において、差動トランジスタのベースにおけるロ
ウレベル電位あるいは差動トランジスタの駆動経路に設
けられた駆動トランジスタ又はバッファトランジスタ等
のベースにおけるバイアス電位は、半導体基板内の最低
電位より少なくともトランジスタのベース・エミッタ電
圧分以上高くされる。There is a differential circuit having a basic configuration of a differential transistor (a bipolar transistor is simply referred to as a transistor in this specification. In addition, a transistor is an NPN transistor unless particularly limited). In these differential circuits, the low level potential at the base of the differential transistor or the bias potential at the base of a drive transistor or a buffer transistor provided on the drive path of the differential transistor is at least lower than the lowest potential in the semiconductor substrate.・ It is made higher than the emitter voltage.
差動トランジスタを基本構成とする差動回路及びその
バイアス方法については、例えば、1975年9月15日、近
代科学社発行、『アナログ集積回路』の第282頁に記載
されている。A differential circuit having a differential transistor as a basic configuration and a bias method thereof are described in, for example, "Analog Integrated Circuit", September 15, 1975, "Analog Integrated Circuit", page 282.
本願発明者等は、この発明に先立って、上記のような
差動回路を基本構成とする第5図のLDドライバ集積回路
を開発した。Prior to the present invention, the inventors of the present application have developed the LD driver integrated circuit shown in FIG. 5 having the above-described differential circuit as a basic configuration.
第5図において、LDドライバ集積回路は、比較的大き
な駆動能力を持つ差動トランジスタT4・T5を含み、例え
ば0Vとされる回路の接地電位と−5.2Vとされる回路の電
源電圧VEEを動作電源とする。集積回路の外部に配置さ
れたレーザダイオードLDのアノードは、回路の接地電位
に結合され、そのカソードは、比較的長い信号配線を介
して、外部端子P4すなわちトランジスタT5のコレクタに
結合される。トランジスタT4のコレクタは、外部端子P3
及び外部抵抗R9を介して、回路の接地電位に結合され
る。In Figure 5, LD driver integrated circuit includes a differential transistor T4 · T5 having a relatively large driving capacity, for example of the circuit ground potential and -5.2V of the circuit are 0V power supply voltage V EE Operation power supply. The anode of the laser diode LD arranged outside the integrated circuit is connected to the ground potential of the circuit, and the cathode is connected to the external terminal P4, ie, the collector of the transistor T5, via a relatively long signal wiring. The collector of the transistor T4 is connected to the external terminal P3
And via an external resistor R9 to the ground potential of the circuit.
一方、図示されない前段回路から、LDドライバ集積回
路の外部端子P1及びP2を介して供給される相補制御信号
CA及びCBは、差動トランジスタT1・T2からなる電流スイ
ッチ回路を経た後、相補制御信号ca及びcbとして差動ト
ランジスタT4・T5のベースに供給される。その結果、差
動トランジスタT4・T5は、相補制御信号ca及びcbすなわ
ちCA及びCBに従って相補的にオン状態とされ、これによ
ってレーザダイオードLDが選択的に駆動される。On the other hand, a complementary control signal supplied from the preceding circuit (not shown) through the external terminals P1 and P2 of the LD driver integrated circuit
CA and CB are supplied to the bases of the differential transistors T4 and T5 as complementary control signals ca and cb after passing through a current switch circuit composed of the differential transistors T1 and T2. As a result, the differential transistors T4 and T5 are turned on complementarily according to the complementary control signals ca and cb, that is, CA and CB, whereby the laser diode LD is selectively driven.
周知のように、レーザダイオードLDは、所定の発光量
を得るための順方向電流やダイオードとしての順方向電
圧等に関して、比較的大きな特性バラツキを呈し、その
周辺には、信号配線等に寄生する比較的大きなインダク
タンス性負荷が結合される。これに対処するため、第5
図のLDドライバ集積回路では、レーザダイオードLDの順
方向電流すなわち差動トランジスタT4・T5の動作電流を
引き抜く定電流源S1がLDドライバ集積回路の外部に設け
られるとともに、差動トランジスタT4・T5の共通結合さ
れたエミッタと上記定電流源S1が結合される外部端子P5
との間にバッファトランジスタT6が設けられる。これに
より、レーザダイオードLDの特性バラツキに対応した所
望の動作電流が与えられるとともに、上記インダクタン
ス性負荷によるオーバーシュートが抑制されるものとな
る。As is well known, the laser diode LD exhibits a relatively large variation in characteristics with respect to a forward current for obtaining a predetermined light emission amount, a forward voltage as a diode, and the like, and in the vicinity thereof, is parasitic on a signal wiring or the like. A relatively large inductive load is coupled. To address this, the fifth
In the LD driver integrated circuit shown in the figure, a constant current source S1 for extracting the forward current of the laser diode LD, that is, the operating current of the differential transistors T4 and T5, is provided outside the LD driver integrated circuit. An external terminal P5 to which the commonly coupled emitter and the constant current source S1 are coupled.
Is provided with a buffer transistor T6. Thereby, a desired operating current corresponding to the characteristic variation of the laser diode LD is given, and the overshoot due to the inductance load is suppressed.
ところが、上記LDドライバ集積回路には次のような問
題点が残されていることが、本願発明者等によって明ら
かとなった。すなわち、第5図のLDドライバ集積回路で
は、定電流源S1が回路の電源電圧VEEより低い例えば−1
0Vの外部電源電圧VEEに結合されるにもかかわらず、バ
ッファトランジスタT6のベースには、ベース抵抗R4を介
して、回路の電源電圧VEEよりもベース・エミッタ電圧
分だけ高い例えば−4.3Vの定電圧VBB2が供給される。し
たがって、レーザダイオードLDの駆動時、トランジスタ
T6を飽和させないための許容コレクタ電位Vc6は、第6
図の電位配分図に示されるように、各トランジスタのベ
ース・エミッタ電圧をVBEとするとき、 Vc6≧VBB2+VBE となる。また、トランジスタT5を飽和させないための許
容コレクタ電位Vc5は、相補制御信号ca及びcbの信号振
幅をcwとするとき、 Vc5≧VBB2+VBE+cw となり、レーザダイオードLDの順方向電圧VDFは、上記
許容コレクタ電位Vc5の絶対値より小さくなければなら
ない。つまり、例えば回路の電源電圧VEEの変動許容範
囲を±0.5Vとし、ベース・エミッタ電圧VBE及び信号振
幅cwをそれぞれ0.9V及び0.8Vとするとき、レーザダイオ
ードLDの順方向電圧VDFは2.1V以下であることが必要条
件となる。前述のように、レーザダイオードLDの順方向
電圧VDFの特性バラツキは比較的大きく、最悪2.5Vに達
する場合もある。したがって、上記トランジスタT5の飽
和を、いかなる条件においても防止することは困難とな
る。その結果、相応してLDドライバ集積回路のダイナミ
ックレンジが圧縮され、その高周波特性が劣化されるも
のである。However, it has been clarified by the present inventors that the following problems remain in the LD driver integrated circuit. In other words, in the LD driver integrated circuit of FIG. 5, the constant current source S1 is lower than the power supply voltage V EE circuit example -1
Despite being coupled to an external power supply voltage V EE of 0V, to the base of buffer transistor T6, via a base resistor R4, by the base-emitter voltage of than the power supply voltage V EE circuit high for example -4.3V constant voltage V BB 2 is supplied. Therefore, when driving the laser diode LD, the transistor
The allowable collector potential Vc6 for not saturating T6 is the sixth
As shown in the potential distribution diagram, when the base-emitter voltage of each transistor is V BE , Vc 6 ≧ V BB 2 + V BE . Further, the allowable collector potential Vc5 to not saturate the transistors T5, when the cw signal amplitude of the complementary control signals ca and cb, Vc5 ≧ V BB 2 + V BE + cw , and the forward voltage V DF laser diode LD, It must be smaller than the absolute value of the allowable collector potential Vc5. That is, for example, the allowable variation range of the power supply voltage V EE circuit as ± 0.5V, when the base-emitter voltage V BE and the signal amplitude cw a and 0.9V and 0.8V, respectively, the forward voltage V DF laser diode LD It is a necessary condition that it is 2.1V or less. As described above, the characteristic variation of the forward voltage V DF laser diode LD is relatively large, sometimes reaching the worst 2.5V. Therefore, it is difficult to prevent the saturation of the transistor T5 under any conditions. As a result, the dynamic range of the LD driver integrated circuit is correspondingly compressed, and its high-frequency characteristics are deteriorated.
この発明の目的は、LDドライバ集積回路等に含まれる
差動トランジスタ又は駆動トランジスタ等が飽和状態と
されるのを防止することにある。この発明の他の目的
は、LDドライバ集積回路等のダイナミックレンジを拡大
し、その高周波特性を改善することにある。An object of the present invention is to prevent a differential transistor or a driving transistor included in an LD driver integrated circuit or the like from being saturated. Another object of the present invention is to expand the dynamic range of an LD driver integrated circuit or the like and improve its high frequency characteristics.
この発明の前記ならびにその他の目的と新規な特徴
は、この明細書の記述及び添付図面から明らかになるで
あろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本発明で開示される発明のうち代表的な実施形態は、 相補入力信号(CA,CB)にベースが応答し、エミッタ
が共通接続された第1と第2のNPN型トランジスタ(T1,
T2)と、 上記第1と第2のNPN型トランジスタ(T1,T2)の共通
接続エミッタにコレクタが接続され、ベースに定電圧
(VBB1)が供給され、エミッタが負の第1の電源電圧
(VEE)に接続されて、定電流源として動作する第3のN
PN型トランジスタ(T3)と、 上記第1のNPN型トランジスタ(T1)のコレクタの信
号にベースが応答する第4のNPN型トランジスタ(T4)
と、 上記第2のNPN型トランジスタ(T2)のコレクタの信
号にベースが応答し、エミッタが上記第4のNPN型トラ
ンジスタ(T4)のエミッタと共通接続され、コレクタが
第1の外部端子(P4)を介して外部接続のレーザーダイ
オード(LD)のカソードに接続される第5のNPN型トラ
ンジスタ(T5)と、 上記第4と第5のNPN型トランジスタ(T4,T5)の共通
接続エミッタが接続される第2の外部端子(P5)を具備
してなり、 上記第2の外部端子(P5)と上記第1の電源電圧(V
EE)よりさらに負の電圧の第2の電源電圧(VEL)との
間には外部定電流源(S1)が外部で接続され、 上記レーザーダイオード(LD)のアノードは外部で接
地電位に接続される半導体集積回路装置であって、 上記第4と第5のNPN型トランジスタ(T4,T5)の各ベ
ースのロウレベル電位あるいは上記第4と第5のNPN型
トランジスタ(T4,T5)の上記共通接続エミッタと上記
第2の外部端子(P5)との間にコレクタ・エミッタ経路
が接続される第6のNPN型トランジスタ(T6)のベース
のバイアス電圧は上記負の第1の電源電圧(VEE)の電
圧に設定されることを特徴とする(第1図、第2図参
照)。In a typical embodiment of the invention disclosed in the present invention, the first and second NPN transistors (T1, T1) whose bases respond to the complementary input signals (CA, CB) and whose emitters are commonly connected.
T2), a collector is connected to a common connection emitter of the first and second NPN transistors (T1, T2), a constant voltage (V BB1 ) is supplied to a base, and the first power supply voltage is negative. (V EE ) and operates as a constant current source
A PN transistor (T3) and a fourth NPN transistor (T4) whose base responds to the signal of the collector of the first NPN transistor (T1)
The base responds to the signal of the collector of the second NPN transistor (T2), the emitter is commonly connected to the emitter of the fourth NPN transistor (T4), and the collector is connected to the first external terminal (P4 ) Is connected to the fifth NPN transistor (T5) connected to the cathode of the externally connected laser diode (LD) via the common connection emitter of the fourth and fifth NPN transistors (T4, T5). A second external terminal (P5), and the second external terminal (P5) and the first power supply voltage (V
An external constant current source (S1) is connected externally to the second power supply voltage (V EL ), which is more negative than EE ), and the anode of the laser diode (LD) is externally connected to the ground potential. A low-level potential of each base of the fourth and fifth NPN transistors (T4, T5) or the common potential of the fourth and fifth NPN transistors (T4, T5). The base bias voltage of the sixth NPN transistor (T6) whose collector-emitter path is connected between the connection emitter and the second external terminal (P5) is the negative first power supply voltage (V EE ) (See FIGS. 1 and 2).
上記した手段によれば、第4と第5のNPN型トランジ
スタ(T4,T5)あるいは第6のNPN型トランジスタ(T6)
のエミッタ電位を負の第1の電源電圧(VEE)より低く
でき、第4と第5のNPN型トランジスタ(T4,T5)あるい
は第6のNPN型トランジスタ(T6)の飽和を抑制するこ
とができる。この結果、LDドライバのダイナミックレン
ジを拡大し、その周波数特性を改善することができる。According to the above means, the fourth and fifth NPN transistors (T4, T5) or the sixth NPN transistors (T6)
Can be lower than the negative first power supply voltage (V EE ) to suppress the saturation of the fourth and fifth NPN transistors (T4, T5) or the sixth NPN transistor (T6). it can. As a result, the dynamic range of the LD driver can be expanded, and its frequency characteristics can be improved.
〔実施例1〕 第1図には、この発明が適用されたLDドライバ集積回
路の第1の実施例の回路図が示されている。また、第3
図には、第1図のLDドライバ集積回路の一実施例の電位
配分図が示されている。これらの図をもとに、この実施
例のLDドライバ集積回路の構成と動作の概要ならびにそ
の特徴について説明する。なお、第1図の一点鎖線内に
示される回路素子は、公知のバイポーラ集積回路の製造
技術によって、特に制限されないが、単結晶シリコンの
ような1個の半導体基板上において形成される。また、
以下の図において、トランジスタT7及びT8を除くバイポ
ーラトランジスタはすべてNPN型トランジスタである。Embodiment 1 FIG. 1 is a circuit diagram of a first embodiment of an LD driver integrated circuit to which the present invention is applied. Also, the third
The figure shows a potential distribution diagram of one embodiment of the LD driver integrated circuit of FIG. With reference to these drawings, an outline of the configuration and operation of the LD driver integrated circuit of this embodiment and its features will be described. The circuit elements shown in the alternate long and short dash line in FIG. 1 are formed on a single semiconductor substrate such as single crystal silicon, although not particularly limited, by a known bipolar integrated circuit manufacturing technique. Also,
In the following figures, all the bipolar transistors except the transistors T7 and T8 are NPN transistors.
この実施例のLDドライバ集積回路は、特に制限されな
いが、集積回路の外部に配置されたレーザダイオードLD
を苦闘するために供され、図示されない外部端子を介し
て供給される回路の電源電圧VEE及び接地電位をその動
作電源とする。この実施例において、回路の電源電圧V
EEは、特に制限されないが、−5.2Vのような負の電源電
圧とされ、回路の接地電位は0Vとされる。LDドライバ集
積回路には、特に制限されないが、図示されない前段回
路から所定の相補制御信号CA及びCBが供給される。これ
らの相補制御信号は、特に制限されないが、BCLレベル
とされ、その信号振幅は0.8Vとされる。Although the LD driver integrated circuit of this embodiment is not particularly limited, a laser diode LD disposed outside the integrated circuit is
The power supply voltage VEE and the ground potential of the circuit provided through an external terminal (not shown) are used as the operation power supply. In this embodiment, the power supply voltage V
Although not particularly limited, EE is a negative power supply voltage such as −5.2 V, and the ground potential of the circuit is 0 V. Although not particularly limited, predetermined complementary control signals CA and CB are supplied to the LD driver integrated circuit from a preceding circuit (not shown). Although not particularly limited, these complementary control signals are at the BCL level and the signal amplitude is 0.8V.
第1図において、図示されない前段回路から入力され
る相補制御信号CA及びCBは、対応する外部端子P1及びP2
を介して、差動トランジスタT1及びT2のベースにそれぞ
れ供給される。これらのトランジスタのコレクタは、対
応する負荷抵抗R1及びR2を介して回路の接地電位に結合
され、その共通結合されたエミッタは、トランジスタT3
及び抵抗R3を介して回路の電源電圧VEEに結合される。
トランジスタT3のベースには、図示されない電圧発生回
路から、所定の定電圧VBB1が供給される。これにより、
トランジスタT3及び抵抗R3は定電流源として作用し、差
動トランジスタT1・T2は、この定電流源とともに、相補
制御信号CA及びCBに対する電流スイッチ回路として作用
する。In FIG. 1, complementary control signals CA and CB input from a preceding circuit (not shown) are connected to corresponding external terminals P1 and P2.
Are supplied to the bases of the differential transistors T1 and T2, respectively. The collectors of these transistors are coupled to the circuit's ground potential via corresponding load resistors R1 and R2, and their commonly coupled emitters are connected to transistor T3.
And the power supply voltage VEE of the circuit via the resistor R3.
A predetermined constant voltage V BB1 is supplied to the base of the transistor T3 from a voltage generation circuit (not shown). This allows
The transistor T3 and the resistor R3 act as a constant current source, and the differential transistors T1 and T2, together with this constant current source, act as a current switch circuit for the complementary control signals CA and CB.
すなわち、相補制御信号CA及びCBがいわゆる論理“0"
とされ、非反転制御信号CAが反転制御信号CBより低くさ
れるとき、トランジスタT1はカットオフ状態とされ、ト
ランジスタT2がオン状態とされる。したがって、トラン
ジスタT1のコレクタ電位は回路の接地電位のようなハイ
レベルとされ、トランジスタT2のコレクタ電位は、上記
定電流源から供給される動作電流と負荷抵抗R2の抵抗値
によって決まる所定のロウレベルとされる。一方、相補
制御信号CA及びCBがいわゆる論理“1"とされ、非反転制
御信号CAが反転制御信号CBより高くされるとき、トラン
ジスタT2はカットオフ状態とされ、代わってトランジス
タT1がオン状態とされる。したがって、トランジスタT1
のコレクタ電位は、上記定電流源から供給される動作電
流と負荷抵抗R1の抵抗値とによって決まる所定のロウレ
ベルとされ、トランジスタT2のコレクタ電位は回路の接
地電位のようなハイレベルとされる。In other words, the complementary control signals CA and CB have the so-called logic "0".
When the non-inversion control signal CA is made lower than the inversion control signal CB, the transistor T1 is turned off and the transistor T2 is turned on. Therefore, the collector potential of the transistor T1 is set to a high level like the ground potential of the circuit, and the collector potential of the transistor T2 is set to a predetermined low level determined by the operating current supplied from the constant current source and the resistance value of the load resistor R2. Is done. On the other hand, when the complementary control signals CA and CB are set to a so-called logic "1" and the non-inverted control signal CA is set higher than the inverted control signal CB, the transistor T2 is cut off and the transistor T1 is turned on instead. You. Therefore, the transistor T1
Is set to a predetermined low level determined by the operating current supplied from the constant current source and the resistance value of the load resistor R1, and the collector potential of the transistor T2 is set to a high level such as the ground potential of the circuit.
電源スイッチ回路を構成するトランジスタT1のコレク
タ電位は、反転制御信号cbとして、トランジスタT4のベ
ースに供給される。トランジスタT4のコレクタは、特に
制限されないが、外部端子P3に結合され、さらにLDドラ
イバ集積回路の外部に配置された負荷抵抗R9を介して、
外部の接地電位に結合される。一方、電流スイッチ回路
を構成するトランジスタT2のコレクタ電位は、非反転制
御信号caとして、上記トランジスタT4と差動形態とされ
るトランジスタT5のベースに供給される。トランジスタ
T5のコレクタは、特に制限されないが、外部端子P4に結
合され、さらに比較的長い信号配線を介して、LDドライ
バ集積回路の外部に配置されたレーザダイオードLDのカ
ソードに結合される。レーザダイオードLDのアノード
は、外部の接地電位に結合される。このように、レーザ
ダイオードLD及び負荷抵抗R9がLDドライバ集積回路の外
部に配置され、かつこれらのレーザダイオードLD及び負
荷抵抗R9に対して相補的に流される比較的大きな動作電
流が、LDドライバ集積回路の外部から与えられること
で、LDドライバ集積回路の電流供給量が節減されるとと
もに、半導体基板内における発熱量が抑制される。The collector potential of the transistor T1 forming the power switch circuit is supplied to the base of the transistor T4 as an inversion control signal cb. Although not particularly limited, the collector of the transistor T4 is coupled to the external terminal P3, and further via a load resistor R9 arranged outside the LD driver integrated circuit.
It is coupled to an external ground potential. On the other hand, the collector potential of the transistor T2 constituting the current switch circuit is supplied as a non-inverting control signal ca to the base of the transistor T5 which is in a differential form with the transistor T4. Transistor
Although not particularly limited, the collector of T5 is coupled to an external terminal P4, and further coupled to the cathode of a laser diode LD disposed outside the LD driver integrated circuit via a relatively long signal wiring. The anode of laser diode LD is coupled to an external ground potential. As described above, the laser diode LD and the load resistor R9 are arranged outside the LD driver integrated circuit, and the relatively large operating current that flows complementarily to the laser diode LD and the load resistor R9 is the LD driver integrated circuit. By being supplied from the outside of the circuit, the amount of current supplied to the LD driver integrated circuit is reduced, and the amount of heat generated in the semiconductor substrate is suppressed.
差動トランジスタT4及びT5の共通結合されたエミッタ
は、特に制限されないが、トランジスタT6(第1のトラ
ンジスタ)を介して外部端子P5に結合され、さらに定電
流源S1を介して外部電源電圧VELに結合される。上記ト
ランジスタT6のベースは、特に制限されないが、発振防
止用のベース抵抗R4を介して、LDドライバ集積回路が形
成される半導体基板内の最低電位すなわち回路の電源電
圧VEEに結合される。ここで、外部電源電圧VELは、特に
制限されないが、LDドライバ集積回路の電源電圧VEEよ
りさらに低い−10Vのような負の電源電圧とされ、定電
流源S1から供給される動作電流の値は、レーザダイオー
ドLDの発光特性バラツキに見合った適切な電流値とな
る。The emitters of the differential transistors T4 and T5, which are commonly coupled, are not particularly limited, but are coupled to an external terminal P5 via a transistor T6 (first transistor), and further to an external power supply voltage V EL via a constant current source S1. Is combined with The base of the transistor T6 is coupled to the lowest potential in the semiconductor substrate on which the LD driver integrated circuit is formed, that is, the power supply voltage VEE of the circuit, through a base resistor R4 for preventing oscillation, although not particularly limited. Here, the external power supply voltage V EL is not particularly limited, is a negative power supply voltage, such as lower than the power supply voltage V EE of LD driver integrated circuits -10 V, the operating current supplied from the constant current source S1 The value is an appropriate current value corresponding to the variation in the light emission characteristics of the laser diode LD.
これらのことから、差動トランジスタT4・T5は、上記
相補制御信号ca及びcbすなわち相補制御信号CA及びCBに
従った所定のスイッチ動作を行い、レーザダイオードLD
を選択的に駆動する差動回路として作用する。すなわ
ち、相補制御信号CA及びCBがいわゆる論理“0"とされ、
非反転制御信号caが反転制御信号cbより低くされると
き、トランジスタT4がオン状態とされ、トランジスタT5
がカットオフ状態とされる。したがって、定電流源S1か
らトランジスタT6を介して与えられる動作電流は、負荷
抵抗R9のみに流され、レーザダイオードLDは駆動状態と
されない。一方、相補制御信号CA及びCBがいわゆる論理
“1"とされ、非反転制御信号cbが反転制御信号cbより高
くされるとき、トランジスタT4はカットオフ状態とさ
れ、代わってトランジスタT5がオン状態とされる。した
がって、定電流源S1からトランジスタT6を介して与えら
れる動作電流は、レーザダイオードLDのみに流される。
その結果、レーザダイオードLDは駆動状態とされ、上記
動作電流に対応した所定のレーザ発光が得られる。For these reasons, the differential transistors T4 and T5 perform a predetermined switch operation in accordance with the complementary control signals ca and cb, that is, the complementary control signals CA and CB, and the laser diode LD
Act as a differential circuit for selectively driving. That is, the complementary control signals CA and CB are set to a so-called logic “0”,
When the non-inversion control signal ca is made lower than the inversion control signal cb, the transistor T4 is turned on, and the transistor T5
Is set to the cutoff state. Therefore, the operating current supplied from the constant current source S1 via the transistor T6 flows only through the load resistor R9, and the laser diode LD is not driven. On the other hand, when the complementary control signals CA and CB are set to a so-called logic “1” and the non-inverted control signal cb is set higher than the inverted control signal cb, the transistor T4 is cut off and the transistor T5 is turned on instead. You. Therefore, the operating current given from the constant current source S1 via the transistor T6 flows through only the laser diode LD.
As a result, the laser diode LD is driven, and a predetermined laser emission corresponding to the operation current is obtained.
ところで、この実施例のLDドライバ集積回路では、前
述のように、レーザダイオードLDが集積回路の外部に配
置され、比較的長い信号配線を介して外部端子P4に結合
される。このため、外部端子P4すなわちトランジスタT5
のコレクタには、これらの信号配線に寄生する比較的大
きなインダクタンス性負荷が結合される。一方、この実
施例のLDドライバ集積回路では、前述のように、差動ト
ランジスタT4・T5の共通結合されたエミッタと外部端子
P5すなわち定電流源S1との間にトランジスタT6が設けら
れ、そのベースにおけるバイアス電位は、LNDドライバ
集積回路が形成される半導体基板内の最低電位すなわち
回路の電源電圧VEEとされる。By the way, in the LD driver integrated circuit of this embodiment, as described above, the laser diode LD is arranged outside the integrated circuit and is coupled to the external terminal P4 via a relatively long signal wiring. Therefore, the external terminal P4, that is, the transistor T5
Is connected to a relatively large inductive load parasitic on these signal lines. On the other hand, in the LD driver integrated circuit of this embodiment, as described above, the commonly coupled emitter of the differential transistors T4 and T5 and the external terminal
A transistor T6 is provided between P5, that is, the constant current source S1, and a bias potential at its base is the lowest potential in the semiconductor substrate on which the LND driver integrated circuit is formed, that is, the power supply voltage VEE of the circuit.
したがって、差動トランジスタT4・T5の共通結合され
たエミッタノードからみたインピーダンスは、トランジ
スタT6のインピーダンス変換作用によって大きくされ、
これによって上記インダクタンス性負荷に起因するオー
バーシュートが抑制される。このとき、定電流源S1が結
合される外部端子P5の電位Vp5は、各トランジスタのベ
ース・エミッタ電圧をVBEとすると、 Vp5=VEE−VBE となり、LDドライバ集積回路が形成される半導体基板内
の最低電位すなち回路の電源電圧VEEより低くされる。
その結果、トランジスタT6を飽和させないための許容コ
レクタ電位Vc6は、第3図の電位配分図に示されるよう
に、 Vc6≧VEE+VBE となる。また、トランジスタT5を飽和させないための許
容コレクタ電位Vc5は、相補制御信号ca及びcbの信号振
幅をcwとするとき、 Vc5≧VEE+VBE+cw となり、レーザダイオードLDは、この許容コレクタ電位
Vc5の絶対値より小さな順方向電圧を持てばよいものと
される。この実施例において、回路の電源電圧VEEは−
5.2Vとされ、ベース・エミッタ電圧VBE及び信号振幅cw
はそれぞれ例えば0.9V及び0.8Vとされる。したがって、
上記許容コレクタ電位Vc5は、回路の電源電圧VEEの許容
変動範囲を±0.5Vとしても、 Vc5≧−3.0 となり、レーザダイオードLDの順方向電圧VDFの最大バ
ラツキ値2.5Vを充分カバーしうるものとなる。これによ
り、この実施例のLDドライバ集積回路では、レーザダイ
オードLDの順方向電圧VOFの特性バラツキが比較的大き
いにもかかわらず、差動トランジスタT4・T5及びバッフ
ァトランジスタT6の飽和を防止しつつ、レーザダイオー
ドLDに対する所定の駆動制御を実現できる。その結果、
相応してLDドライバ集積回路のダイナミックレンジが拡
大され、その高周波特性が改善されるものとなる。Therefore, the impedance seen from the commonly coupled emitter nodes of the differential transistors T4 and T5 is increased by the impedance converting action of the transistor T6,
This suppresses the overshoot caused by the inductance load. At this time, the potential Vp5 of the external terminal P5 is the constant current source S1 is coupled, when the base-emitter voltage of each transistor is V BE, semiconductors Vp5 = V EE -V BE next, LD driver integrated circuit is formed It is lower than the power supply voltage V EE of lowest potential sand circuit in the substrate.
As a result, the permissible collector potential Vc6 for not saturating the transistor T6 satisfies Vc6 ≧ V EE + V BE as shown in the potential distribution diagram of FIG. Further, the allowable collector potential Vc5 to not saturate the transistors T5, when the cw signal amplitude of the complementary control signals ca and cb, Vc5 ≧ V EE + V BE + cw , and the laser diode LD, the allowable collector potential
It is sufficient to have a forward voltage smaller than the absolute value of Vc5. In this embodiment, the power supply voltage V EE of the circuit is −
5.2V, base-emitter voltage V BE and signal amplitude cw
Are, for example, 0.9V and 0.8V, respectively. Therefore,
The allowable collector potential Vc5, even ± 0.5V the allowable variation range of the power supply voltage V EE circuit, Vc5 ≧ -3.0 next can sufficiently cover the maximum variation value of 2.5V forward voltage V DF laser diode LD It will be. Thus, in the LD driver integrated circuit of this embodiment, even though variations in the characteristics of the forward voltage V OF laser diode LD is relatively large, while preventing saturation of the differential transistors T4 · T5 and the buffer transistor T6 Thus, a predetermined drive control for the laser diode LD can be realized. as a result,
Correspondingly, the dynamic range of the LD driver integrated circuit is expanded, and its high frequency characteristics are improved.
以上のように、この実施例のLDドライバ集積回路は、
差動トランジスタT4・T5からなる差動回路を基本構成と
し、相補制御信号CA及びCBに従って選択的にレーザダイ
オードLDを駆動する。レーザダイオードLDは、その順方
向電流や順方向電圧について、比較的大きな特性バラツ
キを呈する。また、レーザダイオードLDは、LDドライバ
集積回路の外部に配置され、比較的長い信号配線を介し
て外部端子P4すなわちトランジスタT5のコレクタに結合
されることから、レーザダイオードLD及びその周辺部に
は、比較的大きなインダクタンス性負荷が結合される。
このため、この実施例のLDドライバ集積回路では、レー
ザダイオードLDすなわち差動トランジスタT4・T5に対す
る比較的大きな動作電流が外部端子P5を介して外部の定
電流源S1から供給され、この定電流源S1と差動トランジ
スタT4・T5を共通結合されたエミッタとの間にオーバー
シュートを抑制するためのバッファトランジスタT6が設
けられる。この実施例において、バッファトランジスタ
T6のベースバイアス電位は、LDドライバ集積回路が形成
される半導体基板内の最低電位すなわち回路の電源電圧
VEEとされる。また、定電流源S1は、上記回路の電源電
圧VEEより定電位とされる外部電源電圧VELに結合され
る。これにより、上記外部端子P5の電位が回路の電源電
圧VEEより低くされるとともに、バッファトランジスタT
6及び差動トランジスタT5を飽和させないための許容コ
レクタ電位Vc6及びVc5が低くされ、これらのトランジス
タの飽和が抑制される。その結果、相応してLDドライバ
集積回路のダイナミックレンジが拡大され、その高周波
特性が改善されるものとなる。As described above, the LD driver integrated circuit of this embodiment is
The laser diode LD is selectively driven in accordance with the complementary control signals CA and CB with a basic configuration including a differential circuit including differential transistors T4 and T5. The laser diode LD exhibits a relatively large characteristic variation in its forward current and forward voltage. In addition, since the laser diode LD is disposed outside the LD driver integrated circuit and is coupled to the external terminal P4, that is, the collector of the transistor T5 via a relatively long signal wiring, the laser diode LD and its peripheral portion include: A relatively large inductive load is coupled.
Therefore, in the LD driver integrated circuit of this embodiment, a relatively large operating current for the laser diode LD, that is, the differential transistors T4 and T5 is supplied from the external constant current source S1 via the external terminal P5. A buffer transistor T6 for suppressing overshoot is provided between S1 and an emitter commonly connected to the differential transistors T4 and T5. In this embodiment, the buffer transistor
The base bias potential of T6 is the lowest potential in the semiconductor substrate on which the LD driver integrated circuit is formed, that is, the power supply voltage of the circuit.
V EE . The constant current source S1 is coupled to an external power supply voltage V EL is a constant potential than the power supply voltage V EE of the circuit. As a result, the potential of the external terminal P5 becomes lower than the power supply voltage VEE of the circuit, and the buffer transistor T5
The allowable collector potentials Vc6 and Vc5 for preventing the saturation of the transistor 6 and the differential transistor T5 are reduced, and the saturation of these transistors is suppressed. As a result, the dynamic range of the LD driver integrated circuit is correspondingly expanded, and its high-frequency characteristics are improved.
〔実施例2〕 第2図には、この発明が適用されたLDドライバ集積回
路の第2の実施例の回路図が示されている。また、第4
図には、第2図のLDドライバ集積回路の一実施例の電位
配分図が示されている。この実施例のLDドライバ集積回
路は、基本的に上記第1の実施例を踏襲するものであ
り、トランジスタT1〜T5ならびに抵抗R1〜R3は、第1図
のトランジスタT1〜T5ならびに抵抗R1〜R3にそれぞれ対
応する。以下、第1の実施例と異なる部分について、説
明を追加する。Embodiment 2 FIG. 2 shows a circuit diagram of a second embodiment of the LD driver integrated circuit to which the present invention is applied. Also, the fourth
The figure shows a potential distribution diagram of one embodiment of the LD driver integrated circuit of FIG. The LD driver integrated circuit of this embodiment basically follows the first embodiment, and the transistors T1 to T5 and the resistors R1 to R3 are replaced by the transistors T1 to T5 and the resistors R1 to R3 of FIG. Respectively. Hereinafter, a description will be added of a portion different from the first embodiment.
第2図において、電流スイッチ回路を構成するトラン
ジスタT1のコレクタは、特に制限されないが、PNP型の
トランジスタT8のベースに結合され、トランジスタT2の
コレクタは、同様にPNP型のトランジスタT7のベースに
結合される。トランジスタT8及びT7のエミッタは、抵抗
R6及びR5を介して、回路の接地電位にそれぞれ結合され
る。また、トランジスタT8及びT7のコレクタは、負荷抵
抗R8及びR7を介して回路の電源電圧VEEにそれぞれ結合
され、それぞれのコレクタ電位は、相補制御信号ca及び
cbとして、差動トランジスタT5及びT4のベースにそれぞ
れ供給される。これにより、トランジスタT8及びT7は、
相応する抵抗R6及びR8あるいは抵抗R5及びR7とともに、
一対のレベルシフト回路を構成する。In FIG. 2, the collector of the transistor T1 forming the current switch circuit is coupled to, but not limited to, the base of a PNP transistor T8, and the collector of the transistor T2 is similarly coupled to the base of a PNP transistor T7. Is done. The emitters of transistors T8 and T7 are resistors
Via R6 and R5, they are respectively coupled to the ground potential of the circuit. The collector of the transistor T8 and T7, respectively coupled to the load resistor R8 and R7 to a power supply voltage V EE circuit through, each of the collector potential, the complementary control signals ca and
As cb, it is supplied to the bases of the differential transistors T5 and T4, respectively. Thereby, the transistors T8 and T7 become
With corresponding resistors R6 and R8 or resistors R5 and R7,
A pair of level shift circuits is formed.
すなわち、対応するトランジスタT1又はT2のコレクタ
電位が回路の接地電位のようなハイレベルとされると
き、トランジスタT8及びT7はカットオフ状態とされ、そ
のコレクタ電位すなわち相補制御信号ca及びcbは回路の
電源伝圧VEEのようなロウレベルとされる。一方、対応
するトランジスタT1又はT2のコレクタ電位が上記第1の
実施例で示されるような所定のロウレベルとされると
き、トランジスタT8及びT7はオン状態とされ、対応する
抵抗R6及びR5とともにそれぞれ定電流源を構成する。し
たがって、トランジスタT8及びT7のコレクタ電位すなわ
ち相補制御信号ca及びcbは、上記定電流源から供給され
る電流値と抵抗R8又はR7の抵抗値により決まる所定のハ
イレベルとされる。つまり、この実施例のLDドライバ集
積回路において、差動トランジスタT4・T5に供給される
相補制御信号ca及びcbのロウレベルは、LDドライバ集積
回路が形成される半導体基板内の最低電位すなわち回路
の電源電圧VEEとされ、そのハイレベルは、上記ロウレ
ベルと相補制御信号ca及びcbの信号振幅をもとに設定さ
れる。That is, when the collector potential of the corresponding transistor T1 or T2 is set to a high level such as the ground potential of the circuit, the transistors T8 and T7 are cut off, and their collector potentials, that is, the complementary control signals ca and cb, are applied to the circuit. is a low level, such as supply voltage V EE. On the other hand, when the collector potential of the corresponding transistor T1 or T2 is set to a predetermined low level as shown in the first embodiment, the transistors T8 and T7 are turned on, and are set together with the corresponding resistors R6 and R5, respectively. Configure the current source. Therefore, the collector potentials of the transistors T8 and T7, that is, the complementary control signals ca and cb are set to a predetermined high level determined by the current value supplied from the constant current source and the resistance value of the resistor R8 or R7. That is, in the LD driver integrated circuit of this embodiment, the low level of the complementary control signals ca and cb supplied to the differential transistors T4 and T5 is the lowest potential in the semiconductor substrate on which the LD driver integrated circuit is formed, that is, the power supply of the circuit. The voltage VEE is set, and the high level is set based on the low level and the signal amplitudes of the complementary control signals ca and cb.
差動トランジスタT4・T5の共通結合されたエミッタ
は、バッファトランジスタを介することなく直接外部端
子P5に結合され、さらに定電流源S1を介して外部電源電
圧VELに結合される。この実施例において、差動トラン
ジスタT4及びT5のベースにおけるロウレベルは、前述の
ように、半導体基板内の最低電位すなわち回路の電源電
圧VEEとされる。したがって、トランジスタT5を飽和さ
せないための許容コレクタ電位Vc5は、第4図に示され
るように、相補制御信号ca及びcbの信号振幅をcwとする
とき、 Vc5≧VEE+cw となり、レーザダイオードLDは、この許容コレクタ電位
より小さな順方向電圧VDFを持つものであればよい。こ
の値は、例えば回路の電源電圧VEEを−5.2Vとし、相補
制御信号ca及びcbの信号振幅cwを0.8Vとするとき、回路
の電源電圧VEEの許容変動範囲±0.5Vを含めても−4.4V
となり、レーザダイオードLDの順方向電圧VDFの最大バ
ラツキ値2.5Vを充分カバーしうるものとなる。その結
果、この実施例のLDドライバ集積回路は、上記第1の実
施例と同様な効果を得ることができるものとなる。前述
のように、この実施例のLDドライバ集積回路はバッファ
トランジスタを含まないため、レーザダイオードLD及び
その周辺部が寄生するインダクタンス性負荷が小さい場
合において有効な方法と言える。Commonly coupled emitters of the differential transistors T4 · T5 is coupled directly to the external terminal P5 without using buffer transistor is coupled to the external power supply voltage V EL further through the constant current source S1. In this embodiment, the low level at the base of the differential transistors T4 and T5 is the lowest potential in the semiconductor substrate, that is, the power supply voltage VEE of the circuit, as described above. Therefore, as shown in FIG. 4, when the signal amplitude of the complementary control signals ca and cb is cw, the allowable collector potential Vc5 for not saturating the transistor T5 becomes Vc5 ≧ V EE + cw, and the laser diode LD What is necessary is just to have a forward voltage VDF smaller than this allowable collector potential. This value, for example, the power supply voltage V EE circuit and -5.2V, when the 0.8V signal amplitude cw complementary control signals ca and cb, including the allowable variation range ± 0.5V supply voltage V EE circuit -4.4V
Next, it becomes capable of sufficiently covering the maximum variation value of 2.5V forward voltage V DF laser diode LD. As a result, the LD driver integrated circuit of this embodiment can obtain the same effects as those of the first embodiment. As described above, since the LD driver integrated circuit of this embodiment does not include a buffer transistor, it can be said that this is an effective method when the inductive load parasitic on the laser diode LD and its peripheral portion is small.
以上のように、この実施例のLDドライバ集積回路は、
差動トランジスタT4・T5からなる差動回路を基本構成と
し、相補制御信号CA及びCBに従って選択的にレーザダイ
オードLDを駆動する。レーザダイオードLDは、比較的短
い信号配線を介して外部端子P4すなわちトランジスタT5
のコレクタに結合され、レーザダイオードLDに動作電流
を供給する定電流源S1は、上記第1の実施例と同様に、
LDドライバ集積回路の外部に設けられる。したがって、
この実施例のLDドライバ集積回路は、オーバーシュート
を抑制するためのバッファトランジスタを含まない。こ
の実施例において、相補制御信号CA及びCBを受ける電流
スイッチ回路と差動トランジスタT4・T5との間には、PN
P型のトランジスタT7及びT8を基本構成とする一対のレ
ベルシフト回路が設けられ、差動トランジスタT4・T5の
ベースにおけるロウレベル電位は、LDドライバ集積回路
が形成される半導体基板内の最低電位すなわち回路の電
源電圧VEEとされる。これにより、この実施例のLDドラ
イバ集積回路では、トランジスタT5を飽和させないため
の許容コレクタ電位Vc5が、さらにトランジスタのベー
ス・エミッタ電圧分だけ低くされる。その結果、LDドラ
イバ集積回路のダイナミックレンジが拡大され、その高
周波特性が改善されるものとなる。As described above, the LD driver integrated circuit of this embodiment is
The laser diode LD is selectively driven in accordance with the complementary control signals CA and CB with a basic configuration including a differential circuit including differential transistors T4 and T5. The laser diode LD is connected to the external terminal P4, that is, the transistor T5 via a relatively short signal wiring.
The constant current source S1, which is coupled to the collector of the laser diode and supplies the operating current to the laser diode LD, is, as in the first embodiment,
Provided outside the LD driver integrated circuit. Therefore,
The LD driver integrated circuit of this embodiment does not include a buffer transistor for suppressing overshoot. In this embodiment, a PN is provided between the current switch circuit receiving the complementary control signals CA and CB and the differential transistors T4 and T5.
A pair of level shift circuits based on P-type transistors T7 and T8 are provided, and the low-level potential at the base of the differential transistors T4 and T5 is the lowest potential in the semiconductor substrate on which the LD driver integrated circuit is formed. Power supply voltage VEE . Thereby, in the LD driver integrated circuit of this embodiment, the allowable collector potential Vc5 for preventing the transistor T5 from being saturated is further reduced by the base-emitter voltage of the transistor. As a result, the dynamic range of the LD driver integrated circuit is expanded, and its high frequency characteristics are improved.
以上の二つの実施例に示されるように、この発明をLD
ドライバ集積回路等の半導体集積回路装置に適用するこ
とで、次のような作用効果が得られる。すなわち、 (1)差動トランジスタを基本構成としかつその動作電
流が所定の外部端子を介して外部から与えられる差動回
路を備えるLDドライバ集積回路等において、差動トラン
ジスタのベースにおけるロウレベル電位あるいは差動ト
ランジスタと上記外部端子との間に設けられるバッファ
トランジスタ等のベースにおけるバイアス電位を、半導
体基板内の最低電位とすることで、動作電流が供給され
る外部端子の電位、言い換えると差動トランジスタ又は
バッファトランジスタ等のエミッタ電位を半導体基板内
の最低電位より低くし、これらのトランジスタを飽和さ
せないための許容コレクタ電位を低くできるという効果
が得られる。As shown in the above two embodiments, the present invention
By applying the present invention to a semiconductor integrated circuit device such as a driver integrated circuit, the following operation and effect can be obtained. (1) In an LD driver integrated circuit or the like including a differential circuit having a differential transistor as a basic configuration and an operation current supplied from the outside via a predetermined external terminal, a low-level potential or a difference at the base of the differential transistor. By setting the bias potential at the base of a buffer transistor or the like provided between the active transistor and the external terminal to the lowest potential in the semiconductor substrate, the potential of the external terminal to which the operating current is supplied, in other words, the differential transistor or The effect is obtained that the emitter potential of the buffer transistor and the like can be made lower than the lowest potential in the semiconductor substrate, and the allowable collector potential for not saturating these transistors can be lowered.
(2)上記(1)項により、差動トランジスタ又はバッ
ファトランジスタ等が飽和状態とされるのを抑制できる
という効果が得られる。(2) According to the above item (1), an effect is obtained that the differential transistor or the buffer transistor can be prevented from being saturated.
(3)上記(1)項及び(2)項により、LDドライバ集
積回路等のダイナミックレンジを、差動トランジスタ又
はバッファトランジスタ等のベース・エミッタ電圧分だ
け拡大し、その高周波特性を改善することができるとい
う効果が得られる。(3) According to the above items (1) and (2), the dynamic range of an LD driver integrated circuit or the like can be expanded by the base-emitter voltage of a differential transistor or a buffer transistor, and the high-frequency characteristics can be improved. The effect that it can be obtained is obtained.
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、第1図にお
いて、LDドライバ集積回路が形成される半導体基板内に
回路の電源電圧VEEより低くかつ外部電源電圧VELより高
い他の電源電圧が存在する場合、これをトランジスタT6
のベースバイアス電位とすればよい。トランジスタT6の
ベース側に設けられる抵抗R4は必須条件でないし、異な
る手段を介してベースバイアス電圧が与えられることも
よい。第2図において、トランジスタT7及びT8を基本構
成とする一対のレベルシフト回路は、同様な作用を持つ
別な回路構成のレベルシフト回路に置き換えることがで
きる。第1図及び第2図において、差動トランジスタT4
・T5は、それぞれ並列形態又はダーリントン形態とされ
る複数のトランジスタに置き換えてもよい。また、相補
制御信号CA及びCBならびにca及びcbの信号振幅や各電源
電圧及び定電圧ならびにトランジスタのベース・エミッ
タ電圧等の具体的な値は、この実施例による制約を受け
ない。さらに、第1図及び第2図に示されるLDドライバ
集積回路の具体的な回路構成や電源電圧及び相補制御信
号の組み合わせ等、種々の実施形態を採りうる。Although the invention made by the inventor has been specifically described based on the embodiments, the invention is not limited to the above-described embodiments, and various changes can be made without departing from the gist of the invention. Nor. For example, in FIG. 1, when another power supply voltage lower than the power supply voltage VEE of the circuit and higher than the external power supply voltage VEL is present in the semiconductor substrate on which the LD driver integrated circuit is formed, this is changed to the transistor T6.
May be used as the base bias potential. The resistance R4 provided on the base side of the transistor T6 is not an essential condition, and the base bias voltage may be applied through different means. In FIG. 2, a pair of level shift circuits having transistors T7 and T8 as a basic configuration can be replaced with another level shift circuit having a similar operation. 1 and 2, the differential transistor T4
T5 may be replaced by a plurality of transistors each in a parallel configuration or a Darlington configuration. Further, specific values such as the signal amplitudes of the complementary control signals CA and CB and ca and cb, the respective power supply voltages and constant voltages, and the base / emitter voltages of the transistors are not restricted by this embodiment. Further, various embodiments such as a specific circuit configuration of the LD driver integrated circuit shown in FIGS. 1 and 2 and a combination of a power supply voltage and a complementary control signal can be adopted.
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるLDドライバ集積回
路に適用した場合について説明したが、それに限定され
るものではなく、例えば、LDドライバ集積回路を内蔵す
る各種のディジタル集積回路装置等にも適用できる。本
発明は、少なくとも差動トランジスタを基本構成としか
つその動作電流が外部から与えられる差動回路ならびに
このような差動回路を含む半導体集積回路装置に広く適
用できる。In the above description, the case where the invention made by the inventor is mainly applied to the LD driver integrated circuit which is the application field as the background has been described. However, the present invention is not limited thereto. The present invention can also be applied to various types of digital integrated circuit devices incorporated therein. INDUSTRIAL APPLICABILITY The present invention can be widely applied to a differential circuit having at least a differential transistor as a basic configuration and an operating current of which is externally supplied, and a semiconductor integrated circuit device including such a differential circuit.
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。すなわち、差動トランジスタを基本構成としかつ
その動作電流が所定の外部端子を介して外部から与えら
れる差動回路を備えたLDドライバ集積回路等の半導体集
積回路装置において、上記差動トランジスタのベースに
おけるロウレベル電位あるいは上記差動トランジスタと
上記外部端子との間に設けられたバッファトランジスタ
等のベースにおけるバイアス電位を、LDドライバ集積回
路等が形成される半導体基板内の最低電位とすること
で、動作電流が供給される上記外部端子の電位を半導体
基板内の最低電位より低くし、上記差動トランジスタ又
はバッファトランジスタ等の飽和を抑制することができ
る。その結果、相応してLDドライバ集積回路等のダイナ
ミックレンジを拡大し、その高周波特性を改善すること
ができるものである。The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows. That is, in a semiconductor integrated circuit device such as an LD driver integrated circuit having a differential transistor as a basic configuration and an operating current supplied from the outside via a predetermined external terminal, a semiconductor integrated circuit device, By setting the low-level potential or the bias potential at the base of a buffer transistor or the like provided between the differential transistor and the external terminal to the lowest potential in the semiconductor substrate on which the LD driver integrated circuit and the like are formed, the operating current is reduced. The potential of the external terminal to which is supplied is made lower than the lowest potential in the semiconductor substrate, so that the saturation of the differential transistor or the buffer transistor can be suppressed. As a result, the dynamic range of the LD driver integrated circuit and the like can be expanded correspondingly, and the high frequency characteristics can be improved.
第1図は、この発明が適用されたLDドライバ集積回路の
第1の実施例を示す回路図、 第2図は、この発明が適用されたLDドライバ集積回路の
第2の実施例を示す回路図、 第3図は、第1図のLDドライバ集積回路の一実施例を示
す電位配分図、 第4図は、第2図のLDドライバ集積回路の一実施例を示
す電位配分図、 第5図は、この発明に先立って本願発明者等が開発した
LDドライバ集積回路の回路図、 第6図は、第5図のLDドライバ集積回路の一例を示す電
位配分図である。 LD……レーザダイオード、T1〜T6……NPN型バイポーラ
トランジスタ、T7〜T8……PNP型バイポーラトランジス
タ、R1〜R9……抵抗、S1……定電流源。FIG. 1 is a circuit diagram showing a first embodiment of an LD driver integrated circuit to which the present invention is applied. FIG. 2 is a circuit diagram showing a second embodiment of the LD driver integrated circuit to which the present invention is applied. FIG. 3, FIG. 3 is a potential distribution diagram showing one embodiment of the LD driver integrated circuit of FIG. 1, FIG. 4 is a potential distribution diagram showing one embodiment of the LD driver integrated circuit of FIG. The figure was developed by the present inventors prior to the present invention.
FIG. 6 is a circuit diagram of the LD driver integrated circuit. FIG. 6 is a potential distribution diagram showing an example of the LD driver integrated circuit of FIG. LD: Laser diode, T1 to T6: NPN bipolar transistor, T7 to T8: PNP bipolar transistor, R1 to R9: Resistor, S1: Constant current source.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加地 忠雄 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (58)調査した分野(Int.Cl.6,DB名) H03K 19/14──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Tadao Kaji 2326 Imai, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (58) Field surveyed (Int. Cl. 6 , DB name) H03K 19/14
Claims (2)
が共通接続された第1と第2のNPN型トランジスタと、 上記第1と第2のNPN型トランジスタの共通接続エミッ
タにコレクタが接続され、ベースに定電圧が供給され、
エミッタが負の第1の電源電圧に接続されて、定電流源
として動作する第3のNPN型トランジスタと、 上記第1のNPN型トランジスタのコレクタの信号にベー
スが応答する第4のNPN型トランジスタと、 上記第2のNPN型トランジスタのコレクタの信号にベー
スが応答し、エミッタが上記第4のNPN型トランジスタ
のエミッタと共通接続され、コレクタが第1の外部端子
を介して外部接続のレーザーダイオードのカソードに接
続される第5のNPN型トランジスタと、 上記第4と第5のNPN型トランジスタの共通接続エミッ
タが接続される第2の外部端子を具備してなり、 上記第2の外部端子と上記第1の電源電圧よりさらに負
の電圧の第2の電源電圧との間には外部定電流源が外部
で接続され、 上記レーザーダイオードのアノードは外部で接地電位に
接続される半導体集積回路装置であって、 上記第4と第5のNPN型トランジスタの各ベースのロウ
レベル電位あるいは上記第4と第5のNPN型トランジス
タの上記共通接続エミッタと上記第2の外部端子との間
にコレクタ・エミッタ経路が接続される第6のNPN型ト
ランジスタのベースのバイアス電圧は上記負の第1の電
源電圧の電位に設定されることを特徴とする半導体集積
回路装置。A base responds to a complementary input signal, a first and a second NPN transistor whose emitters are commonly connected, and a collector connected to a common connection emitter of the first and second NPN transistors. , A constant voltage is supplied to the base,
A third NPN transistor having an emitter connected to the first negative power supply voltage and operating as a constant current source, and a fourth NPN transistor having a base responsive to a signal at the collector of the first NPN transistor The base responds to the signal of the collector of the second NPN transistor, the emitter is commonly connected to the emitter of the fourth NPN transistor, and the collector is an externally connected laser diode via the first external terminal. A fifth NPN transistor connected to the cathode of the first and second external terminals connected to a common connection emitter of the fourth and fifth NPN transistors; An external constant current source is externally connected between the first power supply voltage and a second power supply voltage that is more negative than the first power supply voltage, and the anode of the laser diode is externally connected to ground potential. A low-level potential of each base of the fourth and fifth NPN transistors or the common connection emitter of the fourth and fifth NPN transistors and the second external terminal. A semiconductor integrated circuit device, wherein a base bias voltage of a sixth NPN transistor having a collector-emitter path connected therebetween is set to the potential of the negative first power supply voltage.
ーザーダイオードならびにその周辺に寄生するインダク
タンス性負荷によるオーバーシュートを抑制するための
バッファトランジスタであることを特徴とする特許請求
の範囲第1項に記載の半導体集積回路装置。2. The semiconductor device according to claim 1, wherein said sixth NPN transistor is a buffer transistor for suppressing overshoot caused by an inductive load parasitic on said laser diode and its periphery. 3. The semiconductor integrated circuit device according to 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26600189A JP2825011B2 (en) | 1989-10-12 | 1989-10-12 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26600189A JP2825011B2 (en) | 1989-10-12 | 1989-10-12 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03126318A JPH03126318A (en) | 1991-05-29 |
JP2825011B2 true JP2825011B2 (en) | 1998-11-18 |
Family
ID=17424988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26600189A Expired - Lifetime JP2825011B2 (en) | 1989-10-12 | 1989-10-12 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2825011B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883910A (en) * | 1997-07-03 | 1999-03-16 | Maxim Integrated Products, Inc. | High speed semiconductor laser driver circuits |
-
1989
- 1989-10-12 JP JP26600189A patent/JP2825011B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03126318A (en) | 1991-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5206546A (en) | Logic circuit including variable impedance means | |
US5359241A (en) | ECL circuit | |
US3946325A (en) | Transistor amplifier | |
JP2825011B2 (en) | Semiconductor integrated circuit device | |
US6765942B2 (en) | Optoelectronic circuit and control circuit | |
EP1181773B1 (en) | Overvoltage protection | |
JPH10145221A (en) | Output circuit device | |
JPS5910819Y2 (en) | oscillation circuit | |
JPS61114609A (en) | Wide-range amplifier circuit | |
JP2998334B2 (en) | ECL type semiconductor integrated circuit device | |
JP3788029B2 (en) | Laser diode drive circuit | |
JPH0249061B2 (en) | ||
JPH11112246A (en) | Output circuit | |
JP2585098B2 (en) | Interface for bipolar logic elements | |
JP3172310B2 (en) | Buffer circuit | |
JPH01245609A (en) | Pulse current output circuit | |
JP3469639B2 (en) | Amplifier circuit | |
JPH10511813A (en) | Non-separable integrated circuit board | |
JPH0786895A (en) | Output circuit | |
JPS63304706A (en) | Limiter amplifier circuit | |
JPH0821853B2 (en) | EXCLUSIVE OR GATE | |
JPH0191524A (en) | Bipolar logic circuit | |
JPH0223719A (en) | Logic system | |
JPH0225465B2 (en) | ||
JPH01261024A (en) | Logic circuit |