JPS5910819Y2 - oscillation circuit - Google Patents

oscillation circuit

Info

Publication number
JPS5910819Y2
JPS5910819Y2 JP1977030120U JP3012077U JPS5910819Y2 JP S5910819 Y2 JPS5910819 Y2 JP S5910819Y2 JP 1977030120 U JP1977030120 U JP 1977030120U JP 3012077 U JP3012077 U JP 3012077U JP S5910819 Y2 JPS5910819 Y2 JP S5910819Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
base
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977030120U
Other languages
Japanese (ja)
Other versions
JPS53124639U (en
Inventor
忠俊 坂田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP1977030120U priority Critical patent/JPS5910819Y2/en
Publication of JPS53124639U publication Critical patent/JPS53124639U/ja
Application granted granted Critical
Publication of JPS5910819Y2 publication Critical patent/JPS5910819Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は差動増幅器と時定数回路とスイッチング回路と
からなる発振回路に関するものであり、特にIC化した
ときの寄生トランジスタによる不都合を防止できるよう
にしたものである。
[Detailed Description of the Invention] The present invention relates to an oscillation circuit consisting of a differential amplifier, a time constant circuit, and a switching circuit, and is particularly designed to prevent problems caused by parasitic transistors when implemented as an IC.

第1図は本考案を適用しうる発振回路の一例を示す。FIG. 1 shows an example of an oscillation circuit to which the present invention can be applied.

第1図において1aは第1の電源電圧■1の供給される
電源端子、1bは第2の電源電圧V2の供給される電源
端子である。
In FIG. 1, 1a is a power supply terminal to which a first power supply voltage 1 is supplied, and 1b is a power supply terminal to which a second power supply voltage V2 is supplied.

ここで、電源電圧V1は、電源電圧v2より少なくとも
トランジスタのベース・エミツタ間電圧好下vBEだけ
高いもので、また電源電圧V2は電源電圧V0からツエ
ナーダイオード等によって形或され、その値は安定なも
のとされている。
Here, the power supply voltage V1 is higher than the power supply voltage V2 by at least the base-emitter voltage VBE of the transistor, and the power supply voltage V2 is formed from the power supply voltage V0 by a Zener diode or the like, and its value is stable. It is considered a thing.

2はコレクタ3a及び3bを有するマルチコレクタ形の
PNP}ランジスタであり、他のNPN形トランジスタ
と異なりP形のシリコン基体上に横方向の構造を有する
ものとしてIC化される。
Reference numeral 2 denotes a multi-collector type PNP transistor having collectors 3a and 3b, which, unlike other NPN transistors, is formed into an IC having a lateral structure on a P-type silicon substrate.

このトランジスタ2のエミッタが電源端子1aに接続さ
れ、そのコレクタ3aがエミッタ5a及び5bを有する
マルチェミッタ形のトランジスタ4のベースに接続され
る。
The emitter of this transistor 2 is connected to a power supply terminal 1a, and its collector 3a is connected to the base of a multi-emitter type transistor 4 having emitters 5a and 5b.

このトランジスタ4のコレクタは電源端子1bに接続さ
れ、そのエミツタ5aが出力端子6として導出されると
共に抵抗7及び8の直列回路を介して接地される。
The collector of this transistor 4 is connected to the power supply terminal 1b, and its emitter 5a is led out as an output terminal 6 and is grounded via a series circuit of resistors 7 and 8.

この抵抗7及び8の接続点と電源端子1b間に抵抗9が
挿入され、この接続点に差動増幅器10の一方のトラン
ジスタ12のベースが接続される。
A resistor 9 is inserted between the connection point of the resistors 7 and 8 and the power supply terminal 1b, and the base of one transistor 12 of the differential amplifier 10 is connected to this connection point.

差動増幅器10のトランジスタ11及び12のエミツタ
共通接続点にはトランジスタ13からなる定電流源が接
続され、このトランジスタ13とベースが共通にされた
トランジスタ14からなる定電流源がトランジスタ2の
コレクタ3a及びトランジスタ4のベースの接続点に接
続される。
A constant current source consisting of a transistor 13 is connected to the common emitter connection point of the transistors 11 and 12 of the differential amplifier 10, and a constant current source consisting of a transistor 14 having a common base with the transistor 13 is connected to the collector 3a of the transistor 2. and is connected to the connection point of the base of transistor 4.

そしてトランジスタ11のベースに破線で囲んで示す抵
抗15及びコンデンサ16が並列接続された時定数回路
17が接続される。
A time constant circuit 17 in which a resistor 15 and a capacitor 16 shown surrounded by broken lines are connected in parallel is connected to the base of the transistor 11.

時定数回路17はICに対して外付とされている。The time constant circuit 17 is externally attached to the IC.

この時定数回路は抵抗18を介してトランジスタ4のエ
ミツタ5bと接続される。
This time constant circuit is connected to the emitter 5b of the transistor 4 via a resistor 18.

更にトランジスタ11のコレクタは電源端子1bに接続
され、トランジスタ12のコレクタがトランジスタ2の
ベース及びコレクタ3bを共通接続してなるダイオード
接合を介して電源端子1aに接続される。
Furthermore, the collector of transistor 11 is connected to power supply terminal 1b, and the collector of transistor 12 is connected to power supply terminal 1a through a diode junction formed by commonly connecting the base and collector 3b of transistor 2.

上述の構或の発振回路は時定数回路17と接続されたト
ランジスタ11のベース電位が第2図に示すように変化
して発振動作がなされる。
The oscillation circuit of the above structure performs an oscillation operation by changing the base potential of the transistor 11 connected to the time constant circuit 17 as shown in FIG.

まずコンデンサ16の電荷が抵抗15を通じて放電され
る期間T2から説明すると、この期間T2では、差動増
幅器10のトランジスタ11がオンし、そのトランジス
タ12がオフしており、トランジスタ2及び4もオフし
ている。
First, let us start with a period T2 in which the charge in the capacitor 16 is discharged through the resistor 15. During this period T2, the transistor 11 of the differential amplifier 10 is on, the transistor 12 is off, and the transistors 2 and 4 are also off. ing.

そしてコンデンサ16が放電してトランジスタ11のベ
ース電圧が、電源電圧■2を抵抗8及び9で分割した基
準電圧より低くなろうとすると、差動増幅器10のトラ
ンジスタ11がオフし、他方のトランジスタ12がオン
する。
When the capacitor 16 is discharged and the base voltage of the transistor 11 becomes lower than the reference voltage obtained by dividing the power supply voltage 2 by the resistors 8 and 9, the transistor 11 of the differential amplifier 10 is turned off and the other transistor 12 is turned off. Turn on.

これによってトランジスタ2がオンし、トランジスタ2
のコレクタ3a即ちトランジスタ4のベースが(VBE
+ V2 )に至る迄上昇し、従ってトランジスタ4
がオンし、然もそのエミツタ5a及び5bに生じる電圧
が■2と略等しくなる。
This turns on transistor 2, and transistor 2
The collector 3a of , that is, the base of the transistor 4 is (VBE
+V2), and therefore transistor 4
is turned on, and the voltage generated at its emitters 5a and 5b becomes approximately equal to (2).

従ってトランジスタ4及び比較的小さい抵抗18を通じ
て時定数回路17のコンデンサ16が充電される。
The capacitor 16 of the time constant circuit 17 is therefore charged through the transistor 4 and the relatively small resistor 18.

この期間T1でトランジスタ12のベースに与えら九る
基準電圧はトランジスタ4がオンしているために期間T
2より上昇しており、この上昇した基準電圧よりトラン
ジスタ11のベース電位が高くなることにより、再びト
ランジスタ11がオンし、トランジスタ12がオフする
期間T2となる。
Since the transistor 4 is on, the reference voltage applied to the base of the transistor 12 during this period T1 is
2, and as the base potential of the transistor 11 becomes higher than this raised reference voltage, the transistor 11 is turned on again, and a period T2 occurs in which the transistor 12 is turned off.

上述のように弛張発振動作が繰り返される。The relaxation oscillation operation is repeated as described above.

かかる発振回路で電源電圧V1及び■2を用いているの
は、トランジスタ2によってトランジスタ4を充分オン
させてトランジスタ4のエミツタ電位をV2に等しくし
、これによってトランジスタ4のベース・エミツタ間電
圧降下VBHの温度変動等のいかなる変動も回路より除
去するためである。
The reason why the power supply voltages V1 and 2 are used in such an oscillation circuit is that the transistor 4 is sufficiently turned on by the transistor 2 to make the emitter potential of the transistor 4 equal to V2, thereby reducing the voltage drop between the base and emitter of the transistor 4, VBH. This is to remove any fluctuations such as temperature fluctuations from the circuit.

しかし、トランジスタ4をIC化した場合、第3図にお
いて破線で示すようにそのベースをエミッタとし、その
コレクタをベースとし、P形のシリコン基体をコレクタ
とするPNP形の寄生トランジスタ4′のベース・エミ
ツタ接合に順方向バイアスがかかることになり、この寄
生トランジスタ4を通じてシリコン基体に電流が流れこ
むことになる。
However, when the transistor 4 is made into an IC, as shown by the broken line in FIG. A forward bias is applied to the emitter junction, and current flows into the silicon substrate through this parasitic transistor 4.

このため一般に接地電位とされるシリコン基体が或る電
位を有するようになったり、他の同一基体上に形或され
ている回路に対して発振出力がリークする等の悪影響が
与えられる。
For this reason, the silicon substrate, which is generally at ground potential, comes to have a certain potential, and there are adverse effects such as leakage of oscillation output to other circuits formed on the same substrate.

本考案はかかる寄生トランジスタによる悪影響を生じな
いようにしたものである。
The present invention is designed to avoid the adverse effects caused by such parasitic transistors.

以下、本考案の一実施例を第4図を参照して説明する。Hereinafter, one embodiment of the present invention will be described with reference to FIG.

前述の第1図の発振回路と同様に、第1の電源電圧■、
の供給される第1の電源端子1aと、この電源電圧v1
より低い第2の電源電圧■2の供給される第2の電源端
子1bと、差動増幅器10と、トランジスタ13及び1
4からなる定電流源と、時定数回路17とが設けられて
いる。
Similar to the oscillation circuit shown in FIG. 1 described above, the first power supply voltage ■,
the first power supply terminal 1a to which is supplied the power supply voltage v1;
A second power supply terminal 1b supplied with a lower second power supply voltage 2, a differential amplifier 10, and transistors 13 and 1
A constant current source consisting of 4 and a time constant circuit 17 are provided.

また電源端子1bがそのベースに接続され、そのコレク
タが電源端子1aに接続された加減電圧及び温度補償用
のトランジスタ19が設けられ、このトランジスタ19
のエミツタ及び接地間に直列に第1の抵抗20、第2の
抵抗21及び第3の抵抗22が挿入される。
Also provided is a transistor 19 for adjusting voltage and temperature compensation, the base of which is connected to the power supply terminal 1b, and the collector of which is connected to the power supply terminal 1a.
A first resistor 20, a second resistor 21, and a third resistor 22 are inserted in series between the emitter and ground.

この抵抗20及び21の接続点がマルチェミツタ形のト
ランジスタ4のエミツタ5aと接続されると共に、出力
端子6として導出され、そのコレクタが電源端子1aに
接続される。
The connection point between the resistors 20 and 21 is connected to the emitter 5a of the multimeter transistor 4, and is also led out as an output terminal 6, the collector of which is connected to the power supply terminal 1a.

このトランジスタ4のベースとマルチコレクタ形のトラ
ンジスタ2のコレクタ3aが接続される。
The base of this transistor 4 and the collector 3a of the multi-collector type transistor 2 are connected.

このトランジスタ2のエミツタが電源端子1bに接続さ
れる。
The emitter of this transistor 2 is connected to the power supply terminal 1b.

なお、トランジスタ4はマルチェミツタ形でないときを
含めて、エミツタ5aを有する第1のトランジスタ及び
この第1のトランジスタとベース及びコレクタが共通の
第5のトランジスタと考えることがで゛き、同様にトラ
ンジスタ2はマルチコレクタ形でないときを含めてコレ
クタ3aを有する第2のトランジスタ及びこの第2のト
ランジスタとベース及びエミツタが共通な第3のトラン
ジスタのベース及びコレクタを共通接続してなるダイオ
ード接合と考えることができる。
In addition, the transistor 4 can be considered as a first transistor having an emitter 5a and a fifth transistor having a common base and collector with the first transistor, including when it is not a multi-chip transistor, and similarly, the transistor 2 can be considered as a fifth transistor having a common base and collector. can be considered as a diode junction formed by commonly connecting the base and collector of a second transistor having a collector 3a and a third transistor whose base and emitter are common to the second transistor, even when it is not a multi-collector type. can.

つまり、第5図に示すように、第1のトランジスタ4と
第5のトランジスタ4′とを別個の素子として構或し、
第2のトランジスタ2とダイオード接続のトランジスタ
2′とを別個の素子として構或するようにしても良い。
That is, as shown in FIG. 5, the first transistor 4 and the fifth transistor 4' are configured as separate elements,
The second transistor 2 and the diode-connected transistor 2' may be constructed as separate elements.

かかる本考案に依れば、差動増幅器10のトランジスタ
11がオンでそのトランジスタ12がオフのとき(即ち
期間T2)では、トランジスタ12のベースに与えられ
る基準電圧は電源電圧■2からトランジスタ19のベー
ス・エミツタ間電圧降下■BEを引いた電圧を抵抗20
, 21及び22で分圧したものとなる。
According to the present invention, when the transistor 11 of the differential amplifier 10 is on and the transistor 12 is off (that is, during period T2), the reference voltage applied to the base of the transistor 12 varies from the power supply voltage 2 to the voltage of the transistor 19. Voltage drop between base and emitter ■The voltage after subtracting BE from the resistor 20
, 21 and 22.

またトランジスタ11及び12のオン・オフ状態が反転
する期間T1では、トランジスタ2及び4がオンする。
Further, during the period T1 in which the on/off states of the transistors 11 and 12 are reversed, the transistors 2 and 4 are turned on.

このとき、トランジスタ4のエミツタ5aの電位は電源
電圧■2からそのベース・エミツタ間電圧降下■BEを
引いた電圧となり、トランジスタ12のベースに供給さ
れる基準電圧が実質的に上昇する。
At this time, the potential of the emitter 5a of the transistor 4 becomes a voltage obtained by subtracting the base-emitter voltage drop (BE) from the power supply voltage (2), and the reference voltage supplied to the base of the transistor 12 substantially increases.

従って第1図の発振回路と同様の発振動作を行なう。Therefore, it performs the same oscillation operation as the oscillation circuit shown in FIG.

そしてトランジスタ4のベース・エミツタ間電圧降下■
BEの温度変動等の変動は、トランジスタ19のベース
・エミツタ間電圧降下vBEの同様の変動によって補償
される。
And the voltage drop between the base and emitter of transistor 4■
Variations in BE, such as temperature variations, are compensated by similar variations in the base-emitter voltage drop vBE of transistor 19.

このように本考案に依れば、トランジスタ2によってト
ランジスタ4をドライブしたときに、トランジスタ4に
よる寄生トランジスタ4′のベース・エミツタ接合に順
方向バイアスが印加されることを防止できるので、この
寄生トランジスタ4を通じてシリコン基体に電流が流れ
こみ、基体がある電位のものとなったり、発振信号がリ
ークしたりする不都合を回避することができる。
As described above, according to the present invention, when transistor 4 is driven by transistor 2, it is possible to prevent forward bias from being applied to the base-emitter junction of parasitic transistor 4' by transistor 4, so that this parasitic transistor It is possible to avoid problems such as current flowing into the silicon substrate through 4, causing the substrate to be at a certain potential, or causing leakage of oscillation signals.

従ってIC化に際して寄生トランジスタに対する考慮を
払う必要がなくなり、IC化が容易となる利点がある。
Therefore, there is no need to take parasitic transistors into consideration when implementing an IC, and there is an advantage that IC implementation becomes easy.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は先に提案されている発振回路の一例の接続図、
第2図はその説明に用いる波形図、第3図は寄生トラン
ジスタの説明に用いる図、第4図は本考案の一実施例の
接続図、第5図は本考案の他の実施例の接続図である。 1aは第1の電源端子、1bは第2の電源端子、10は
差動増幅器、17は時定数回路、20, 21. 22
は第1、第2、第3の抵抗である。
Figure 1 is a connection diagram of an example of the oscillation circuit proposed earlier.
Fig. 2 is a waveform diagram used to explain it, Fig. 3 is a diagram used to explain the parasitic transistor, Fig. 4 is a connection diagram of one embodiment of the present invention, and Fig. 5 is a connection diagram of another embodiment of the invention. It is a diagram. 1a is a first power supply terminal, 1b is a second power supply terminal, 10 is a differential amplifier, 17 is a time constant circuit, 20, 21. 22
are the first, second, and third resistances.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の電源電圧の供給される第1の電源端子と第1の電
源電圧より低い第2の電源電圧の供給される第2の電源
端子と、第2の電源端子と基準電位点間に直列に挿入さ
れた第1、第2及び第3の抵抗と、第1及び第2の抵抗
の接続点にそのエミツタが接続されると共にそのコレク
タが第1の電源端子に接続された第1のトランジスタと
、第1のトランジスタのベースとそのコレクタが接続さ
れると共にそのエミツタが第2の電源端子に接続された
第2のトランジスタと、第1のトランジスタのベース及
び第2のトランジスタのコレクタ接続点に接続された定
電流源と、第3及び第4のトランジスタからなる差動増
幅器と、第3のトランジスタのベースに接続された時定
数回路とを備え、第3のトランジスタのコレクタを第2
の電源端子に接続すると共に、そのベースを抵抗器を介
して第1のトランジスタとベース及びコレクタが共通の
第5のトランジスタのエミッタに接続し、第4のトラン
ジスタのベースを第2及び第3の抵抗の接続点に接続し
、第4のトランジスタのコレクタを第2のトランジスタ
とベース及びエミツタが共通のダイオード接合を介して
第2の電源端子に接続してなる発振回路。
A first power supply terminal to which a first power supply voltage is supplied, a second power supply terminal to which a second power supply voltage lower than the first power supply voltage is supplied, and a series connection between the second power supply terminal and a reference potential point. a first transistor, the emitter of which is connected to the connection point of the first and second resistors, and the collector of which is connected to the first power supply terminal; and a second transistor whose base and collector of the first transistor are connected and whose emitter is connected to a second power supply terminal, and a connection point between the base of the first transistor and the collector of the second transistor. It includes a constant current source connected to it, a differential amplifier made up of third and fourth transistors, and a time constant circuit connected to the base of the third transistor, and the collector of the third transistor is connected to the second transistor.
At the same time, its base is connected to the emitter of a fifth transistor whose base and collector are common to the first transistor through a resistor, and the base of the fourth transistor is connected to the emitter of the fifth transistor whose base and collector are common to the first transistor. An oscillation circuit in which the collector of the fourth transistor is connected to the connection point of the resistor and the base and emitter of the fourth transistor are connected to the second power supply terminal via a common diode junction.
JP1977030120U 1977-03-11 1977-03-11 oscillation circuit Expired JPS5910819Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977030120U JPS5910819Y2 (en) 1977-03-11 1977-03-11 oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977030120U JPS5910819Y2 (en) 1977-03-11 1977-03-11 oscillation circuit

Publications (2)

Publication Number Publication Date
JPS53124639U JPS53124639U (en) 1978-10-04
JPS5910819Y2 true JPS5910819Y2 (en) 1984-04-04

Family

ID=28879165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977030120U Expired JPS5910819Y2 (en) 1977-03-11 1977-03-11 oscillation circuit

Country Status (1)

Country Link
JP (1) JPS5910819Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725719A (en) * 1980-07-22 1982-02-10 Toko Inc Oscillating circuit
JPS5873220A (en) * 1981-10-27 1983-05-02 Rohm Co Ltd Voltage controlled oscillator
JPS5873224A (en) * 1981-10-27 1983-05-02 Rohm Co Ltd Voltage controlled oscillator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102960A (en) * 1972-04-06 1973-12-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102960A (en) * 1972-04-06 1973-12-24

Also Published As

Publication number Publication date
JPS53124639U (en) 1978-10-04

Similar Documents

Publication Publication Date Title
JPH06175742A (en) Reference voltage generating circuit
GB766210A (en) Electrical circuit employing a semiconductor
US4237414A (en) High impedance output current source
US5206546A (en) Logic circuit including variable impedance means
JPH02121012A (en) Circuit apparatus by complementary mos art
KR960016010B1 (en) Delayed-pulse generator
JPS5910819Y2 (en) oscillation circuit
JPS5944123A (en) Comparator circuit
JPS62248015A (en) Stabilizing constant-voltage circuit
JPS5951178B2 (en) Pulse signal control circuit
US6396319B2 (en) Semiconductor integrated circuit with quick charging/discharging circuit
JPH0413692Y2 (en)
JPS5947396B2 (en) hold circuit
US5126591A (en) Electronic comparator device with hysteresis
US4798973A (en) High frequency charge pump/integrator circuit
JP3421430B2 (en) Voltage stabilization circuit
JP2829773B2 (en) Comparator circuit
JP3380604B2 (en) Drive circuit
JP2537235B2 (en) Constant current circuit
JP2625892B2 (en) Malfunction prevention circuit at power-on
JPH0716138B2 (en) Amplifier circuit device
JP2797621B2 (en) Comparator circuit
JP2827743B2 (en) Semiconductor integrated circuit device
JP3146265B2 (en) Constant current circuit
JPH0259485B2 (en)