JP2821292B2 - Track 0 signal circuit of flexible disk drive - Google Patents

Track 0 signal circuit of flexible disk drive

Info

Publication number
JP2821292B2
JP2821292B2 JP3242835A JP24283591A JP2821292B2 JP 2821292 B2 JP2821292 B2 JP 2821292B2 JP 3242835 A JP3242835 A JP 3242835A JP 24283591 A JP24283591 A JP 24283591A JP 2821292 B2 JP2821292 B2 JP 2821292B2
Authority
JP
Japan
Prior art keywords
track
circuit
signal
output
stepper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3242835A
Other languages
Japanese (ja)
Other versions
JPH0554569A (en
Inventor
仁 木村
Original Assignee
群馬日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群馬日本電気株式会社 filed Critical 群馬日本電気株式会社
Priority to JP3242835A priority Critical patent/JP2821292B2/en
Publication of JPH0554569A publication Critical patent/JPH0554569A/en
Application granted granted Critical
Publication of JP2821292B2 publication Critical patent/JP2821292B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Moving Of Head For Track Selection And Changing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はフレキシブルディスク装
置のトラック0信号生成回路に関し、特にシーク中のオ
ーバーシュートによる誤動作を防止する回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a track 0 signal generating circuit for a flexible disk drive, and more particularly to a circuit for preventing a malfunction due to overshoot during a seek operation.

【0002】[0002]

【従来の技術】従来のフレキシブルディスク装置のトラ
ック0信号回路は図2に示すような構成になっていた。
図2において、トラック0センサ1は、磁気ヘッドが磁
気記録されたトラックの外周側、通常トラック2より外
周においてHレベルとなる。
2. Description of the Related Art A track 0 signal circuit of a conventional flexible disk drive has a configuration as shown in FIG.
In FIG. 2, the track 0 sensor 1 is at the H level on the outer circumference side of the track on which the magnetic head is magnetically recorded, that is, on the outer circumference than the normal track 2.

【0003】ステッパ励磁回路2は、ステップ信号の立
上りごとに変化し、図14に示すようにトラック4ごと
に同じ出力を繰り返す。
[0003] Stepper excitation circuit 2 varies for each rise of the step signal, repeat the same output for each track 4, as shown in FIG. 14.

【0004】論理回路3は、図に示す真理値表で規定
される出力を持ち、ステッパ励磁回路2がトラック0を
示し、かつトラック0センサ1出力がHレベルになって
いるときのみ、トラック0信号を出力する。
The logic circuit 3 has an output specified by a truth table shown in FIG. 7 , and only when the stepper excitation circuit 2 indicates track 0 and the output of the track 0 sensor 1 is at the H level, Outputs a 0 signal.

【0005】次に図のタイムチャートに従って動作を
説明する。最初に磁気ヘッドがトラック5にあるとす
る。
[0005] Next, the operation will be described with reference to the time chart of FIG. 8. First, it is assumed that the magnetic head is on track 5.

【0006】ここで、ステップ信号が入るたびに1トラ
ックずつ磁気ヘッドは動く。磁気ヘッドがトラック2上
まで移動すると、トラック0センサ1はHレベルを出力
する。
Here, each time a step signal is input, the magnetic head moves one track at a time. When the magnetic head moves over the track 2, the track 0 sensor 1 outputs an H level.

【0007】さらにステップ信号が入り、磁気ヘッドが
トラック0上に来たとき、ステッパ励磁回路2はトラッ
ク0の励磁相となり、論理回路3はトラック0信号を出
力する。
Further, when a step signal is input and the magnetic head comes over track 0, the stepper excitation circuit 2 becomes the excitation phase of track 0, and the logic circuit 3 outputs the track 0 signal.

【0008】[0008]

【発明が解決しようとする課題】この従来のフレキシブ
ルディスク装置のトラック0信号回路において次のよう
な問題点があった。
The track 0 signal circuit of the conventional flexible disk drive has the following problems.

【0009】図のようにトラック5からトラック4へ
移動した際、トラック間移動に基づいて生じた振動によ
り、磁気ヘッドがオーバーシュートし、ステッパ励磁回
路2がトラック4を励磁しているにもかかわらず、トラ
ック0センサ1の出力が瞬時Hレベルとなることがあ
る。
As shown in FIG. 8 , when the magnetic head moves from the track 5 to the track 4, the magnetic head overshoots due to the vibration caused by the movement between the tracks, and the stepper excitation circuit 2 excites the track 4. Regardless, the output of the track 0 sensor 1 sometimes becomes the H level instantaneously.

【0010】トラック4のステッパ励磁回路2の出力は
トラック0と同じであるため、論理回路3は瞬時トラッ
ク0信号を出力する。
Since the output of the stepper excitation circuit 2 of the track 4 is the same as that of the track 0, the logic circuit 3 outputs an instantaneous track 0 signal.

【0011】これにより、磁気ヘッドがトラック4上に
あるにもかかわらず、上位装置が誤ってトラック0と判
断することがある。
As a result, even when the magnetic head is on the track 4, the host device may erroneously judge that the track is the track 0.

【0012】本発明の目的は、トラック0以外において
トラック0信号が出力されることを防止したフレキシブ
ルディスク装置のトラック0信号回路を提供することに
ある。
An object of the present invention is to provide a track 0 signal circuit of a flexible disk drive which prevents a track 0 signal from being output in areas other than track 0.

【0013】[0013]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るフレキシブルディスク装置のトラック
0信号回路は、トラック0センサと、タイムドメインフ
ィルタと、ステッパ励磁回路と、論理回路とを有するフ
レキシブルディスク装置のトラック0信号回路であっ
て、前記トラック0センサは、磁気ヘッドが外周トラッ
ク上にあることを検出するものであり、 前記タイムドメ
インフィルタは、前記トラック0センサに接続され、一
定時間よりも短いパルスを出力しないものであり、 前記
ステッパ励磁回路は、ホストより送られるステップ信
立上りで磁気ヘッド位置を移動させるステッピングモ
ータの励磁相を1トラック分変化させるものであり、
記論理回路は、前記ステッパ励磁回路出力と前記タイ
ムドメインフィルタ出力とに基づいてトラック0信号
を出力するものであるまた本発明に係るフレキシブル
ディスク装置のトラック0信号回路は、トラック0セン
サと、タイマと、記憶素子と、ステッパ励磁回路と、論
理回路とを有するフレキシブルディスク装置のトラック
0信号回路であって、前記トラック0センサは、磁気ヘ
ッドが外周トラック上にあることを検出するものであ
り、 前記タイマは、ステップ信号の立上りから一定幅の
パルスを出力するものであり、 前記記憶素子は、前記タ
イマからのパルスに基づいて前記トラック0センサから
のデータを記憶するものであり、 前記ステッパ励磁回路
は、ステップ信号の立上りで磁気ヘッドの位置を移動さ
せるステッピングモータの励磁相を1トラック分変化さ
せるものであり、 前記論理回路は、前記ステッパ励磁回
路の出力と前記記憶素子の出力に基づいてトラック0信
号を出力するものである。
In order to achieve the above object, a track 0 signal circuit of a flexible disk drive according to the present invention comprises a track 0 sensor and a time domain buffer.
A filter having a filter, a stepper excitation circuit, and a logic circuit.
The track 0 signal circuit of the flexible disk drive
The track 0 sensor detects that the magnetic head is on an outer track , and the time domain
In filters, which is connected to the track 0 sensor, which does not output pulses shorter than a predetermined time, the
Stepper excitation circuit, the step signal sent from the host
And excitation phase of the stepping motor for moving the magnetic head position at the leading edge of the one of changing one track, before
The logic circuit includes a track 0 signal based on an output of the stepper excitation circuit and an output of the time domain filter.
Is output . Also according to the present invention flexible
The track 0 signal circuit of the disk drive is
, A timer, a storage element, a stepper excitation circuit,
Track of flexible disk drive having logical circuit
0 signal circuit, wherein the track 0 sensor is a magnetic head.
Is located on the outer track.
The timer has a fixed width from the rising of the step signal.
And outputting a pulse .
From the track 0 sensor based on the pulse from the imager
And the stepper excitation circuit.
Moves the position of the magnetic head at the rise of the step signal.
Excitation phase of the stepping motor to be changed by one track
It is intended to, the logic circuit, the stepper excitation times
Track 0 signal based on the output of the path and the output of the storage element.
Signal.

【0014】[0014]

【作用】本発明では、過渡的にトラック0センサより出
力される細いパルスをタイムドメインフィルタにて取り
除くようにしたものである。
According to the present invention, a thin pulse transiently output from the track 0 sensor is removed by a time domain filter.

【0015】[0015]

【実施例】次に本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0016】(実施例1)図1は、本発明の実施例1を
示すブロック図である。
(First Embodiment) FIG. 1 is a block diagram showing a first embodiment of the present invention.

【0017】図において、1はトラック0センサ、2は
ステッパ励磁回路、3は論理回路である。11は一定時
間よりも短いパルスを打消すタイムドメインフィルタで
ある。
In the figure, 1 is a track 0 sensor, 2 is a stepper excitation circuit, and 3 is a logic circuit. Reference numeral 11 denotes a time domain filter for canceling a pulse shorter than a predetermined time.

【0018】タイムドメインフィルタ11は図に示す
ような構成となっている。41は入力したパルスの立上
り、立下りの両エッジごとに細いパルスを出力するエッ
ジ微分回路で、図に示す構造となっている。動作は図
11に示すように時定数回路61で入力を遅延させ、2
つの入力の異なっている場合に排他的論理和回路62が
Hレベルを出力する。
The time domain filter 11 has a configuration as shown in FIG. 41 an edge differentiation circuit for outputting a narrow pulse every rising edge of the input pulse, both edges of falling, has a structure shown in FIG. Operation is figure
The input is delayed by the time constant circuit 61 as shown in FIG.
When the two inputs are different, the exclusive OR circuit 62 outputs an H level.

【0019】42は入力パルスごとに一定時間パルスを
出力する単安定マルチバイブレータ、43はCK入力の
立上ったときのD入力の値を保持するDタイプフリップ
フロップである。
Reference numeral 42 denotes a monostable multivibrator that outputs a pulse for a predetermined time for each input pulse, and reference numeral 43 denotes a D-type flip-flop that holds the value of the D input when the CK input rises.

【0020】タイムドメインフィルタ11は図のよう
な動作をする。トラック0センサの出力としてパルスが
入ると、エッジ微分回路41が働き、単安定マルチバイ
ブレータ42が一定時間パルスを出力し、パルス後縁で
Dタイプフリップフロップ43がトラック0センサ出力
を保持する。
The time domain filter 11 performs the operation shown in FIG. 9. When a pulse is input as an output of the track 0 sensor, the edge differentiating circuit 41 operates, the monostable multivibrator 42 outputs a pulse for a fixed time, and the D-type flip-flop 43 holds the track 0 sensor output at the trailing edge of the pulse.

【0021】ここで、トラック0センサ1の出力が単安
定マルチバイブレータ42の出力パルスより短い場合、
このパルスは出力されない。
Here, when the output of the track 0 sensor 1 is shorter than the output pulse of the monostable multivibrator 42,
This pulse is not output.

【0022】また、タイムドメインフィルタ11は別の
回路として図のような構成も可能である。41はエッ
ジ微分回路、51はカウンタでリセット入力(R端子)
にて初期化され、クロック入力(CK端子)のパルスを
カウントし、規定数に達するとキャリィ出力(CY端
子)より出力する。以後カウンタはフリーラン状態とな
る。
Further, the time domain filter 11 can also be configured as in FIG. 5 as a separate circuit. 41 is an edge differentiating circuit, 51 is a counter and reset input (R terminal)
, The pulse of the clock input (CK terminal) is counted, and when it reaches the specified number, it is output from the carry output (CY terminal). Thereafter, the counter enters a free-run state.

【0023】52は発振器であり、一定周期のパルスを
出力し続ける。53はセット・リセット・フリップフロ
ップで、セット入力(S端子)が入ると、出力QがHレ
ベルとなり、リセット入力(R端子)が入ると、出力Q
がLレベルとなる。43はDタイプフリップフロップで
ある。
Reference numeral 52 denotes an oscillator, which continuously outputs pulses having a constant period. Reference numeral 53 denotes a set / reset flip-flop. When a set input (S terminal) is input, the output Q goes high, and when a reset input (R terminal) is input, the output Q is output.
Becomes L level. 43 is a D type flip-flop.

【0024】動作は図10のようになる。トラック0セ
ンサ出力が入力されると、エッジ微分回路41が働き、
カウンタ51をリセットする。同時にセット・リセット
・フリップフロップ53をセットする。
[0024] The operation is as shown in FIG. 10. When the track 0 sensor output is input, the edge differentiating circuit 41 operates,
The counter 51 is reset. At the same time, the set / reset flip-flop 53 is set.

【0025】カウンタ51は発振器52の出力を規定数
カウントすると、キャリィを出力し、セット・リセット
・フリップフロップ53をリセットする。ここで、Dタ
イプフリップフロップ43はトラック0センサ出力をラ
ッチする。ここでカウンタ51のキャリィ出力までの時
間より遅いトラック0センサ出力は出力されない。
When the counter 51 counts the output of the oscillator 52 by a specified number, it outputs a carry and resets the set / reset flip-flop 53. Here, the D-type flip-flop 43 latches the track 0 sensor output. Here, the track 0 sensor output that is later than the time until the carry output of the counter 51 is output is not output.

【0026】以後図12のタイムチャートに従い動作を
説明する。最初に磁気ヘッドがトラック5上にあるとす
る。ここで、1トラック移動してトラック4に移動した
際、磁気ヘッドがオーバーシュートしてトラック0セン
サ1の出力として細いパルスが出力される。
[0026] explaining the operation according to the time chart of the subsequent Figure 12. First, it is assumed that the magnetic head is on the track 5. Here, when the magnetic head moves to track 4 by one track, the magnetic head overshoots and a thin pulse is output as an output of the track 0 sensor 1.

【0027】このパルスはタイムドメインフィルタ11
により除去され、トラック0信号として出力されない。
This pulse is applied to the time domain filter 11
And is not output as a track 0 signal.

【0028】その後磁気ヘッドが移動し、トラック2上
に来ると、トラック0センサ1は安定したHレベルとな
り、さらに磁気ヘッドが移動し、トラック0まで来る
と、ステッパ励磁回路2はトラック0励磁相となり、論
理回路3はトラック0信号を出力する。
Thereafter, when the magnetic head moves and arrives on track 2, the track 0 sensor 1 becomes a stable H level. When the magnetic head further moves and reaches track 0, the stepper excitation circuit 2 turns on the track 0 excitation phase. And the logic circuit 3 outputs the track 0 signal.

【0029】[0029]

【0030】図3において、21は第1の論理回路で、
図9の真理値表を持つ。22はトラックカウンタで磁気
ヘッドの位置しているトラックを示す。23はデコーダ
で、図10に示す真理値表を有しており、トラックが3
以下のときにHレベルを出力する。
In FIG. 3, reference numeral 21 denotes a first logic circuit.
It has the truth table of FIG. Reference numeral 22 denotes a track counter on which track the magnetic head is located. Reference numeral 23 denotes a decoder which has a truth table shown in FIG.
The H level is output in the following cases.

【0031】[0031]

【0032】[0032]

【0033】[0033]

【0034】(実施例)図は、本発明の実施例
示すブロック図である。
(Embodiment 2 ) FIG. 3 is a block diagram showing Embodiment 2 of the present invention.

【0035】図において、31は記憶素子で、トリガ
が入ったときのデータを保持する。ここでは、Dタイプ
フリップフロップで構成される。
In FIG. 3 , reference numeral 31 denotes a storage element which holds data when a trigger is input. Here, a D-type flip-flop is used.

【0036】32はタイマで、ステップ信号の立上りか
ら一定時間のパルスを出力する。
Reference numeral 32 denotes a timer which outputs a pulse for a predetermined time from the rising of the step signal.

【0037】動作を図13に従い説明する。最初に磁気
ヘッドはトラック5上にあるとする。ここで、ホストよ
りステップパルスが送られると、1トラック磁気ヘッド
が移動し、オーバーシュートによりトラック0センサ1
が細いパルスを出力する。
[0037] be described with reference to FIG. 13 operation. First, it is assumed that the magnetic head is on the track 5. Here, when a step pulse is sent from the host, the one-track magnetic head moves, and the track 0 sensor 1
Outputs a thin pulse.

【0038】またタイマ32は、一定時間Lレベルパル
スを出力する。ここで、パルスを出力する時間はオーバ
ーシュートよりも長くする。このパルスの後縁で記憶素
子31はデータを記憶するため、記憶素子出力はLレベ
ルのままとなる。
The timer 32 outputs an L level pulse for a fixed time. Here, the time for outputting the pulse is set longer than the overshoot. Since the storage element 31 stores data at the trailing edge of this pulse, the output of the storage element remains at the L level.

【0039】さらに磁気ヘッドを移動していくと、トラ
ック2上でトラック0センサ1の出力は安定したHレベ
ルとなり、記憶素子31の出力もHレベルとなる。そし
て、トラック0へ磁気ヘッドが来ると、トラック0信号
が出力される。
When the magnetic head is further moved, the output of the track 0 sensor 1 on the track 2 becomes a stable H level, and the output of the storage element 31 also becomes an H level. When the magnetic head comes to track 0, a track 0 signal is output.

【0040】[0040]

【発明の効果】以上説明したように本発明は、トラック
0以外においてトラック0信号が出力されることを防止
したため、トラック0信号を使用する上位装置に誤った
情報が伝わることがないという効果を有する。
As described above, the present invention prevents the output of the track 0 signal other than the track 0, so that erroneous information is not transmitted to a host device using the track 0 signal. Have.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【図3】本発明の実施例を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明のタイムドメインフィルタ示すブロック
図である。
FIG. 4 is a block diagram showing a time domain filter of the present invention.

【図5】本発明における他のタイムドメインフィルタ示
すブロック図である。
FIG. 5 is a block diagram showing another time domain filter according to the present invention.

【図6】本発明におけるエッジ微分回路を示す回路図で
ある。
FIG. 6 is a circuit diagram showing an edge differentiating circuit according to the present invention.

【図7】論理回路の真理値を示す図である。FIG. 7 is a diagram showing truth values of a logic circuit;

【図8】従来技術の場合のタイムチャートである。FIG. 8 is a time chart in the case of the related art.

【図9】本発明におけるタイムドメインフィルタの動作
を示すタイムチャートである。
FIG. 9 is a time chart showing the operation of the time domain filter according to the present invention.

【図10】本発明におけるタイムドメインフィルタの他
の実施例のタイムチャートである。
FIG. 10 is a time chart of another embodiment of the time domain filter in the present invention.

【図11】本発明におけるエッジ微分回路のタイムチャ
ートである。
FIG. 11 is a time chart of the edge differentiating circuit according to the present invention.

【図12】実施例1の動作を示すタイムチャートであ
る。
FIG. 12 is a time chart illustrating the operation of the first embodiment.

【図13】実施例3の動作を示すタイムチャートであ
る。
FIG. 13 is a time chart illustrating the operation of the third embodiment.

【図14】ステッパ励磁回路の真理値を示す図である。FIG. 14 is a diagram showing a truth value of the stepper excitation circuit.

【符号の説明】[Explanation of symbols]

1 トラック0センサ 2 ステッパ励起回路 3 第2の論理回路 11 タイムドメインフィルタ 21 第1の論理回路 22 トラックカウンタ 23 デコーダ 31 記憶素子 32 タイマ 41 エッジ微分回路 42 単安定マルチバイブレータ 43 Dタイプフリップフロップ 51 カウンタ 52 発振器 53 セット・リセット・フリップフロップ 61 時定数回路 62 排他的論理和回路 Reference Signs List 1 track 0 sensor 2 stepper excitation circuit 3 second logic circuit 11 time domain filter 21 first logic circuit 22 track counter 23 decoder 31 storage element 32 timer 41 edge differentiation circuit 42 monostable multivibrator 43 D-type flip-flop 51 counter 52 Oscillator 53 Set / Reset / Flip-flop 61 Time constant circuit 62 Exclusive OR circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トラック0センサと、タイムドメインフ
ィルタと、ステッパ励磁回路と、論理回路とを有するフ
レキシブルディスク装置のトラック0信号回路であっ
て、 前記トラック0センサは、 磁気ヘッドが外周トラック上
にあることを検出するものであり、 前記タイムドメインフィルタは、前記 トラック0センサ
に接続され、一定時間よりも短いパルスを出力しない
のであり、 前記ステッパ励磁回路は、 ホストより送られるステップ
号の立上りで磁気ヘッド位置を移動させるステッピン
グモータの励磁相を1トラック分変化させるものであ
り、 前記論理回路は、前記 ステッパ励磁回路出力と前記タ
イムドメインフィルタ出力とに基づいてトラック0信
号を出力するものであることを特徴とするフレキシブル
ディスク装置のトラック0信号回路。
A track 0 sensor and a time domain
A filter having a filter, a stepper excitation circuit, and a logic circuit.
The track 0 signal circuit of the flexible disk drive
Te, the track 0 sensor is configured to detect that the magnetic head is on the circumferential track, the time domain filter, connected to said track 0 sensor, also not output pulses shorter than a predetermined time
And than, the stepper exciting circuit causes the excitation phase of the stepping motor for moving the magnetic head position at the rising step <br/> No. signal sent from the host to change one track Monodea
The logic circuit outputs a track 0 signal based on the output of the stepper excitation circuit and the output of the time domain filter.
2. A track 0 signal circuit of a flexible disk device characterized by outputting a signal.
【請求項2】 トラック0センサと、タイマと、記憶素
子と、ステッパ励磁回路と、論理回路とを有するフレキ
シブルディスク装置のトラック0信号回路であって、 前記トラック0センサは、磁気ヘッドが外周トラック上
にあることを検出するものであり、 前記タイマは、ステップ信号の立上りから一定幅のパル
スを出力するものであり、 前記記憶素子は、前記タイマからのパルスに基づいて前
記トラック0センサからのデータを記憶するものであ
り、 前記ステッパ励磁回路は、ステップ信号の立上りで磁気
ヘッドの位置を移動させるステッピングモータの励磁相
を1トラック分変化させるものであり、 前記論理回路は、前記ステッパ励磁回路の出力と前記記
憶素子の出力に基づいてトラック0信号を出力するもの
である ことを特徴とするフレキシブルディスク装置のト
ラック0信号回路。
2. A truck 0 sensor, a timer, and a memory element.
Flexible circuit including a stepper, a stepper excitation circuit, and a logic circuit.
A track 0 signal circuit of a shivable disk device, wherein the track 0 sensor includes a magnetic head on an outer track.
The timer detects a pulse having a certain width from the rise of the step signal.
Output from the timer , and the storage element outputs a previous value based on a pulse from the timer.
It stores data from the track 0 sensor.
The stepper excitation circuit turns on the magnetic field at the rise of the step signal.
Excitation phase of stepping motor to move head position
Is changed by one track, and the logic circuit outputs the output of the stepper excitation circuit and the
Outputs track 0 signal based on output of storage element
Track 0 signal circuit of the flexible disk device, characterized in that it.
JP3242835A 1991-08-28 1991-08-28 Track 0 signal circuit of flexible disk drive Expired - Fee Related JP2821292B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3242835A JP2821292B2 (en) 1991-08-28 1991-08-28 Track 0 signal circuit of flexible disk drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3242835A JP2821292B2 (en) 1991-08-28 1991-08-28 Track 0 signal circuit of flexible disk drive

Publications (2)

Publication Number Publication Date
JPH0554569A JPH0554569A (en) 1993-03-05
JP2821292B2 true JP2821292B2 (en) 1998-11-05

Family

ID=17095002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3242835A Expired - Fee Related JP2821292B2 (en) 1991-08-28 1991-08-28 Track 0 signal circuit of flexible disk drive

Country Status (1)

Country Link
JP (1) JP2821292B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220276A (en) * 1989-02-21 1990-09-03 Nec Corp 0 track detector for floppy disk device

Also Published As

Publication number Publication date
JPH0554569A (en) 1993-03-05

Similar Documents

Publication Publication Date Title
KR100329151B1 (en) Driving control circuit of spindle motor in disk drive recording apparatus
KR0176651B1 (en) Servo address mark automatic detecting and servo timing compensation circuit
US4651235A (en) Magnetic data transfer apparatus having a combined read/write head
JP2821292B2 (en) Track 0 signal circuit of flexible disk drive
JP2658880B2 (en) Magnetic disk drive
EP0300581A2 (en) Amorphous pip protection apparatus for use in an optical recording apparatus
EP0409649A2 (en) Information recording and reproducing device
JPH0624049B2 (en) Tape edge detection method
JPS61182609A (en) Write circuit
JP2864791B2 (en) Control pulse recording device for frame recording VTR
JPH0739092Y2 (en) Magnetic recording medium reader
JP2988460B2 (en) Magnetic disk drive
JPH0136184B2 (en)
JP2780442B2 (en) Stepping motor drive for head
JP3091536B2 (en) Video tape recorder field discrimination circuit
JP2774278B2 (en) Sector mark detection device for optical disk device
JP2581289B2 (en) Index pulse generation circuit
JP2663511B2 (en) Magnetic recording device
JP2799706B2 (en) Phase comparison circuit
JPH03268279A (en) Zero track detecting circuit
JPH113574A (en) Storage device and storage medium thereof
KR940005020Y1 (en) Device for checking index signal in disc
JPS5939304Y2 (en) Magnetic tape control device
JPH02260175A (en) Synchronous pattern detection circuit and data recording and reproducing device
JPH0474352A (en) Disk driving device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees