JPS61182609A - Write circuit - Google Patents
Write circuitInfo
- Publication number
- JPS61182609A JPS61182609A JP2260685A JP2260685A JPS61182609A JP S61182609 A JPS61182609 A JP S61182609A JP 2260685 A JP2260685 A JP 2260685A JP 2260685 A JP2260685 A JP 2260685A JP S61182609 A JPS61182609 A JP S61182609A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- timing
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気le碌装置の書き込み回路に関し、#に磁
気記録媒体に記録され友データを再生する際ノタイミン
グずれを補正する書き込み回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a write circuit for a magnetic LE device, and more particularly, to a write circuit for correcting a timing shift when reproducing data recorded on a magnetic recording medium.
磁気記銀装置においては記録すべきデータ語を符号語に
変換し、この符号語にもとすいて磁気記録媒体1忙磁化
反転を形成しデータの記録を行なう。この際、最短の磁
化反転間隔(Ttnis)で相隣る2つの磁化反転が他
の磁化反転よりゃや離れて存在する場合、読み出し波形
に大きなピークシフトが生ずる。In a magnetic recording device, a data word to be recorded is converted into a code word, and the code word is used to form a busy magnetization reversal in the magnetic recording medium 1 to record data. At this time, if two adjacent magnetization reversals with the shortest magnetization reversal interval (Ttnis) are located a little farther apart than other magnetization reversals, a large peak shift occurs in the read waveform.
通常の書き込み回路はtaS図−)の様な構成の磁気ヘ
ッド駆動回路よりなる。1けD7リツプフロツプであり
、2.3はスイッチング聯トランジスタであり、4は定
電流原であり、5け磁気へ9ドの巻線である。Dフリッ
プフロダブのOPm子に第3図の)の様な記鎌情報信号
が加わると、スイダチング・トランジスタ2.3が交互
KO?l10FFL磁気ヘッドの巻IIIKは185図
(c)で示す交番電流が流れる。するとこの場合6及び
7の電流反転で形成される磁気記録媒体上の磁化反転に
おいて、読入出し時忙同図中矢印の向きのピークシフト
を生じる。従来は、このピークシフトによるタイミング
ずれを補正する几めに、特開昭58−12115号公報
に開示されているように、第3図(b)の記録情報信号
を、第3図(d)#c示す如く、ピークシフトの生じる
向きと逆向#にタイミング補正してい念。A normal write circuit consists of a magnetic head drive circuit having a configuration as shown in the taS diagram (-). It is a 1-digit D7 lip-flop, 2.3 is a switching transistor, 4 is a constant current source, and 5-digit magnetic to 9-digit winding. When a sickle information signal like () in Figure 3 is applied to the OPm child of the D flip-flop dub, the switching transistors 2.3 alternately switch to KO? An alternating current shown in FIG. 185(c) flows through winding IIIK of the l10FFL magnetic head. In this case, in the magnetization reversal on the magnetic recording medium formed by current reversals 6 and 7, a peak shift occurs in the direction of the arrow in the figure during reading and writing. Conventionally, in order to correct the timing deviation caused by this peak shift, as disclosed in Japanese Patent Application Laid-open No. 12115/1983, the recorded information signal in FIG. 3(b) was changed to the recorded information signal in FIG. 3(d). #c As shown, make sure to correct the timing # in the opposite direction to the direction in which the peak shift occurs.
〔発明が解決しようとする問題点ゴ
この様な従来の方法では書き込み回路への入力である記
録情報信号のタイミングを補正する必要h′−ある。し
かしながら磁気記録装置のインタフェースには電流反転
のタイミングを与える記録情報信号を磁気記録装置の外
部から与えてやるものがある。フロッピm−ディスク・
ドライブのインタフェースや小径ハード・ディスク拳ド
ライブの標準インターフェース(sT−sa6インタフ
エース)等がこれに相当する。これらのインタフェース
においてはピークシフト補正の几めのタイミング補正は
磁気記録装置の外部、具体的1’cは磁気記録装置の制
御装置がこれを行なわなければならない。[Problems to be Solved by the Invention] In such a conventional method, it is necessary to correct the timing of the recording information signal that is input to the write circuit. However, some interfaces of magnetic recording devices supply a recording information signal that provides the timing of current reversal from outside the magnetic recording device. floppy m-disk
This corresponds to a drive interface, a standard interface for small-diameter hard disk drives (sT-SA6 interface), and the like. In these interfaces, the detailed timing correction of the peak shift correction must be performed outside the magnetic recording apparatus, specifically 1'c, by the control device of the magnetic recording apparatus.
ところが、前述のタイミング補正量の最適値は磁気ヘッ
ド、磁気記録装置、読み出し回路によって異なる。従っ
て異なる設計の磁気記録装置においては、タイミング補
正号の最適値は異なって当然であり、磁気記録装置の制
御装置は異なる機種、あるいけ異なるメーカーの磁気記
録装置に対してそれぞれ最適な補正量で対応することb
”−望ましいが、現実釦は煩維であるため、どの磁気記
録装置に対しても固定されたタイミング補正量を適用し
ている。このなめ磁気記録装置の潜在的性能を十分生か
しているとけいえない情況忙ある。However, the optimal value of the timing correction amount described above differs depending on the magnetic head, magnetic recording device, and readout circuit. Therefore, it is natural that the optimum value of the timing correction number will be different for magnetic recording devices of different designs, and the control device of the magnetic recording device will have to set the optimum amount of correction for different models or magnetic recording devices of different manufacturers. To respondb
Although it is desirable, the reality is that it is complicated, so a fixed timing correction amount is applied to every magnetic recording device. There are no busy circumstances.
木発f!!4はタイミング補正のなされていない記録情
報信号を受けてピークシフトの補正を行ない、かかる欠
点を除去することを目的とする。Wood f! ! 4 is intended to receive a recorded information signal without timing correction and perform peak shift correction to eliminate such defects.
C問題点を解決する九めの手段〕
本発明け、磁気へブトに流す電流の反転のタイミングを
与える記録情報信号を受けて、前記電流を交互に反転さ
せる磁気ヘッド駆動回路よりなる磁気記録装置の書き込
み回路において、前記記録情報信号を受けて前記電流の
最短なる反転間隔の位置を予め検出する最短反転間隔検
出回路と、前記最短反転間隔検出回路の信号を受けて前
記電流の最短なる反転間隔忙おいて、前記電流の振幅を
減小させる電流振幅制御回路を具備し友ことを峙徴とす
る。Ninth Means for Solving Problem C] The present invention provides a magnetic recording device comprising a magnetic head drive circuit that receives a recording information signal that provides timing for reversing the current flowing through a magnetic head and alternately reverses the current. In the write circuit, a shortest inversion interval detection circuit receives the recording information signal and detects in advance the position of the shortest inversion interval of the current, and a shortest inversion interval detection circuit receives the signal from the shortest inversion interval detection circuit and detects the shortest inversion interval of the current. In addition, a current amplitude control circuit is provided to reduce the amplitude of the current.
本発明の上記の構成によれば、最短なる電流反転間隔に
おいて、電流振幅を減小させることKよってピークシフ
トの補正ができる。According to the above configuration of the present invention, the peak shift can be corrected by reducing the current amplitude at the shortest current reversal interval.
第1図及び第2図によりて本発明の詳細な説明する。填
1図は本発明の一実施例管示す回路図で、第2図の)〜
■は第1図の回路の動作を説明するための信号波形の図
である。The present invention will be explained in detail with reference to FIGS. 1 and 2. Figure 1 is a circuit diagram showing an embodiment of the present invention.
2 is a diagram of signal waveforms for explaining the operation of the circuit shown in FIG. 1;
第1回圧おいて12はインバータ、13及び14は再ト
リガが可能な単安定マルチバイブレータで発振パルス幅
は最短磁化反転間隔Tm1nの約t1倍になっている。In the first voltage, 12 is an inverter, 13 and 14 are retriggerable monostable multivibrators, and the oscillation pulse width is approximately t1 times the shortest magnetization reversal interval Tm1n.
15.16はOR回路、17けAND回路である。18
は8−Rフリップフロダブであり、??#:tD7リツ
プ70ツブである。20はT tn、inの約1.5倍
の遅延時間を与える遅延素子である。21けオープンコ
レクタ出力のスイッチング素子であり、22及び23け
バヴファである。15 and 16 are an OR circuit and a 17-digit AND circuit. 18
is an 8-R flip-flop dub, and ? ? #: tD7 lip 70 lip. 20 is a delay element that provides a delay time approximately 1.5 times T tn,in. It is a switching element with 21 open collector outputs, and 22 and 23 buffers.
2及び3#:tスイッチング・トランジスタであり、D
7す噌プフpツブ19の信号を受けて交互にQ N10
F 1!I L磁気ヘッドの巻線5に交番電流を流す
。2 and 3#: t switching transistor, D
Q N10 alternately after receiving the signal of 7supufu ptsubu 19
F1! An alternating current is passed through the winding 5 of the IL magnetic head.
トランジスタ24とツェナーダイオード25とダイオー
ド26と抵抗27及び28で構成されているのけ通常の
定電流回路である。29け抵抗、5け磁気ヘヤドの巻線
である。This is an ordinary constant current circuit composed of a transistor 24, a Zener diode 25, a diode 26, and resistors 27 and 28. It is a winding of 29 resistors and 5 magnetic heads.
以下に第2図の)〜■を参照しながら本実施例の動作を
説明する。#r1図(M)〜(イ)はそれぞれtai図
の回路図中(65〜(00点VCおける信号波形である
。The operation of this embodiment will be explained below with reference to () to (2) in FIG. #r1 Figures (M) to (A) are signal waveforms at points VC (65 to (00) in the circuit diagram of the tai diagram, respectively.
第2図の)は電流反転のタイミングを与える記録情報信
号である。本説明では記録情報信号のパルス間隔として
、Tm1nとTm1nの15倍とTm1nの2倍の入存
在する符号化方式(例えばMFM)を例にとっている。) in FIG. 2 is a recording information signal that provides the timing of current reversal. In this description, an encoding method (for example, MFM) in which the pulse interval of the recording information signal is Tm1n, 15 times Tm1n, and twice Tm1n is taken as an example.
単安定マルチバイブレータ13け記録情報信号、第2図
(6)の立ち上がりでトリガされ幅tI T minの
パルスを発振し、かつ°再トリガ可能であるから単安定
マルチバイブレータ13の反転出力Qけ第2図cc)の
様になる。軍2図(C)では説明を判り易くする几めイ
ンバータ12及び単安定マルチバイブレータ13による
遅延を強調して書いである。この結果OR回路の出力は
竿2図傾の様になり、この出力は記録情報信号に間隔T
曳inがひとつあると、パルスをひとつ出す櫟になって
いる。このOR@路15の出力をクロダクとする再トリ
ガ可能な単安定マルチバイブレータ14の出力QFi第
1図(ト)の櫟になる。一方遅延素子20を通過した記
録情報信号は約15 T minの遅れを生ずるので1
42図(S+)の様忙なる。従って、AND回路17の
出力は第2図の)となり、OR回路16の出力は箪2図
九)となる。この両者の立ち下がり忙よってそれぞれセ
ット、リセットされるR−87す9ブフpツブ18の出
力qけ第1図(ffl)となり112図(#)の記録情
報信号のパルス間隔が7m1fLであるところでのみハ
イレベルになっており、これが電流振幅を制御する信号
となる。第2図(g)の記録情報信号をD7リツプフロ
ツプ19を通してスイッチング会トランジスタ2及び3
をON10 P IP L友時流れる電流波形は第2図
σ)となる。第2図(i)に示す制御信号がローレベル
の時はオープンコレクタ出力のスイッチング素子21が
OF’?になるためトランジスタ24で構成される電流
源に影響を与えないが、この制御信号がノーイレペルの
時はスイッチング素子z 1bt ONとなり抵抗29
が接地状態になる友め、前記電流源の電流b’−一部低
抵抗9に分流し、磁気へ噌ドの巻線5に流れる電流が減
小する。従って第2図G)kおいて電流反転間隔がT
tnitiである部分の電流は振幅が小さくなる。The recording information signal of the monostable multivibrator 13 is triggered at the rising edge of FIG. It will look like Figure 2 cc). In Figure 2 (C), the delay caused by the inverter 12 and monostable multivibrator 13 is emphasized to make the explanation easier to understand. As a result, the output of the OR circuit becomes as shown in Figure 2, and this output is applied to the recorded information signal at an interval T.
When there is one pull-in, it becomes a turret that emits one pulse. The output QFi of the retriggerable monostable multivibrator 14, which uses the output of this OR@ path 15 as a signal, becomes the signal shown in FIG. 1 (G). On the other hand, the recording information signal that has passed through the delay element 20 is delayed by approximately 15 T min.
It's busy as shown in Figure 42 (S+). Therefore, the output of the AND circuit 17 is as shown in FIG. 2, and the output of the OR circuit 16 is as shown in FIG. The output of the R-87 bus 18, which is set and reset as both of them are busy falling, becomes Fig. 1 (ffl), and the pulse interval of the recording information signal shown in Fig. 112 (#) is 7 m 1 fL. Only the current signal is at high level, and this becomes the signal that controls the current amplitude. The recording information signal of FIG. 2(g) is passed through the D7 lip-flop 19 to the switching transistors 2 and 3.
The current waveform flowing when ON10PIPL is as shown in Fig. 2 σ). When the control signal shown in FIG. 2(i) is at a low level, the switching element 21 with the open collector output is turned off. Therefore, it does not affect the current source constituted by the transistor 24, but when this control signal is no-repel, the switching element z1bt turns ON and the resistor 29
When the current source becomes grounded, part of the current b' of the current source is diverted to the low resistance 9, and the current flowing through the magnetic winding 5 is reduced. Therefore, in Fig. 2G) k, the current reversal interval is T.
The amplitude of the current in the portion where tniti is small becomes small.
この様に電流反転間隔がTtninとなるところで電流
振幅を小さくしてやると、ピークシフトの補正をするこ
とができる。この現象を第4図により説明する。第4図
れ)に示す様<’mlm反流反転後流振幅の方が大きい
と磁気記録媒体上に形成される磁化反転の位置が、第4
図の)に示す様忙、電流の正負の振幅が等しい時の磁化
反転位置30より前へずれて31の位置に移動する。逆
の場合にけ後ろへ移動する。このずれ量は反転前後の電
流振幅差を調整することにより最適な値とすることがで
きる。即ち抵抗29の値の設定によって容易に最適なピ
ークシフト補正が可能となる。尚、寮施例について説明
しp ht、これに限定されるものではない。In this way, by reducing the current amplitude when the current reversal interval becomes Ttnin, the peak shift can be corrected. This phenomenon will be explained with reference to FIG. As shown in Fig. 4), if the amplitude of the countercurrent inversion wake is larger than
In the situation shown in ) in the figure, the magnetization reversal position 30 is shifted to a position 31 when the positive and negative amplitudes of the current are equal. In the opposite case, move backwards. This amount of deviation can be set to an optimal value by adjusting the difference in current amplitude before and after inversion. That is, by setting the value of the resistor 29, optimum peak shift correction can be easily performed. It should be noted that although the dormitory example will be described here, it is not limited thereto.
以上のよ+5に本発明は記録情報信号の最短11)IF
反転間隔を示す情報を抽出する最短反転間隔検出回路と
、この最短反転間隔検出回路の信号金堂けて電流の最短
反転間隔のところで電流振幅を減小させる電流振幅制御
回路を設は几ことにより、タイミング補正されていない
記録情報信号を磁気記録装置の外部から受けて、磁気記
優装債の側忙おいてピークシフトを補正することを可能
とし友、。In addition to the above, the present invention provides the shortest recording information signal 11) IF
By installing a shortest reversal interval detection circuit that extracts information indicating the reversal interval, and a current amplitude control circuit that reduces the current amplitude at the shortest reversal interval of the current based on the signal of the shortest reversal interval detection circuit, It is possible to receive a recording information signal whose timing has not been corrected from outside the magnetic recording device and to correct the peak shift at the side of the magnetic recording device.
更に従来のタイミング補正によるピークシフト補正に比
較して電流振幅差による補正は補正量の設定が容易に行
なえるためピークシフト補正量の最適化が容易になる。Furthermore, compared to peak shift correction using conventional timing correction, correction based on current amplitude difference allows the correction amount to be set more easily, making it easier to optimize the peak shift correction amount.
この結果、固定量のタイミング補正を行なっていた従来
に比末、磁気記録装置の性能を十分引き出せるようKな
つ友。また、磁気記録装置の制御装置もタイミング補正
を行なう必要がなくなり負担が軽減され皮。As a result, Katsutomo is now able to bring out the full performance of magnetic recording devices, compared to conventional methods that required fixed amount timing correction. In addition, the control device of the magnetic recording device no longer needs to perform timing correction, reducing the burden on it.
fa1図は本発明の書舞込み回路の一実施例を示す図で
ある。
第2図の)〜(j)は前記一実施例の動作を説明するタ
イミングチャート図である。
第3図(tL)〜顧は従来の書き込λ回路とタイミング
補正方法の説明図である。
第4回顧、(b)は本発明によるピー多シフト補正の原
理の説明図である。
1・・・・・・Dフリップフ−ダブ
2.3・・・・・・スイッチング・トランジスタ4・・
・・・・定電流源
5・・・・・・磁気ヘッドの巻線
6.7・・・・・・電流反転間隔
12・・・・・・インバータ
13.14・・・・・・再トリガ可能な単安定マルチバ
イブレータ
15、j6・・・・・・OR回路
17・・・・・・AND回路
18 ・・・・・・S−Rフリップフロップ19・・・
・・・D7リツプフロツプ
20・・・・・・遅延素子
21 ・・・・・・オープンコレクタのスイッチング素
子22.23・・・・・・パラフチ
24 ・・・・・・トランジスタ
25・・・・・・ツェナダイオード
26・・・・・・ダイオード
27、28.29・・・・・・抵抗
!10.31・・・・・・磁化反転位置具 上
出原人 株式会社 諏訪精工舎
第2図Figure fa1 is a diagram showing an embodiment of the write circuit of the present invention. ) to (j) in FIG. 2 are timing charts illustrating the operation of the embodiment. FIGS. 3(tL) to 3(tL) are explanatory diagrams of a conventional write λ circuit and timing correction method. The fourth review (b) is an explanatory diagram of the principle of P-multishift correction according to the present invention. 1...D flip-flop 2.3...Switching transistor 4...
... Constant current source 5 ... Magnetic head winding 6.7 ... Current reversal interval 12 ... Inverter 13.14 ... Re-trigger Possible monostable multivibrator 15, j6...OR circuit 17...AND circuit 18...S-R flip-flop 19...
...D7 lip-flop 20...Delay element 21...Open collector switching element 22,23...Parameter 24...Transistor 25...・Zena diode 26...Diode 27, 28.29...Resistance! 10.31... Magnetization reversal position tool Genjin Kamide Suwa Seikosha Co., Ltd. Figure 2
Claims (1)
情報信号を受けて、前記電流を交互に反転させる磁気ヘ
ッド駆動回路よりなる磁気記録装置の書き込み回路にお
いて、前記記録情報信号を受けて前記電流の最短なる反
転間隔の位置を予め検出する最短反転間隔検出回路と、
前記最短反転間隔検出回路の信号を受けて前記電流の最
短なる反転間隔において、前記電流の振幅を減小させる
電流振幅制御回路を具備したことを特徴とする書き込み
回路。In a write circuit of a magnetic recording device that includes a magnetic head drive circuit that receives a recording information signal that provides timing for reversing the current flowing through the magnetic head and alternately reverses the current, the current is shortest in response to the recording information signal. a shortest reversal interval detection circuit that detects in advance the position of the reversal interval;
A write circuit comprising: a current amplitude control circuit that receives a signal from the shortest reversal interval detection circuit and reduces the amplitude of the current at the shortest reversal interval of the current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2260685A JPS61182609A (en) | 1985-02-07 | 1985-02-07 | Write circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2260685A JPS61182609A (en) | 1985-02-07 | 1985-02-07 | Write circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61182609A true JPS61182609A (en) | 1986-08-15 |
Family
ID=12087498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2260685A Pending JPS61182609A (en) | 1985-02-07 | 1985-02-07 | Write circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61182609A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01274516A (en) * | 1988-04-27 | 1989-11-02 | Hitachi Ltd | Encoder/decoder circuit |
JPH0232310U (en) * | 1988-08-18 | 1990-02-28 | ||
US6581429B1 (en) | 1999-03-31 | 2003-06-24 | Hitachi, Ltd. | Strip wiper device, strip wiping method, rolling mill and rolling method |
-
1985
- 1985-02-07 JP JP2260685A patent/JPS61182609A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01274516A (en) * | 1988-04-27 | 1989-11-02 | Hitachi Ltd | Encoder/decoder circuit |
JPH0232310U (en) * | 1988-08-18 | 1990-02-28 | ||
US6581429B1 (en) | 1999-03-31 | 2003-06-24 | Hitachi, Ltd. | Strip wiper device, strip wiping method, rolling mill and rolling method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2648554B2 (en) | Asynchronous gain adjustment method and apparatus for PRML disk drive system | |
US4651235A (en) | Magnetic data transfer apparatus having a combined read/write head | |
US3510857A (en) | Tape recording error check system | |
US4000512A (en) | Width modulated magnetic recording | |
US3810236A (en) | Data recording and verification system | |
JPS61182609A (en) | Write circuit | |
JPH01217768A (en) | Threshold tracking system | |
JP2598733B2 (en) | Write circuit for magnetic recording and magnetic recording device | |
US3559192A (en) | Magnetic record-read control process and apparatus | |
JP2540881B2 (en) | Magnetic recording device | |
JP2603500B2 (en) | Magnetic recording device | |
JPH01229404A (en) | Magnetic recording device | |
JP2758751B2 (en) | Write circuit of magnetic disk drive | |
SU849250A1 (en) | Device for checking and correcting information | |
SU1631588A1 (en) | Device for digital data playback | |
JP2821292B2 (en) | Track 0 signal circuit of flexible disk drive | |
JPS622361B2 (en) | ||
JPH0696405A (en) | Peak detecting circuit | |
JPS61204869A (en) | Index mark detection of magnetic disc driving device | |
JPH0684113A (en) | Thin-film magnetic head | |
JPS63244409A (en) | Magnetic head degaussing circuit for floppy disk | |
KR860009358A (en) | Print head movement and head data loading method | |
JPS59198510A (en) | Error correcting system | |
JPS59229744A (en) | Defect detecting system of magnetic recording medium | |
JPH06223500A (en) | Information reproducing device |