JP2813588B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2813588B2 JP2813588B2 JP1296498A JP1296498A JP2813588B2 JP 2813588 B2 JP2813588 B2 JP 2813588B2 JP 1296498 A JP1296498 A JP 1296498A JP 1296498 A JP1296498 A JP 1296498A JP 2813588 B2 JP2813588 B2 JP 2813588B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit pattern
- metal base
- surface side
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体チップが一体
的に樹脂封止されて提供される半導体装置およびその製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with a semiconductor chip integrally molded with a resin, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】半導体装置は電子装置をはじめきわめて
多種類の製品に広く利用されており、ＩＣカードといっ
た小形製品にも利用されるようになっている。これら製
品で用いられる半導体装置の実装方式には、パッケージ
に半導体チップを搭載してパッケージごと回路基板に実
装するパッケージ方式と、回路基板に半導体チップをじ
かに接続するベアチップ方式とがある。前記のパッケー
ジ方式の場合は、パッケージ内に半導体チップが封止さ
れて保護されているので、取り扱いがきわめて容易であ
り、実装が容易にでき、また耐環境性に優れている等の
特徴がある。これに対し、ベアチップ方式は回路基板に
じかに半導体チップを接続するから、小面積で実装で
き、高密度実装が可能になるという特徴がある。2. Description of the Related Art Semiconductor devices are widely used in a wide variety of products including electronic devices, and are also used in small products such as IC cards. Semiconductor device mounting methods used in these products include a package method in which a semiconductor chip is mounted on a package and the entire package is mounted on a circuit board, and a bare chip method in which the semiconductor chip is directly connected to the circuit board. In the case of the above-mentioned package system, since the semiconductor chip is sealed and protected in the package, it has features such as extremely easy handling, easy mounting, and excellent environmental resistance. . On the other hand, the bare chip method is characterized in that a semiconductor chip is directly connected to a circuit board, so that it can be mounted in a small area and high density mounting is possible.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記ベ
アチップ方式は装置の小型化が図れるものの、半導体チ
ップが露出するので耐環境性に劣るという問題は避けら
れない。そこで、本発明は上記問題点を解消すべくなさ
れたものであり、その目的とするところは、小型化が図
れると共に、耐環境性にも優れる半導体装置およびその
製造方法を提供するにある。However, in the bare chip method, although the size of the device can be reduced, the problem that the semiconductor chip is exposed and the environment resistance is poor is inevitable. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device which can be reduced in size and has excellent environmental resistance and a method of manufacturing the same.
【０００４】[0004]
【課題を解決する手段】本発明は上記目的を達成するた
め次の構成を備える。すなわち、本発明に係る半導体装
置は、半導体チップと回路パターンとがフリップチップ
法あるいはＴＡＢ方式によって電気的に接続され、前記
回路パターンの半導体チップが搭載された一方の面側
に、前記半導体チップおよび回路パターンが封止樹脂に
より一体に樹脂封止され、前記回路パターンの他方の面
側が、外部接続用の端子部等の所要個所を除いて、電気
的絶縁性を有する保護コーティングによって被覆されて
いることを特徴としている。半導体チップ、回路パター
ン等が一体に樹脂封止されていることから小型化が達成
できると共に、回路パターン等の他方の面側も、端子部
等の所要個所を除いて保護コーティングによって被覆さ
れているから耐環境性に優れる。The present invention has the following arrangement to achieve the above object. That is, in the semiconductor device according to the present invention, the semiconductor chip and the circuit pattern are electrically connected by a flip chip method or a TAB method, and the semiconductor chip and the circuit pattern are provided on one surface side on which the semiconductor chip of the circuit pattern is mounted. The circuit pattern is integrally resin-sealed with a sealing resin, and the other surface side of the circuit pattern is covered with a protective coating having electrical insulation properties, except for required portions such as external connection terminals. It is characterized by: Since the semiconductor chip, the circuit pattern, and the like are integrally resin-sealed, miniaturization can be achieved, and the other surface side of the circuit pattern, etc., is covered with a protective coating except for required portions such as terminal portions. Excellent in environmental resistance.
【０００５】また本発明に係る半導体装置の製造方法
は、金属ベース上に金属層により回路パターンを形成す
る工程と、前記金属ベースの回路パターンが形成された
面側に半導体チップをフリップチップ法あるいはＴＡＢ
方式によって電気的に接続して搭載する工程と、前記金
属ベースの半導体チップが搭載された一方の面側に、前
記半導体チップおよび回路パターンを一体に樹脂封止す
る工程と、前記金属ベースを除去する工程と、前記回路
パターンの露出する面側を、外部接続用の端子部等の所
要個所を除いて、電気的絶縁性を有する保護コーティン
グによって被覆する工程とを含むことを特徴としてい
る。この方法によれば小型で耐環境性に優れる半導体装
置を容易に提供できる。In a method of manufacturing a semiconductor device according to the present invention, a circuit pattern is formed by a metal layer on a metal base, and a semiconductor chip is formed on a surface on which the metal-based circuit pattern is formed by a flip chip method or a flip chip method. TAB
Mounting the semiconductor chip and the circuit pattern integrally on one surface side on which the metal-based semiconductor chip is mounted, and removing the metal base. And a step of covering the exposed surface side of the circuit pattern with a protective coating having electrical insulation except for a required portion such as a terminal portion for external connection. According to this method, a small semiconductor device having excellent environmental resistance can be easily provided.
【０００６】さらに本発明に係る半導体装置の製造方法
は、金属ベース上に半導体チップをフリップチップ法あ
るいはＴＡＢ方式によって接合する工程と、前記金属ベ
ースの半導体チップが搭載された一方の面側に、前記半
導体チップを一体に樹脂封止する工程と、前記金属ベー
スの所要部位をエッチングして回路パターンを形成する
工程と、該回路パターンの露出する面側を、外部接続用
の端子部等の所要個所を除いて、電気的絶縁性を有する
保護コーティングによって被覆する工程とを含むことを
特徴としている。この方法では、小型で耐環境性に優れ
る半導体装置を容易に提供でき、特に金属ベースをその
まま回路パターンに形成できるからコストの低減化も図
れる。Further, in the method of manufacturing a semiconductor device according to the present invention, there is provided a step of bonding a semiconductor chip on a metal base by a flip chip method or a TAB method, and a step of bonding the semiconductor chip on one surface side on which the metal base semiconductor chip is mounted. A step of integrally sealing the semiconductor chip with a resin, a step of etching a required portion of the metal base to form a circuit pattern, and a step of exposing the exposed side of the circuit pattern to a terminal portion for external connection or the like. Excluding the portion, covering with a protective coating having electrical insulation properties. According to this method, a semiconductor device having a small size and excellent environmental resistance can be easily provided. In particular, since a metal base can be formed as a circuit pattern as it is, the cost can be reduced.
【０００７】[0007]
【発明の実施の形態】以下に本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は本発明に
係る半導体装置の製造方法を示す説明図である。この製
造方法では金属ベースを用いることを特徴とする。図１
（ａ）で３２は薄平板状に形成した金属ベースで、ま
ず、この金属ベース３２上に所定回路パターンにしたが
って金めっき層３４を設ける。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an explanatory view showing a method for manufacturing a semiconductor device according to the present invention. This manufacturing method is characterized in that a metal base is used. FIG.
In FIG. 6A, reference numeral 32 denotes a metal base formed in a thin plate shape. First, a gold plating layer 34 is provided on the metal base 32 according to a predetermined circuit pattern.
【０００８】次いで、金めっき層３４に半導体チップ１
８をフリップチップ法によって接続する。同時に所要の
回路部品２０を搭載する（図１（ｂ））．次に、半導体
チップ１８および回路部品２０、金めっき層３４を樹脂
封止する（図１（ｃ））。次に、金属ベース３２全体を
エッチングして除去する。金めっき層３４はエッチング
の際に除去されないから、エッチング後は封止樹脂２２
の表面に金めっき層３４が露出する。これによって、金
めっき層３４からなる回路パターンに半導体チップ１８
及び回路部品２０等が接続されて封止された半導体装置
が得られる。Next, the semiconductor chip 1 is formed on the gold plating layer 34.
8 are connected by the flip chip method. At the same time, necessary circuit components 20 are mounted (FIG. 1B). Next, the semiconductor chip 18, the circuit component 20, and the gold plating layer 34 are resin-sealed (FIG. 1C). Next, the entire metal base 32 is removed by etching. Since the gold plating layer 34 is not removed at the time of etching, after the etching, the sealing resin 22 is removed.
The gold plating layer 34 is exposed on the surface of. Thereby, the semiconductor chip 18 is added to the circuit pattern composed of the gold plating layer 34.
In addition, a semiconductor device in which the circuit components 20 and the like are connected and sealed is obtained.
【０００９】図１（ｄ）は、端子部２４を除いて、金め
っき層３４を保護する保護コーティング２６を施した状
態である。この実施例の製造方法では、金属ベース３２
をエッチングで除去するから、金属ベース３２としては
エッチングによって溶解除去しやすい金属、たとえば銅
等を用いるのがよい。また、回路パターンは金めっきに
限らず、金属ベース３２をエッチング除去する際に侵さ
れない金属を用いればよく、非エッチング金属層として
形成すればよい。FIG. 1D shows a state in which a protective coating 26 for protecting the gold plating layer 34 has been applied except for the terminal portion 24. In the manufacturing method of this embodiment, the metal base 32
Is removed by etching, it is preferable to use a metal that can be easily dissolved and removed by etching, such as copper, for example. Further, the circuit pattern is not limited to gold plating, and may be formed of a metal that is not attacked when the metal base 32 is removed by etching, and may be formed as a non-etched metal layer.
【００１０】図２は、金属ベース３２を用いる他の製造
方法を示す。この例ではＴＡＢ方式による接続例を説明
する。図２（ａ）は金属ベース３２とこれに接続する半
導体チップ１８を示す。半導体チップ１８にはあらかじ
めＴＡＢテープ２７を一括ボンディングしておく。２９
はリードを保持するサポートリングであるが、このサポ
ートリングがなくてもかまわない。FIG. 2 shows another manufacturing method using the metal base 32. In this example, a connection example using the TAB method will be described. FIG. 2A shows the metal base 32 and the semiconductor chip 18 connected thereto. A TAB tape 27 is collectively bonded to the semiconductor chip 18 in advance. 29
Is a support ring for holding a lead, but this support ring may be omitted.
【００１１】半導体チップ１８は図２（ｂ）に示すよう
にＴＡＢテープ２７を介して金属ベース３２の所定位置
に接続する。また所要の回路部品２０を金属ベース３２
に位置決めして接合する。次に、金属ベース３２の上記
半導体チップ１８及び回路部品２０等を搭載した片面側
を樹脂封止する（図２（ｃ））。封止樹脂２２の下面側
は金属ベース３２に被覆されているから、この金属ベー
ス３２の露出面にレジストパターン３６を設け、金属ベ
ース３２をエッチングして回路パターン３２ａを形成す
る。The semiconductor chip 18 is connected to a predetermined position of the metal base 32 via a TAB tape 27 as shown in FIG. In addition, the required circuit components 20 are
Position and join. Next, one side of the metal base 32 on which the semiconductor chip 18 and the circuit component 20 are mounted is resin-sealed (FIG. 2C). Since the lower surface of the sealing resin 22 is covered with the metal base 32, a resist pattern 36 is provided on the exposed surface of the metal base 32, and the metal base 32 is etched to form a circuit pattern 32a.
【００１２】図２（ｄ）は回路パターン３２ａを形成し
て半導体チップ１８と回路部品２０等を所定パターンで
配線した後、回路パターン３２ａを保護コーティング２
６によって保護し、金めっきを施した端子部２４を形成
した状態を示す。こうして、図１（ｄ）と同様に半導体
チップ１８等の所要部品が組み込まれた半導体装置を得
ることができる。なお、この金属ベース３２をエッチン
グして製造する方法において、電解銅箔を金属ベースと
して好適に使用でき、電解銅箔の粗面を封止樹脂側にす
ることによって回路パターン３２ａと封止樹脂２２との
接合性を向上させることができる。この場合、半導体チ
ップ１８の接続部にはあらかじめ平滑処理、金めっき等
を施しておくのがよい。FIG. 2D shows a state in which the circuit pattern 32a is formed and the semiconductor chip 18 and the circuit components 20 are wired in a predetermined pattern.
6 shows a state where the terminal portion 24 protected by gold and plated with gold is formed. Thus, a semiconductor device in which required components such as the semiconductor chip 18 are incorporated can be obtained as in the case of FIG. In the method of manufacturing by etching the metal base 32, the electrolytic copper foil can be suitably used as the metal base, and the circuit pattern 32a and the sealing resin 22 are formed by setting the rough surface of the electrolytic copper foil to the sealing resin side. Can be improved. In this case, the connection portion of the semiconductor chip 18 is preferably subjected to a smoothing process, gold plating, or the like in advance.
【００１３】以上、各実施例について説明してきたが、
上記各例ではいずれも、フープ材を用いることにより連
続加工による量産が容易に可能となる。以上の各実施例
で説明した半導体装置の製造方法によれば、各種製品、
用途に応じた機能を有する半導体装置を製造することが
容易にでき、各種機器に搭載して所要の機能を発揮させ
ることができる。また、得られた半導体装置を単体とし
てみた場合、半導体チップは回路パターンに接続されて
いるのみで、回路基板を使用しないから、装置の小形
化、薄型化にきわめて有効である。これにより、ＩＣカ
ードのような小形製品にも容易に応用利用することが可
能になる。The embodiments have been described above.
In each of the above examples, mass production by continuous processing can be easily performed by using a hoop material. According to the method of manufacturing a semiconductor device described in each of the above embodiments, various products,
A semiconductor device having a function corresponding to a use can be easily manufactured, and can be mounted on various devices to exhibit a required function. Further, when the obtained semiconductor device is viewed as a single body, the semiconductor chip is only connected to the circuit pattern and does not use a circuit board, which is extremely effective for downsizing and thinning the device. This makes it possible to easily apply and use small products such as IC cards.
【００１４】また、上記製造方法においてはフリップチ
ップ法あるいはＴＡＢ方式によって半導体チップを接続
しているから、半導体チップを接続する面積が小さくて
すみ、高密度実装が可能となると共に、さらに薄形化を
図ることができる。また、半導体チップおよび回路部品
等が樹脂によって完全に封止して提供されるから耐環境
性も向上するという利点がある。以上、本発明について
好適な実施例をあげて種々説明したが、本発明はこの実
施例に限定されるものではなく、発明の精神を逸脱しな
い範囲内で多くの改変を施し得るのはもちろんのことで
ある。Further, in the above manufacturing method, the semiconductor chips are connected by the flip chip method or the TAB method, so that the area for connecting the semiconductor chips can be small, high-density mounting is possible, and further thinning is achieved. Can be achieved. Further, since the semiconductor chip and the circuit components are completely sealed and provided with the resin, there is an advantage that the environmental resistance is improved. As described above, the present invention has been described variously with preferred embodiments, but the present invention is not limited to these embodiments, and it is needless to say that many modifications can be made without departing from the spirit of the invention. That is.
【００１５】[0015]
【発明の効果】本発明に係る半導体装置では、半導体チ
ップ、回路パターン等が一体に樹脂封止されていること
から小型化が達成できると共に、回路パターン等の他方
の面側も、端子部等の所要個所を除いて保護コーティン
グによって被覆されているから耐環境性に優れる。また
本発明方法では、小型で耐慣用性に優れる半導体装置を
容易に提供でき、特に金属ベースをそのまま回路パター
ンに形成すれば、コストの低減化も図れる。In the semiconductor device according to the present invention, the semiconductor chip, the circuit pattern and the like are integrally resin-sealed, so that downsizing can be achieved, and the other surface side of the circuit pattern and the like also has a terminal portion and the like. It is excellent in environmental resistance because it is covered with a protective coating except for the required parts. Further, according to the method of the present invention, it is possible to easily provide a small-sized semiconductor device having excellent resistance to frequent use. In particular, if the metal base is formed as it is on the circuit pattern, the cost can be reduced.
【図１】図１は半導体装置の製造方法の第１の実施例を
示す説明図である。FIG. 1 is an explanatory view showing a first embodiment of a method for manufacturing a semiconductor device.
【図２】図２は他の方法を示す説明図である。FIG. 2 is an explanatory diagram showing another method.
１８ 半導体チップ ２０ 回路部品 ２２ 封止樹脂 ２４ 端子部 ２６ 保護コーティング ２７ ＴＡＢテープ ２８ 封止樹脂 ３２ 金属ベース ３２ａ 回路パターン ３４ 金めっき層 ３６ レジストパターン Reference Signs List 18 semiconductor chip 20 circuit component 22 sealing resin 24 terminal 26 protective coating 27 TAB tape 28 sealing resin 32 metal base 32a circuit pattern 34 gold plating layer 36 resist pattern
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 25/00──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 23/12 H01L 25/00
Claims (3)
プチップ法あるいはＴＡＢ方式によって電気的に接続さ
れ、 前記回路パターンの半導体チップが搭載された一方の面
側に、前記半導体チップおよび回路パターンが封止樹脂
により一体に樹脂封止され、 前記回路パターンの他方の面側が、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆されていることを特徴とする半導
体装置。1. A semiconductor chip and a circuit pattern are electrically connected by a flip chip method or a TAB method, and the semiconductor chip and the circuit pattern are sealed on one surface side of the circuit pattern on which the semiconductor chip is mounted. The other surface side of the circuit pattern is covered with a protective coating having an electrical insulation property except for a required portion such as a terminal portion for external connection, etc. Semiconductor device.
ンを形成する工程と、 前記金属ベースの回路パターンが形成された面側に半導
体チップをフリップチップ法あるいはＴＡＢ方式によっ
て電気的に接続して搭載する工程と、 前記金属ベースの半導体チップが搭載された一方の面側
に、前記半導体チップおよび回路パターンを一体に樹脂
封止する工程と、 前記金属ベースを除去する工程と、 前記回路パターンの露出する面側を、外部接続用の端子
部等の所要個所を除いて、電気的絶縁性を有する保護コ
ーティングによって被覆する工程とを含むことを特徴と
する半導体装置の製造方法。2. A step of forming a circuit pattern by a metal layer on a metal base; and mounting a semiconductor chip on a surface side on which the metal-based circuit pattern is formed by electrically connecting the semiconductor chip by a flip chip method or a TAB method. Performing a step of: integrally sealing the semiconductor chip and the circuit pattern on one surface side on which the metal-based semiconductor chip is mounted; removing the metal base; and exposing the circuit pattern. Covering the surface to be covered with a protective coating having electrical insulation except for a required portion such as a terminal portion for external connection or the like.
チップ法あるいはＴＡＢ方式によって接合する工程と、 前記金属ベースの半導体チップが搭載された一方の面側
に、前記半導体チップを一体に樹脂封止する工程と、 前記金属ベースの所要部位をエッチングして回路パター
ンを形成する工程と、 該回路パターンの露出する面側を、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆する工程とを含むことを特徴とす
る半導体装置の製造方法。3. A step of bonding a semiconductor chip on a metal base by a flip chip method or a TAB method, and integrally sealing the semiconductor chip on one surface side on which the metal-based semiconductor chip is mounted. Forming a circuit pattern by etching a required portion of the metal base; and exposing an exposed surface side of the circuit pattern to an electrical insulating property except for a required portion such as a terminal portion for external connection. Covering with a protective coating having the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296498A JP2813588B2 (en) | 1998-01-26 | 1998-01-26 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296498A JP2813588B2 (en) | 1998-01-26 | 1998-01-26 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231135A Division JP2781019B2 (en) | 1989-09-06 | 1989-09-06 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178044A JPH10178044A (en) | 1998-06-30 |
| JP2813588B2 true JP2813588B2 (en) | 1998-10-22 |
Family
ID=11819947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296498A Expired - Fee Related JP2813588B2 (en) | 1998-01-26 | 1998-01-26 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813588B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077232A (en) | 1999-09-06 | 2001-03-23 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| JP2001077287A (en) | 1999-09-06 | 2001-03-23 | Mitsubishi Electric Corp | Lead frame for semiconductor device |
| JP4056360B2 (en) | 2002-11-08 | 2008-03-05 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-01-26 JP JP1296498A patent/JP2813588B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10178044A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293716B1 (en) | Secure digital memory card using land grid array structure | |
| JP2781020B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2781018B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3059097B2 (en) | Electronic circuit board and its manufacturing method | |
| JP3694255B2 (en) | Structure and manufacturing method of SMD parts | |
| JP2840317B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7633763B1 (en) | Double mold memory card and its manufacturing method | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JP2781019B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3137323B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2813588B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6911718B1 (en) | Double downset double dambar suspended leadframe | |
| US7967184B2 (en) | Padless substrate for surface mounted components | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| JP2794262B2 (en) | Electronic circuit package | |
| JP2813587B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10256473A (en) | Semiconductor device | |
| JPH0262297A (en) | Integrated circuit device and ic card using same | |
| JPS62235799A (en) | Hybrid integrated circuit device | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JPH09275178A (en) | Semiconductor package and its manufacture | |
| JP2541494B2 (en) | Semiconductor device | |
| KR0163214B1 (en) | Integrated circuit package using ceramic substrate and manufacturing method thereof | |
| JP2568812B2 (en) | Mounted body | |
| JP2002343923A (en) | Semiconductor module and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |