JP3137323B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3137323B2
JP3137323B2 JP09048744A JP4874497A JP3137323B2 JP 3137323 B2 JP3137323 B2 JP 3137323B2 JP 09048744 A JP09048744 A JP 09048744A JP 4874497 A JP4874497 A JP 4874497A JP 3137323 B2 JP3137323 B2 JP 3137323B2
Authority
JP
Japan
Prior art keywords
metal film
semiconductor device
resin
forming
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09048744A
Other languages
Japanese (ja)
Other versions
JPH10247715A (en
Inventor
正徳 小野寺
和人 辻
義之 米田
隆司 埜本
英治 迫田
政一 織茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09048744A priority Critical patent/JP3137323B2/en
Publication of JPH10247715A publication Critical patent/JPH10247715A/en
Application granted granted Critical
Publication of JP3137323B2 publication Critical patent/JP3137323B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にリードレス表面実装型でかつ樹脂
封止型の半導体装置及びその製造方法に関する。近年、
電子機器の小型化により樹脂封止型の半導体装置に設け
られるリードのピッチが小さくなる傾向にある。そのた
め、樹脂封止型の半導体装置において新たな構造,製造
方法が必要となる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a leadless surface-mount type and resin-sealed semiconductor device and a method of manufacturing the same. recent years,
With the miniaturization of electronic devices, the pitch of leads provided in a resin-sealed semiconductor device tends to be smaller. Therefore, a new structure and a new manufacturing method are required for a resin-sealed semiconductor device.

【0002】[0002]

【従来の技術】図22及び図23は、従来の樹脂封止型
半導体装置の断面を示す図である。図22において、1
は樹脂,2は半導体素子,3はアウターリード,4はボ
ンディングワイヤ,5はダイパッドを示す。この半導体
装置はSSOP(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード3
がガルウイング状に曲げられて基板に実装される構成と
されいる。
2. Description of the Related Art FIGS. 22 and 23 are cross-sectional views of a conventional resin-sealed semiconductor device. In FIG. 22, 1
Denotes a resin, 2 denotes a semiconductor element, 3 denotes an outer lead, 4 denotes a bonding wire, and 5 denotes a die pad. This semiconductor device has a package structure called SSOP (Shrink Small Outoline Package).
Are bent in a gull-wing shape and mounted on a substrate.

【0003】また、図23において、1は樹脂,2は半
導体素子,4はボンディングワイヤ,6は半田ボール,
7はチップ2を搭載する搭載基板を夫々示している。こ
の半導体装置はBGA(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール6により形成されている。しかるに、図2
2に示すSSOPタイプの半導体装置では、樹脂1内に
示すインナーリード8からアウターリード3への引き回
し部分9の面積や、アウターリード3自身の占める面積
が大きく、実装面積が大きくなってしまうという問題点
があった。また、図23に示されるBGAタイプの半導
体装置では、搭載基板7を用いる点で、コストが高くな
ってしまうという問題点があった。
In FIG. 23, 1 is a resin, 2 is a semiconductor element, 4 is a bonding wire, 6 is a solder ball,
Reference numeral 7 denotes a mounting board on which the chip 2 is mounted. This semiconductor device has a package structure called a BGA (Ball Grid Array), and a terminal portion mounted on a substrate is formed by solder balls 6. However, FIG.
In the SSOP type semiconductor device shown in FIG. 2, the area of the lead portion 9 from the inner lead 8 to the outer lead 3 shown in the resin 1 and the area occupied by the outer lead 3 itself are large, and the mounting area becomes large. There was a point. Further, in the BGA type semiconductor device shown in FIG. 23, there is a problem that the use of the mounting substrate 7 increases the cost.

【0004】そこで出願人は先に、上記の問題点を解決
しうる半導体装置として、特願平7−322803を提
案した。図24は、上記出願に係る半導体装置110を
示している。同図に示されるように、半導体装置110
は、半導体素子111,樹脂パッケージ112,及び金
属膜113等からなる極めて簡単な構成とされており、
樹脂パッケージ112の実装面116に一体的に形成さ
れた樹脂突起117に金属膜113を被膜形成したこと
を特徴としている。
Accordingly, the applicant has previously proposed Japanese Patent Application No. 7-322803 as a semiconductor device which can solve the above problems. FIG. 24 shows a semiconductor device 110 according to the above application. As shown in FIG.
Has a very simple configuration including a semiconductor element 111, a resin package 112, a metal film 113, and the like.
The present invention is characterized in that a resin film 117 integrally formed on a mounting surface 116 of a resin package 112 is coated with a metal film 113.

【0005】上記構成とされた半導体装置110は、従
来のSSOPのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置110の小型化を図ることがで
きる。また、従来のBGAのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置110のコスト低減を図ることができる。更に、樹
脂突起117及び金属膜113は、協働してBGAタイ
プの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
[0005] The semiconductor device 110 having the above structure does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead or the area of the outer lead itself. Thus, the size of the semiconductor device 110 can be reduced. Further, since it is not necessary to use a mounting substrate for forming a solder ball like a conventional BGA, the cost of the semiconductor device 110 can be reduced. Further, the resin protrusion 117 and the metal film 113 cooperate to perform the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved.

【0006】[0006]

【発明が解決しようとする課題】上記のように、半導体
装置110は図22及び図23に示される従来の半導体
装置では得ることができない種々の効果を実現すること
ができる。しかるに、半導体装置110は、単に金属膜
113が樹脂突起117を覆うように配設されていた構
成であったため、金属膜113と樹脂突起117との接
合部分において十分な接合強度を持たせることが困難で
あった。このため、例えば半導体製造工程中、或いは実
装時等において金属膜113が樹脂突起117から剥離
してしまい、半導体装置110の信頼性が低下してしま
うという問題点があった。
As described above, the semiconductor device 110 can realize various effects which cannot be obtained by the conventional semiconductor device shown in FIGS. 22 and 23. However, since the semiconductor device 110 has a configuration in which the metal film 113 is simply provided so as to cover the resin protrusion 117, sufficient bonding strength can be provided at a bonding portion between the metal film 113 and the resin protrusion 117. It was difficult. For this reason, there is a problem that the metal film 113 is separated from the resin protrusion 117 during, for example, a semiconductor manufacturing process or at the time of mounting, and the reliability of the semiconductor device 110 is reduced.

【0007】一方、一般に半導体装置は、1ピン端子の
識別や、製造工程中におけるパッケージの方向認識を行
うために、樹脂パッケージに識別用の捺印を行うことが
行われている。しかるに、半導体装置110のようにパ
ッケージサイズの小型化を図った装置では、1ピンマー
ク(インデックスマーク)を捺印するエリアを確保する
のが困難となる。
[0007] On the other hand, in general, in a semiconductor device, identification marking is performed on a resin package in order to identify a 1-pin terminal and to recognize a direction of a package during a manufacturing process. However, in a device such as the semiconductor device 110 in which the package size is reduced, it is difficult to secure an area for imprinting a 1-pin mark (index mark).

【0008】また、この捺印の代替手段として樹脂パッ
ケージ112の上面に凹部或いは凸部を形成し、これを
インデックスマークとして用いることが考えられるが、
インデックスマークを凹部により形成すると、小型化さ
れたパッケージではワイヤ118が露出するおそれがあ
る。また、ワイヤ118の露出を防止するために樹脂パ
ッケージ112の上面に凸部を形成する構成とすると、
この凸部の高さ分だけ実質的に半導体装置110の厚さ
が増大し、要望されている半導体装置110の薄型化に
反することとなってしまう。
It is conceivable to form a concave portion or a convex portion on the upper surface of the resin package 112 and use it as an index mark as an alternative means of this marking.
If the index mark is formed by a concave portion, the wire 118 may be exposed in a miniaturized package. Further, if a configuration is adopted in which a convex portion is formed on the upper surface of the resin package 112 in order to prevent exposure of the wire 118,
The thickness of the semiconductor device 110 is substantially increased by the height of the projection, which is contrary to the demand for thinning the semiconductor device 110.

【0009】本発明は上記の点に鑑みてなされたもので
あり、金属膜と樹脂突起との接合を確実に行うことによ
り信頼性の向上を図った半導体装置及びその製造方法を
提供することを目的とする。また、本発明の他の目的
は、薄型化を図りつつ端子(金属膜)の識別を行いうる
半導体装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, in which reliability is improved by securely joining a metal film and a resin protrusion. Aim. Another object of the present invention is to provide a semiconductor device capable of identifying terminals (metal films) while reducing the thickness.

【0010】[0010]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項1
記載の発明に係る半導体装置では、半導体素子と、この
半導体素子を封止する樹脂パッケージと、この樹脂パッ
ケージの実装側面に突出形成された樹脂突起と、この樹
脂突起に配設された金属膜と、前記半導体素子上の電極
パッドと前記金属膜とを電気的に接続する接続手段とを
設け、前記金属膜の一部に、前記樹脂パッケージ内に食
い込むアンカー部を形成し、 かつ、前記樹脂パッケージ
の前記金属膜が配設される面に、前記樹脂突起の高さよ
り低く形成され、前記金属膜の識別を行う識別突起を形
成したことを特徴とするものである。
The above objects can be attained by taking the following means. Claim 1
In the semiconductor device according to the described invention, the semiconductor element, a resin package for sealing the semiconductor element, a resin protrusion protrudingly formed on a mounting side surface of the resin package, and a metal film disposed on the resin protrusion. Connecting means for electrically connecting an electrode pad on the semiconductor element to the metal film, forming an anchor portion which bites into the resin package on a part of the metal film , and
The height of the resin protrusion is set on the surface on which the metal film is disposed.
Formed on the lower surface, and forms an identification protrusion for identifying the metal film.
It is characterized by having achieved .

【0011】[0011]

【0012】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記識別突起に前記樹
脂突起に配設されるのと同一材質よりなる金属膜を被膜
形成したことを特徴とするものである。また、請求項3
記載の発明では、凹部内に金属膜が形成されたリードフ
レームを形成するリードフレーム形成工程と、前記リー
ドフレームに半導体素子を搭載する素子搭載工程と、前
記半導体素子に形成された電極パッドと、前記リードフ
レームに形成されている前記金属膜とを電気的に接続す
る接続工程と、前記リードフレーム上に、前記半導体素
子を封止するよう樹脂を形成し樹脂パッケージを形成す
る封止工程と、前記リードフレームから前記樹脂パッケ
ージを前記金属膜と共に分離する分離工程とを具備する
半導体装置の製造方法であって、前記リードフレーム形
成工程が、基材両面にエッチングレジストを塗布するレ
ジスト塗布工程と、前記エッチングレジストの凹部形成
位置に対応する部位を除去して所定のレジストパターン
を形成するレジストパターン形成工程と、前記基材の凹
部形成位置に凹部を形成する第1のエッチング工程と、
前記第1のエッチング工程で形成された凹部内に、金属
膜を形成する金属膜形成工程と、前記基材面の凹部形成
側の面をエッチングし、前記金属膜の一部が基材面から
突出するよう形成する第2のエッチング工程と前記エッ
チングレジストを除去するレジスト除去工程とを含むこ
とを特徴とするものである。
[0012] In the invention of claim 2, wherein wherein
Item 2. The semiconductor device according to Item 1 , wherein a metal film made of the same material as that provided on the resin protrusion is formed on the identification protrusion. Claim 3
In the described invention, a lead frame forming step of forming a lead frame in which a metal film is formed in a concave portion, an element mounting step of mounting a semiconductor element on the lead frame, and an electrode pad formed on the semiconductor element, A connection step of electrically connecting the metal film formed on the lead frame, a sealing step of forming a resin on the lead frame to seal the semiconductor element and forming a resin package, A method of manufacturing a semiconductor device, comprising: a separation step of separating the resin package from the lead frame together with the metal film, wherein the lead frame forming step includes a step of applying an etching resist to both surfaces of a base material, A resist for forming a predetermined resist pattern by removing a portion of the etching resist corresponding to the concave portion forming position A pattern forming step, a first etching step of forming a recess in the recess forming position of the substrate,
A metal film forming step of forming a metal film in the concave portion formed in the first etching step, and etching a surface of the substrate surface on the concave portion forming side, wherein a part of the metal film is removed from the substrate surface The method is characterized by including a second etching step of forming a protrusion and a resist removing step of removing the etching resist.

【0013】更に、請求項4記載の発明では、前記請求
項3記載の半導体装置の製造方法において、前記第1の
エッチング工程において、前記凹部の形成と同時に、前
記金属膜の識別を行うための識別突起を形成する孔部を
形成することを特徴とするものである。
[0013] Further, according to the invention described in claim 4 , the above-mentioned claim is provided.
Item 3. The method of manufacturing a semiconductor device according to Item 3 , wherein, in the first etching step, a hole for forming an identification projection for identifying the metal film is formed simultaneously with the formation of the recess. Things.

【0014】上記した各手段は、次のように作用する。
請求項1記載の発明によれば、金属膜の一部に樹脂パッ
ケージ内に食い込むアンカー部を形成したことにより、
金属膜と樹脂パッケージとの接合力は増大し、よって金
属膜が樹脂突起から剥離することを防止することができ
る。
Each of the above-mentioned means operates as follows.
According to the first aspect of the present invention, the anchor portion that cuts into the resin package is formed in a part of the metal film.
The bonding force between the metal film and the resin package is increased, so that the metal film can be prevented from peeling from the resin protrusion.

【0015】また、樹脂パッケージの金属膜が配設され
る面に金属膜の識別を行う識別突起を形成したことによ
り、この識別突起をインデックスマークとして用いるこ
とができ、金属膜(端子)の認識を行うことができる。
また、識別突起の高さは樹脂突起の高さより低くなるよ
う形成されているため、この識別突起を形成することに
より半導体装置の高さが増大することはなく、かつ内部
構成が露出してしまうようなこともない。
[0015] Further , since the identification protrusion for identifying the metal film is formed on the surface of the resin package on which the metal film is provided, the identification protrusion can be used as an index mark, and the recognition of the metal film (terminal) can be performed. It can be performed.
In addition, since the height of the identification protrusion is formed to be lower than the height of the resin protrusion, the height of the semiconductor device does not increase by forming the identification protrusion, and the internal structure is exposed. There is no such thing.

【0016】また、請求項2記載の発明によれば、識別
突起に金属膜を被膜形成したことにより、金属膜は金属
光沢があるため、樹脂のみの構成に比べて識別突起の認
識を容易に行うことができる。また、識別突起に被膜形
成される金属膜は樹脂突起に配設されるのと同一材質で
あるため、識別突起及び樹脂突起に一括的に金属膜を形
成する事が可能となる。
According to the second aspect of the present invention, since the metal film is formed on the identification projection by the metal film, the metal film has a metallic luster. It can be carried out. In addition, since the metal film formed on the identification protrusion is made of the same material as that provided on the resin protrusion, it is possible to collectively form the metal film on the identification protrusion and the resin protrusion.

【0017】また、請求項3記載の発明によれば、第1
のエッチング工程において基材の凹部形成位置に凹部を
形成し、続く金属膜形成工程において第1のエッチング
工程で形成された凹部内に金属膜を形成し、更にその後
に実施される第2のエッチング工程において基材面の凹
部形成側の面をエッチングすることにより、金属膜の一
部は基材面から突出した構成となる。よって、この構成
とされたリードフレームに封止工程を実施して樹脂パッ
ケージを形成することにより、金属膜の基材面から突出
した部分は樹脂パッケージに食い込んだ状態となり、よ
って金属膜が樹脂突起から離脱するのを防止することが
できる。
According to the third aspect of the present invention, the first
Forming a concave portion in the concave portion forming position of the base material in the etching step, forming a metal film in the concave portion formed in the first etching step in the subsequent metal film forming step, and further performing the second etching By etching the surface of the substrate surface on the side of the concave portion in the process, a part of the metal film has a configuration protruding from the substrate surface. Therefore, by performing a sealing process on the lead frame having this configuration to form a resin package, a portion of the metal film protruding from the base material surface is in a state of being cut into the resin package, and thus, the metal film is formed by resin protrusion. Can be prevented from coming off.

【0018】更に、請求項4記載の発明によれば、第1
のエッチング工程において、凹部の形成と同時に金属膜
の認識を行うための識別突起を形成する孔部を形成する
ことにより、金属膜形成工程において凹部と孔部の双方
に一括的に金属膜を形成することができ、よって製造工
程の簡単化を図ることができる。
Further, according to the fourth aspect of the present invention, the first
In the etching step, a hole for forming an identification projection for recognizing the metal film is formed at the same time as the formation of the recess, so that the metal film is collectively formed in both the recess and the hole in the metal film forming step. Therefore, the manufacturing process can be simplified.

【0019】[0019]

【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図1乃至図3は本発明の一実施例
である半導体装置10を示している。図1は半導体装置
10の断面を示し、図2は半導体装置10の底面を示
し、更に図3は後述する樹脂パッケージを透視した状態
の平面図である。
Embodiments of the present invention will now be described with reference to the drawings. 1 to 3 show a semiconductor device 10 according to one embodiment of the present invention. 1 shows a cross section of the semiconductor device 10, FIG. 2 shows a bottom surface of the semiconductor device 10, and FIG. 3 is a plan view showing a resin package to be described later in a see-through manner.

【0020】半導体装置10は、大略すると半導体素子
11,樹脂パッケージ12,及び金属膜13とからなる
極めて簡単な構成とされている。半導体素子11は、そ
の上面に複数の電極パッド14が形成されており、また
素子固定樹脂15上に搭載された構成とされている。ま
た、樹脂パッケージ12は、例えばエポキシ樹脂を後述
するようにモールド成形(ポッティングも可能である)
することにより形成されるものであり、その実装面16
の所定位置には樹脂突起17及び識別突起19が一体的
に形成されている。この樹脂突起17の配設ピッチは、
例えば0.8mm程度とすることが可能である。
The semiconductor device 10 has a very simple structure consisting of a semiconductor element 11, a resin package 12, and a metal film 13. The semiconductor element 11 has a configuration in which a plurality of electrode pads 14 are formed on an upper surface thereof and is mounted on an element fixing resin 15. The resin package 12 is formed by molding (potting is also possible) an epoxy resin, for example, as described later.
The mounting surface 16
The resin projection 17 and the identification projection 19 are integrally formed at a predetermined position. The arrangement pitch of the resin protrusions 17 is
For example, it can be about 0.8 mm.

【0021】また、金属膜13は外部接続端子として機
能するものであり、樹脂パッケージ12に形成された樹
脂突起17を覆うように形成されている。この金属膜1
3と前記した電極パッド14との間にはワイヤ18が配
設されており、これにより金属膜13と半導体素子11
は電気的に接続した構成となっている。また、識別突起
19はインデックスマークとして機能するものであり、
1ピン端子となる金属膜13の近傍に形成位置が選定さ
れている。よって、この識別突起19により1ピン端子
の識別や、製造工程中におけるパッケージの方向認識を
行うことができる。
The metal film 13 functions as an external connection terminal, and is formed so as to cover the resin protrusion 17 formed on the resin package 12. This metal film 1
A wire 18 is provided between the metal film 13 and the semiconductor element 11.
Are electrically connected. The identification projection 19 functions as an index mark,
The formation position is selected in the vicinity of the metal film 13 to be a one-pin terminal. Therefore, it is possible to identify the one-pin terminal and to recognize the direction of the package during the manufacturing process by using the identification protrusion 19.

【0022】また、識別突起19の突出量(高さ)は樹
脂突起17の高さより低くなるよう構成されている。従
って、識別突起19を形成することにより半導体装置1
0の高さが増大することはなく、かつ内部構成(ワイヤ
18等)が露出してしまうようなこともない。更に、識
別突起19の表面には、金属膜13A(以下、識別金属
膜という)が配設されている。このように、識別突起1
9の表面に識別金属膜13Aを形成することにより、識
別金属膜13Aは金属光沢があるため、単に樹脂のみの
構成に比べて識別突起19の認識を容易に行うことがで
きる。
The protrusion (height) of the identification protrusion 19 is configured to be lower than the height of the resin protrusion 17. Therefore, by forming the identification protrusion 19, the semiconductor device 1
The height of 0 does not increase, and the internal structure (such as the wire 18) does not become exposed. Further, a metal film 13A (hereinafter, referred to as an identification metal film) is provided on the surface of the identification protrusion 19. Thus, the identification protrusion 1
By forming the discrimination metal film 13A on the surface of No. 9, since the discrimination metal film 13A has a metallic luster, recognition of the discrimination protrusion 19 can be easily performed as compared with a configuration using only a resin.

【0023】また、識別金属膜13Aは、樹脂突起17
に配設される金属膜13のと同一材質とされている。よ
って、後述するように、金属膜13及び識別金属膜13
Aを識別突起17及び樹脂突起19に一括的に形成する
事が可能となり、樹脂突起17に識別金属膜13Aを形
成する構成としても、半導体装置10の製造工程が徒に
複雑化するようなことはない。
The identification metal film 13A is
And the same material as that of the metal film 13 provided in the first substrate. Therefore, as described later, the metal film 13 and the identification metal film 13
A can be collectively formed on the identification protrusion 17 and the resin protrusion 19, and even if the identification metal film 13 </ b> A is formed on the resin protrusion 17, the manufacturing process of the semiconductor device 10 is unnecessarily complicated. There is no.

【0024】ここで、金属膜13の上端部に注目する
と、金属膜13の上端部の所定範囲は樹脂パッケージ1
2の内部に埋設された状態となっている。具体的には、
金属膜13の上端部は実装面16の位置よりも、樹脂パ
ッケージ12の内部に食い込んだ状態となっている(以
下、金属膜13において、実装面16の位置よりも樹脂
パッケージ12内に食い込んだ部分をアンカー部41と
いう)。
Here, paying attention to the upper end of the metal film 13, the predetermined range of the upper end of the metal film 13 is
2 is buried inside. In particular,
The upper end portion of the metal film 13 is cut into the resin package 12 more than the position of the mounting surface 16 (hereinafter, the metal film 13 is cut into the resin package 12 more than the position of the mounting surface 16). The part is called an anchor part 41).

【0025】尚、上記した金属膜13及び識別金属膜1
3Aは、単層の金属層により形成してもまた複数の金属
層を積層して形成した構成としてもよい。上記構成とさ
れた半導体装置10は、従来のSSOPのようなインナ
ーリードやアウターリードが不要となり、インナーリー
ドからアウターリードへの引き回しのための面積や、ア
ウターリード自身の面積が不要となり、半導体装置10
の小型化を図ることができる。
The above-mentioned metal film 13 and identification metal film 1
3A may be formed by a single metal layer, or may be formed by laminating a plurality of metal layers. The semiconductor device 10 having the above configuration does not require the inner lead and the outer lead as in the conventional SSOP, and does not require an area for routing from the inner lead to the outer lead or the area of the outer lead itself. 10
Can be reduced in size.

【0026】また、従来のBGAのような半田ボールを
形成するために搭載基板を用いる必要がなくなるため、
半導体装置10のコスト低減を図ることができる。ま
た、樹脂突起17及び金属膜13は、協働してBGAタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。更に、上記のよう
に金属膜13の一部に樹脂パッケージ12内に食い込む
アンカー部41を形成したことにより、金属膜13と樹
脂パッケージ12との接合力は増大する。よって、金属
膜13が樹脂突起17から剥離することを防止すること
ができ、これにより半導体装置10の信頼性を向上させ
ることができる。
In addition, since it is not necessary to use a mounting substrate for forming a solder ball like a conventional BGA,
The cost of the semiconductor device 10 can be reduced. In addition, the resin protrusion 17 and the metal film 13 cooperate to perform the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved. Further, since the anchor portion 41 that cuts into the resin package 12 is formed in a part of the metal film 13 as described above, the bonding strength between the metal film 13 and the resin package 12 increases. Therefore, it is possible to prevent the metal film 13 from peeling off from the resin protrusion 17, thereby improving the reliability of the semiconductor device 10.

【0027】続いて、上記した第1実施例に係る半導体
装置10の製造方法について説明する。半導体装置10
は、図12に示されるリードフレーム20を用いて製造
される。このリードフレーム20は、導電性金属基材2
1に複数の凹部22及び有底孔部23が形成されると共
に、この凹部22に金属膜13が、有底孔部23に識別
金属膜13Aが形成された構成とされている。
Next, a method of manufacturing the semiconductor device 10 according to the first embodiment will be described. Semiconductor device 10
Is manufactured using the lead frame 20 shown in FIG. The lead frame 20 is made of a conductive metal substrate 2
1, a plurality of recesses 22 and a bottomed hole 23 are formed, a metal film 13 is formed in the recessed portion 22, and an identification metal film 13A is formed in the bottomed hole 23.

【0028】凹部22の形成位置は、半導体装置10に
形成された樹脂突起17の形成位置と対応するよう構成
されており、また金属膜13は樹脂突起17に嵌入しう
るよう形成されている。更に、有底孔部23は1ピン端
子となる金属膜13の近傍位置に形成されている。この
有底孔部23の深さは、凹部22の深さより浅くなるよ
う設定されている。
The position where the concave portion 22 is formed is configured to correspond to the position where the resin protrusion 17 formed on the semiconductor device 10 is formed, and the metal film 13 is formed so as to fit into the resin protrusion 17. Further, the bottomed hole portion 23 is formed at a position near the metal film 13 serving as a 1-pin terminal. The depth of the bottomed hole 23 is set to be smaller than the depth of the recess 22.

【0029】また後述するように、リードフレーム20
は複数の半導体装置10を一括的に形成できるよう(即
ち、いわゆる複数個取りができるよう)構成されてお
り、従って凹部22,金属膜13,有底孔部23,及び
識別金属膜13Aも1枚の金属基材21に複数組形成さ
れている(図7参照)。先ず、半導体装置10の製造工
程の内、リードフレーム20の製造工程について図4乃
至図12を用いて説明する。
As will be described later, the lead frame 20
Is configured so that a plurality of semiconductor devices 10 can be formed at a time (that is, so-called a plurality of semiconductor devices can be formed). Therefore, the concave portion 22, the metal film 13, the bottomed hole portion 23, and the identification metal film 13A are also one. A plurality of sets are formed on a single metal base 21 (see FIG. 7). First, the manufacturing process of the lead frame 20 in the manufacturing process of the semiconductor device 10 will be described with reference to FIGS.

【0030】リードフレーム20を製造するには、先ず
図4に示すように、導電材料(例えば銅)よりなる平板
状の金属基材21を用意し、この金属基材21の上下両
面にエッチングレジスト24を塗布する(レジスト塗布
工程)。このエッチングレジスト24は、例えば感光性
樹脂であり、スピナー等を用いて所定膜厚に塗布され
る。
To manufacture the lead frame 20, first, as shown in FIG. 4, a flat metal base 21 made of a conductive material (for example, copper) is prepared, and etching resists are formed on both upper and lower surfaces of the metal base 21. 24 (resist coating step). The etching resist 24 is, for example, a photosensitive resin and is applied to a predetermined thickness using a spinner or the like.

【0031】続いて、エッチングレジスト24に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト24の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図5に
示すレジストパターン24aを形成する(レジストパタ
ーン形成工程)。また、本実施例ではこのレジストパタ
ーン形成工程において、給電部25の形成位置(給電部
形成位置)に対応する部位に配設されたエッチングレジ
スト24も除去する構成としている。尚、給電部25
は、後述する金属膜形成工程においてメッキ電極が配設
される部位である(図7参照)。
Subsequently, an exposure process is performed on the etching resist 24 using a mask (not shown), and thereafter a development process is performed to remove portions of the etching resist 24 corresponding to the concave portion forming position and the jig hole forming position, A resist pattern 24a shown in FIG. 5 is formed (resist pattern forming step). Further, in this embodiment, in the resist pattern forming step, the etching resist 24 provided at a position corresponding to the formation position of the power supply unit 25 (power supply unit formation position) is also removed. The power supply 25
Is a portion where a plating electrode is provided in a metal film forming step described later (see FIG. 7).

【0032】レジストパターン形成工程が終了すると、
レジストパターン24aが形成された金属基材21に対
し第1のエッチング処理が実施される(第1のエッチン
グ工程)。この第1のエッチング工程では、凹部22の
形成位置,有底孔部23の形成位置及び給電部形成位置
において、金属基材21の上面からのみのハーフエッチ
ングが実施される。尚、金属基材21の材料として銅
(Cu)が用いられた場合には、エッチング液として
は、例えば塩化第2鉄等が用いられる。
When the resist pattern forming step is completed,
A first etching process is performed on the metal base 21 on which the resist pattern 24a has been formed (first etching process). In the first etching step, half-etching is performed only from the upper surface of the metal base 21 at the position where the concave portion 22 is formed, the position where the bottomed hole 23 is formed, and the position where the power supply portion is formed. When copper (Cu) is used as the material of the metal substrate 21, for example, ferric chloride or the like is used as the etchant.

【0033】これにより、図6に示されるように、金属
基材21の凹部形成位置には凹部22が形成されると共
に、識別突起19の形成位置には有底孔部23が形成さ
れる。また、図7に示されるように、金属基材21の給
電部形成位置には凹部状の給電部25が形成される。こ
の際、第1のエッチング工程により形成される凹部22
の深さは、金属基材21の板厚に対し60%程度の深さ
とすることが可能である。
As a result, as shown in FIG. 6, a concave portion 22 is formed at the position where the concave portion of the metal base 21 is formed, and a bottomed hole portion 23 is formed at the position where the identification projection 19 is formed. As shown in FIG. 7, a concave power supply section 25 is formed at the power supply section formation position of the metal base 21. At this time, the concave portion 22 formed by the first etching process
Can be about 60% of the thickness of the metal base 21.

【0034】また、凹部22の開口面積に比べて有底孔
部23の開口面積は小さいため、エッチング時における
エッチングレートは小さく、よって第1のエッチング工
程の終了時点で、上記のように有底孔部23の深さは、
凹部22の深さより浅くなる。このように、有底孔部2
3の深さと凹部22の深さとの関係は、第1のエッチン
グ工程において特に手段を設けなくても、自動的に異な
る深さとなる。
Since the opening area of the bottomed hole portion 23 is smaller than the opening area of the concave portion 22, the etching rate at the time of etching is small. Therefore, at the end of the first etching step, as described above, The depth of the hole 23 is
It becomes shallower than the depth of the recess 22. Thus, the bottomed hole 2
The relationship between the depth of 3 and the depth of the concave portion 22 automatically becomes different even if no means is provided in the first etching step.

【0035】一方、上記の給電部25は金属基材21の
長手方向両端部に夫々形成されており、この給電部25
では導電性金属よりなる金属基材21が露出した状態と
なっている。このため、給電部25にメッキ用電極を配
設することにより、金属基材21に所定の電位を印加す
ることが可能となる。尚、図7(B)は図7(A)にお
けるA−A線に沿う断面図である。
On the other hand, the power supply portions 25 are formed at both ends in the longitudinal direction of the metal base member 21, respectively.
In this state, the metal base 21 made of a conductive metal is exposed. For this reason, by disposing the plating electrode in the power supply unit 25, it is possible to apply a predetermined potential to the metal base 21. FIG. 7B is a cross-sectional view taken along line AA in FIG. 7A.

【0036】また、図7に矢印Bで示す矩形状の破線は
1個の半導体装置10の形成領域を示しているが、同図
に示されるように1枚の金属基材21には複数個(図7
に示す例では34個)の半導体装置10が一括的に形成
されるよう(多数個取りができるよう)構成されてい
る。これに従い、1個の半導体装置10に対応する複数
個の凹部22の組を1組とすると、1枚の金属基材21
には複数組の凹部22が形成されている。
Although a rectangular dashed line indicated by an arrow B in FIG. 7 indicates a region where one semiconductor device 10 is formed, as shown in FIG. (FIG. 7
In this example, 34 semiconductor devices 10 are formed at a time (so that a large number of semiconductor devices can be obtained). Accordingly, when a set of a plurality of recesses 22 corresponding to one semiconductor device 10 is set as one set, one metal base 21 is formed.
Are formed with a plurality of sets of concave portions 22.

【0037】上記のように第1のエッチング工程が実施
されると、続いて金属膜形成工程が実施され金属膜13
及び識別金属膜13Aが形成される。本実施例において
は、金属膜13及び識別金属膜13Aの形成にメッキ法
を用いており、前記した給電部25にメッキ用電極を配
設すると共に、金属基材21をメッキ槽に浸漬して電界
メッキを行う。尚、この金属膜13の厚さは、メッキ時
間を制御することにより任意に設定することができる。
図8は金属膜13及び識別金属膜13Aが形成された金
属基材21を示している。
When the first etching step is performed as described above, a metal film forming step is subsequently performed, and the metal film 13 is formed.
And an identification metal film 13A. In the present embodiment, a plating method is used to form the metal film 13 and the discrimination metal film 13A. A plating electrode is provided in the power supply unit 25, and the metal substrate 21 is immersed in a plating tank. Electroplating is performed. The thickness of the metal film 13 can be arbitrarily set by controlling the plating time.
FIG. 8 shows the metal substrate 21 on which the metal film 13 and the identification metal film 13A are formed.

【0038】上記の処理を実施することにより金属膜1
3及び識別金属膜13Aは金属基材21に形成される
が、後に説明するように分離工程において、金属基材2
1に形成された金属膜13及び識別金属膜13Aは樹脂
パッケージ12をリードフレーム20から分離する際に
樹脂パッケージ12と共にリードフレーム20から離脱
する必要がある。このため、金属膜13及び識別金属膜
13Aは金属基材21に対しある程度の分離性も要求さ
れる。
By performing the above processing, the metal film 1
3 and the discriminating metal film 13A are formed on the metal substrate 21. In the separation step, as will be described later, the metal substrate 2
When the resin package 12 is separated from the lead frame 20, the metal film 13 and the identification metal film 13A formed together with the resin package 12 need to be separated from the lead frame 20. For this reason, the metal film 13 and the discrimination metal film 13A are required to have a certain degree of separation from the metal base material 21.

【0039】従って、金属膜13を凹部22に、また識
別金属膜13Aを有底孔部23に形成するに先立ち、上
記分離性を確保するために、凹部22内及び有底孔部2
3内に導電性のペースト等の分離性を向上させる部材を
塗布しておき、その上部に金属膜13,識別金属膜13
Aを形成する構成としてもよい。尚、上記した金属膜形
成工程では、メッキ法を用いて金属膜13及び識別金属
膜13Aを形成する方法を説明したが、金属膜13,1
3Aの形成はメッキ法に限定されるものではなく、例え
ば蒸着法,スパッタリング法等の他の膜形成技術を用い
て形成する構成としてもよい。
Therefore, prior to forming the metal film 13 in the concave portion 22 and forming the identification metal film 13A in the bottomed hole portion 23, the inside of the concave portion 22 and the bottomed hole portion 2 are secured in order to secure the above-mentioned separability.
3 is coated with a material such as a conductive paste for improving the separability, and a metal film 13 and an identification metal film 13 are formed thereon.
A may be formed. In the above-described metal film forming step, the method of forming the metal film 13 and the identification metal film 13A using the plating method has been described.
The formation of 3A is not limited to the plating method, and may be a structure formed by using another film forming technique such as a vapor deposition method or a sputtering method.

【0040】上記のように金属膜形成工程において金属
膜13及び識別金属膜13Aが形成されると、続いて図
中上部に位置する(即ち、凹部22内及び有底孔部23
の形成側に位置する)レジストパターン24aのみを除
去するレジスト除去工程(第1のレジスト除去工程)が
実施され、図9に示されるリードフレーム20が形成さ
れる。
When the metal film 13 and the discrimination metal film 13A are formed in the metal film forming step as described above, the metal film 13 and the discrimination metal film 13A are located at the upper part in the figure (that is, the inside of the recess 22 and the bottomed hole 23
A resist removing step (first resist removing step) of removing only the resist pattern 24a (located on the side where the resist is formed) is performed, and the lead frame 20 shown in FIG. 9 is formed.

【0041】続いて、レジストパターン24aが除去さ
れることにより、金属基材21が露出した面に対し、図
10に示されるように、第2のエッチング工程が実施さ
れる。この第2のエッチング工程では、金属基材21に
対してハーフエッチングが実施される。また、第2のエ
ッチング工程で用いるエッチング液は、金属基材21の
みがエッチングされ、金属膜13及び識別金属膜13A
に対してはエッチングが行われないものが選定されてい
る。従って、第2のエッチング工程が終了した時点で、
図11に示されるように、金属膜13及び識別金属膜1
3Aは、金属基材21の上面に突出した状態となる。こ
の際、金属膜13及び識別金属膜13Aの金属基材21
の上面からの突出量は、エッチング時間等を制御するこ
とにより任意に設定することが可能である。
Subsequently, as shown in FIG. 10, a second etching step is performed on the surface where the metal base 21 is exposed by removing the resist pattern 24a. In the second etching step, half etching is performed on the metal base 21. The etching solution used in the second etching process is such that only the metal base 21 is etched, and the metal film 13 and the identification metal film 13A are etched.
Are not etched. Therefore, when the second etching step is completed,
As shown in FIG. 11, the metal film 13 and the identification metal film 1
3A is in a state of protruding from the upper surface of the metal base 21. At this time, the metal substrate 21 of the metal film 13 and the identification metal film 13A is used.
Can be arbitrarily set by controlling the etching time and the like.

【0042】上記のように第2のエッチング工程におい
て金属膜13及び識別金属膜13Aが金属基材21の上
面から突出形成されると、続いて図中下部に位置するレ
ジストパターン24aを除去するレジスト除去工程(第
2のレジスト除去工程)が実施され、図12に示される
リードフレーム20が形成される。上記のようにリード
フレーム20が形成されると、続いて図13に示すよう
に、リードフレーム20の所定素子搭載位置に素子固定
樹脂15を塗布すると共に、素子固定樹脂15の上部に
半導体素子11を搭載する(素子搭載工程)。素子固定
樹脂15は絶縁性を有すると共に接着剤として機能し、
よって半導体素子11はリードフレーム20上に素子固
定樹脂15の接着力により搭載された状態となる。
As described above, when the metal film 13 and the discrimination metal film 13A are formed so as to protrude from the upper surface of the metal base 21 in the second etching step, subsequently, the resist for removing the resist pattern 24a located at the lower part in the figure is removed. The removal step (second resist removal step) is performed, and the lead frame 20 shown in FIG. 12 is formed. When the lead frame 20 is formed as described above, the element fixing resin 15 is applied to a predetermined element mounting position of the lead frame 20 as shown in FIG. Is mounted (element mounting process). The element fixing resin 15 has an insulating property and functions as an adhesive,
Therefore, the semiconductor element 11 is mounted on the lead frame 20 by the adhesive force of the element fixing resin 15.

【0043】素子搭載工程が終了すると、リードフレー
ム20はワイヤボンディング装置に装着され、図14に
示されるように、半導体素子11に形成された電極パッ
ド14と、リードフレーム20に形成されている金属膜
13との間にワイヤ18を配設し、半導体素子11と金
属膜13とを電気的に接続する(接続工程)。このワイ
ヤ18を電極パッド14と金属膜13との間でワイヤボ
ンディングする際、図14に示す例では、先ず電極パッ
ド14にワイヤ18の一端をボンディングし(ファース
トボンディング)し、続いてワイヤ18の他端を金属膜
13にボンディング(セカンドボンディング)する方法
を採用した。
When the element mounting step is completed, the lead frame 20 is mounted on a wire bonding apparatus, and as shown in FIG. 14, the electrode pads 14 formed on the semiconductor element 11 and the metal pads formed on the lead frame 20 are formed. A wire 18 is arranged between the film 13 and the semiconductor element 11 and the metal film 13 are electrically connected (connection step). When wire bonding the wire 18 between the electrode pad 14 and the metal film 13, in the example shown in FIG. 14, one end of the wire 18 is first bonded to the electrode pad 14 (first bonding), and then the wire 18 is bonded. A method of bonding the other end to the metal film 13 (second bonding) was employed.

【0044】しかるに、図15に示すように、先ず金属
膜13にワイヤ18の一端を接続し、続いて金属膜13
から電極パッド14にワイヤ18を引き出した上で、ワ
イヤ18の他端部を電極パッド14に接続する方法を採
用してもよい。このように、先ず金属膜13にワイヤ1
8の一端を接続し、その後にワイヤ18の他端部を電極
パッド14に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いることにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置10の低背化を
図ることができる。
However, as shown in FIG. 15, first, one end of a wire 18 is connected to the metal film 13 and then the metal film 13 is connected.
A method may be employed in which the wire 18 is drawn out to the electrode pad 14 and the other end of the wire 18 is connected to the electrode pad 14. As described above, first, the wire 1 is formed on the metal film 13.
8 is connected, and then the other end of the wire 18 is connected to the electrode pad 14 by using a so-called reverse wire bonding method, whereby the height of the wire loop can be reduced. The height of the semiconductor device 10 can be reduced.

【0045】また、一般に電極パッド14の配設ピッチ
は金属膜13の配設ピッチに比べて狭く、またワイヤボ
ンディング処理においてファーストボンディングのボン
ディング領域はセカンドボンディングのボンディング領
域よりも広い。よって、配設ピッチの広い金属膜13に
ファーストボンディングを行い、配設ピッチの狭い電極
パッド14にセカンドボンディングを行う構成とするこ
とにより、高密度にワイヤ18の配設を行うことが可能
となる。
In general, the arrangement pitch of the electrode pads 14 is narrower than the arrangement pitch of the metal films 13, and the bonding region of the first bonding in the wire bonding process is wider than the bonding region of the second bonding. Therefore, the first bonding is performed on the metal film 13 having a large arrangement pitch, and the second bonding is performed on the electrode pad 14 having a small arrangement pitch, whereby the wires 18 can be arranged with high density. .

【0046】上記の接続工程が終了すると、続いてリー
ドフレーム20上に半導体素子11を封止するよう樹脂
29を形成し樹脂パッケージ12を形成する封止工程を
実施する。本実施例では、樹脂パッケージ12をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。図16は、接続工程が終
了したリードフレーム20をモールド金型に装着して樹
脂29(梨地で示す)をモールドした直後の状態を示す
概略構成図であり、30はカル,31はランナー,32
はゲートを夫々示している。同図に示されるように、樹
脂パッケージ12はリードフレーム20に一括的に複数
個形成される。尚、モールド直後の状態では、複数個形
成された各樹脂パッケージ12はゲート32に存在する
樹脂29(以下、ゲート内樹脂という)により連結した
状態となっている。
When the above connection step is completed, a sealing step of forming a resin 29 on the lead frame 20 so as to seal the semiconductor element 11 and forming the resin package 12 is performed. In the present embodiment, a method of molding the resin package 12 will be described, but the resin package 12 may be formed by botting. FIG. 16 is a schematic configuration diagram showing a state immediately after the lead frame 20 after the connection step is mounted on a mold and resin 29 (shown in satin) is molded, where 30 is a cull, 31 is a runner, and 32 is a runner.
Indicates the respective gates. As shown in the figure, a plurality of resin packages 12 are collectively formed on a lead frame 20. In a state immediately after the molding, the plurality of resin packages 12 formed are connected by a resin 29 (hereinafter, referred to as a resin in the gate) existing in the gate 32.

【0047】図17は、1個の半導体装置に対応する樹
脂パッケージ12を拡大して示す図である。同図に示さ
れるように、樹脂29はモールド金型(上型)に形成さ
れているキャビティ(図示せず)により所定形状に形成
されると共に、リードフレーム20が下型の機能を奏
し、凹部22の内部(具体的には金属膜13の内部)に
も樹脂29は充填されて樹脂突起17を形成する。ま
た、同時に樹脂29は有底孔部23の内部(具体的には
識別金属膜13Aの内部)にも充填され、識別突起19
を形成する。この状態において、樹脂パッケージ12は
リードフレーム20に添着された状態とされている。
FIG. 17 is an enlarged view showing the resin package 12 corresponding to one semiconductor device. As shown in the figure, the resin 29 is formed in a predetermined shape by a cavity (not shown) formed in a mold (upper die), and the lead frame 20 functions as a lower die, and The resin 29 is also filled inside 22 (specifically, inside the metal film 13) to form the resin protrusion 17. At the same time, the resin 29 also fills the inside of the bottomed hole 23 (specifically, the inside of the identification metal film 13A), and
To form In this state, the resin package 12 is attached to the lead frame 20.

【0048】また、前記したように、本実施例では金属
膜13及び識別金属膜13Aはリードフレーム20の表
面から突出した状態となっており、かつ、樹脂パッケー
ジ12はリードフレーム20を下型として形成される。
従って、樹脂パッケージ12が形成された時点で、金属
膜13及び識別金属膜13Aのリードフレーム表面から
突出した部分(以下、この部分をアンカー部41,41
Aという)は、樹脂パッケージ12内に食い込んだ状態
となっている。
As described above, in this embodiment, the metal film 13 and the discrimination metal film 13A are in a state of protruding from the surface of the lead frame 20, and the resin package 12 has the lead frame 20 as a lower mold. It is formed.
Therefore, when the resin package 12 is formed, the portions of the metal film 13 and the identification metal film 13A protruding from the lead frame surface (hereinafter, these portions are referred to as anchor portions 41, 41).
A) is in a state of being cut into the resin package 12.

【0049】従って、アンカー部41,41Aは樹脂パ
ッケージ12に対してアンカー効果を奏し、これにより
樹脂パッケージ12と金属膜13及び識別金属膜13A
との接合力を増大させることができる。上記のように樹
脂パッケージ12が形成されると、各樹脂パッケージ1
2間に形成されていたゲート内樹脂,ランナー31内に
残存した樹脂,及び刈る30は除去され、図18に示さ
れるように各樹脂パッケージ12は個々独立した構成と
なる。しかるに、前記したように各樹脂パッケージ12
はリードフレーム20に添着された状態となっているた
め、個々独立した状態となっても各樹脂パッケージ12
がリードフレーム20から離脱することはない。
Therefore, the anchor portions 41 and 41A have an anchor effect on the resin package 12, whereby the resin package 12 and the metal film 13 and the identification metal film 13A
Can be increased. When the resin package 12 is formed as described above, each resin package 1
The resin in the gate formed between the two, the resin remaining in the runner 31, and the cutting 30 are removed, and each resin package 12 has an independent configuration as shown in FIG. However, as described above, each resin package 12
Is attached to the lead frame 20, so that each resin package 12
Is not separated from the lead frame 20.

【0050】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図1
9に示されるように個々独立した状態とされた各樹脂パ
ッケージ12の上部に接着テープ等のテープ部材33
(ハッチングを付して示している)を配設する。このテ
ープ部材33は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ12の上部をテープ部材33で連結する
ことにより、リードフレーム20から各樹脂パッケージ
12を分離しても、個々の樹脂パッケージ12をテープ
部材33により位置規制することができる。
When the above sealing step is completed, a tape arranging step is subsequently performed. In the tape installation process,
As shown in FIG. 9, a tape member 33 such as an adhesive tape is provided on the upper part of each resin package 12 which is in an independent state.
(Indicated by hatching). The tape member 33 has a configuration in which an adhesive is applied to one surface of a base tape, and the base tape is formed of a material that is not damaged by an etchant used in a separation process performed later. As described above, by connecting the upper portions of the plurality of resin packages 12 with the tape member 33, even if each resin package 12 is separated from the lead frame 20, the position of each resin package 12 can be regulated by the tape member 33. it can.

【0051】尚、このテープ部材33を配設するタイミ
ングは、樹脂パッケージ12が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ12がテープ部材33により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ12をリードフレーム20か
ら分離し半導体装置10を形成する分離工程が実施され
る。図20は分離工程を示しており、同図に示す例では
リードフレーム20をエッチング液に浸漬させて溶解す
ることにより樹脂パッケージ12をリードフレーム20
から分離させる方法が示されている。
The timing at which the tape member 33 is disposed is not limited to the timing after the resin package 12 is formed. For example, the timing at which the tape member 33 is disposed in the mold before the encapsulation step is performed. A plurality of resin packages 12 may be connected by a tape member 33 when formed. When the above-described tape arranging step is completed, subsequently, a separating step of separating the resin package 12 from the lead frame 20 and forming the semiconductor device 10 is performed. FIG. 20 shows a separation step. In the example shown in FIG. 20, the lead frame 20 is immersed in an etching solution to dissolve the resin package 12 so that the resin
The method of separating from the target is shown.

【0052】この分離工程で用いられるエッチング液
は、リードフレーム20のみを溶解し、金属膜13及び
識別金属膜13Aは溶解しない性質を有するエッチング
液を選定している。従って、リードフレーム20が完全
に溶解されることにより樹脂パッケージ12はリードフ
レーム20から分離される。この際、金属膜13及び識
別金属膜13Aはアンカー部41,41Aが樹脂パッケ
ージ12に埋設された状態となっているため、樹脂突起
17側に配設された状態となる。これにより、図1に示
す半導体装置10が形成される。
As the etching solution used in this separation step, an etching solution having a property of dissolving only the lead frame 20 and not dissolving the metal film 13 and the discrimination metal film 13A is selected. Therefore, the resin package 12 is separated from the lead frame 20 by completely dissolving the lead frame 20. At this time, since the metal film 13 and the identification metal film 13A are in a state where the anchor portions 41 and 41A are buried in the resin package 12, the metal film 13 and the identification metal film 13A are disposed on the resin protrusion 17 side. Thus, the semiconductor device 10 shown in FIG. 1 is formed.

【0053】上記のように、リードフレーム20を溶解
することにより樹脂パッケージ12をリードフレーム2
0から分離する方法を用いることにより、リードフレー
ム20からの樹脂パッケージ12の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。また、金属膜13及び識別金属膜13Aに形成され
たアンカー部41,41Aにより、金属膜13及び識別
金属膜13Aと樹脂パッケージ12との接合力が増大し
ているため、金属膜13を樹脂突起17に、また識別金
属膜13Aを識別突起19に確実に配設することができ
る。
As described above, by dissolving the lead frame 20, the resin package 12 is connected to the lead frame 2.
By using the method of separating from the lead frame 20, the separation process of the resin package 12 from the lead frame 20 can be performed reliably and easily, and the yield can be improved. Further, the bonding force between the metal film 13 and the identification metal film 13A and the resin package 12 is increased by the anchor portions 41 and 41A formed on the metal film 13 and the identification metal film 13A. 17 and the identification metal film 13 </ b> A can be securely disposed on the identification protrusion 19.

【0054】図21は、分離工程が終了した状態の半導
体装置10を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置10はテープ部
材33に接着された状態を維持している。従って、分離
工程が終了後における半導体装置10の扱いを容易とす
ることができる。更に、図21に示される状態でテープ
部材33を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置10を実装基板に自動装
填を行うことも可能となる。
FIG. 21 shows the semiconductor device 10 after the separation step has been completed. As shown in the drawing, the plurality of semiconductor devices 10 maintain the state of being bonded to the tape member 33 at the time when the separation step is completed. Therefore, handling of the semiconductor device 10 after the separation step is completed can be facilitated. Further, by winding and shipping the tape member 33 in the state shown in FIG. 21, it becomes possible to automatically load the semiconductor device 10 onto the mounting board at the time of mounting similarly to the case of the chip component.

【0055】また、上記の製造方法では、従来必要とさ
れたリードの切断処理、及びリードを所定形状(例えば
ガルウィング形状)に成形する工程は不要となり、半導
体装置10の製造工程を簡単化することができる。
Further, in the above-described manufacturing method, the step of cutting the lead and the step of forming the lead into a predetermined shape (for example, a gull wing shape), which are conventionally required, are unnecessary, and the manufacturing process of the semiconductor device 10 can be simplified. Can be.

【0056】[0056]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1及び請求項3
記載の発明によれば、金属膜と樹脂パッケージとの接合
力は増大し、よって金属膜が樹脂突起から剥離すること
を確実に防止することができる。
According to the present invention as described above, the following various effects can be realized. Claim 1 and Claim 3
According to the described invention, the bonding force between the metal film and the resin package is increased, so that the metal film can be reliably prevented from peeling from the resin protrusion.

【0057】更に、請求項1記載の発明によれば、識別
突起をインデックスマークとして用いることができるた
め金属膜(端子)の認識を行うことが可能となり、また
識別突起の高さは樹脂突起の高さより低くなるよう形成
されているため、この識別突起を形成することによる半
導体装置の高さ増大を防止することができる。また、
求項2記載の発明によれば、識別突起に金属膜を被膜形
成したことにより、金属膜は金属光沢があるため識別突
起の認識を容易に行うことができる。また、識別突起に
被膜形成される金属膜は樹脂突起に配設されるのと同一
材質であるため、識別突起及び樹脂突起に一括的に金属
膜を形成する事が可能となる。
Further, according to the first aspect of the present invention, the identification projection can be used as an index mark, so that the metal film (terminal) can be recognized, and the height of the identification projection can be reduced. Since it is formed to be lower than the height, it is possible to prevent the height of the semiconductor device from increasing due to the formation of the identification protrusion. In addition,
According to the invention described in claim 2 , since the metal film is formed on the identification protrusion, the metal film has a metallic luster, so that the identification protrusion can be easily recognized. In addition, since the metal film formed on the identification protrusion is made of the same material as that provided on the resin protrusion, it is possible to collectively form the metal film on the identification protrusion and the resin protrusion.

【0058】更に、請求項4記載の発明によれば、金属
膜形成工程において凹部と孔部の双方に一括的に金属膜
を形成することができ、よって製造工程の簡単化を図る
ことができる。
[0058] Further, according to the fourth aspect of the present invention, it is possible to form a lump of metal films on both the concave and the hole in the metal film forming step, thus it is possible to simplify the manufacturing process .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である半導体装置の断面図で
ある。
FIG. 1 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.

【図2】本発明の一実施例である半導体装置の底面図で
ある。
FIG. 2 is a bottom view of the semiconductor device according to one embodiment of the present invention.

【図3】本発明の一実施例である半導体装置の透視図で
ある。
FIG. 3 is a perspective view of a semiconductor device according to an embodiment of the present invention.

【図4】本発明の一実施例である半導体装置の製造方法
の内、リードフレーム形成工程を説明するための図であ
る(レジスト塗布工程)。
FIG. 4 is a view for explaining a lead frame forming step in the method of manufacturing a semiconductor device according to one embodiment of the present invention (resist coating step).

【図5】リードフレーム形成工程を説明するための図で
ある(レジストパターン形成工程)。
FIG. 5 is a view for explaining a lead frame forming step (resist pattern forming step).

【図6】リードフレーム形成工程を説明するための図で
ある(エッチング工程)。
FIG. 6 is a view for explaining a lead frame forming step (etching step).

【図7】リードフレームに形成される給電部を説明する
ための図である。
FIG. 7 is a diagram for explaining a power supply unit formed on a lead frame.

【図8】リードフレーム形成工程を説明するための図で
ある(金属膜形成工程)。
FIG. 8 is a view for explaining a lead frame forming step (metal film forming step).

【図9】リードフレーム形成工程を説明するための図で
ある(第1のレジスト剥離工程)。
FIG. 9 is a view for explaining a lead frame forming step (first resist stripping step).

【図10】リードフレーム形成工程を説明するための図
である(第1のエッチング工程)。
FIG. 10 is a view for explaining a lead frame forming step (first etching step).

【図11】第1のエッチング工程が終了した状態のリー
ドフレームを示す図である。
FIG. 11 is a view showing the lead frame in a state where the first etching step has been completed;

【図12】リードフレーム形成工程を説明するための図
である(第2のレジスト剥離工程)。
FIG. 12 is a view for explaining a lead frame forming step (second resist stripping step).

【図13】半導体装置の製造方法の一実施例を説明する
ための図である(素子搭載工程)。
FIG. 13 is a view for explaining one embodiment of a method of manufacturing a semiconductor device (element mounting step).

【図14】半導体装置の製造方法の一実施例を説明する
ための図である(接続工程)。
FIG. 14 is a view illustrating an example of a method for manufacturing a semiconductor device (connection step).

【図15】半導体装置の製造方法における接続工程の変
形例を説明するための図である。
FIG. 15 is a view for explaining a modification of the connection step in the method for manufacturing a semiconductor device.

【図16】半導体装置の製造方法の一実施例を説明する
ための図である(封止工程)。
FIG. 16 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (sealing step).

【図17】封止工程が終了したリードフレームを示す断
面図である。
FIG. 17 is a cross-sectional view showing the lead frame after the sealing step has been completed.

【図18】封止工程が終了したリードフレームを示す平
面図及び側面図である。
18A and 18B are a plan view and a side view showing the lead frame after the sealing step has been completed.

【図19】半導体装置の製造方法の一実施例を説明する
ための図である(テープ配設工程)。
FIG. 19 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (tape disposing step).

【図20】半導体装置の製造方法の一実施例を説明する
ための図である(第2のエッチング工程)。
FIG. 20 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (second etching step).

【図21】封止工程が終了した半導体装置を示す平面図
及び側面図である。
21A and 21B are a plan view and a side view showing the semiconductor device after the sealing step has been completed.

【図22】従来の半導体装置の一例を説明するための図
である。
FIG. 22 is a diagram illustrating an example of a conventional semiconductor device.

【図23】従来の半導体装置の一例を説明するための図
である。
FIG. 23 is a diagram illustrating an example of a conventional semiconductor device.

【図24】従来の半導体装置の一例を説明するための図
である。
FIG. 24 is a diagram illustrating an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体装置 11 半導体素子 12 樹脂パッケージ 13 金属膜 13A 識別金属膜 14 電極パッド 17 樹脂突起 18 ワイヤ 19 識別突起 20 リードフレーム 21 金属基材 22 凹部 23 有底孔部 24 エッチングレジスト 24a レジストパターン 25 給電部 26 枠状部 27 連結部 28 リードフレームユニット 33 テープ部材 34 ランナーフレーム 41,41A アンカー部 DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Semiconductor element 12 Resin package 13 Metal film 13A Identification metal film 14 Electrode pad 17 Resin projection 18 Wire 19 Identification projection 20 Lead frame 21 Metal substrate 22 Depression 23 Bottom hole 24 Etching resist 24a Resist pattern 25 Feeding part 26 Frame-shaped part 27 Connecting part 28 Lead frame unit 33 Tape member 34 Runner frame 41, 41A Anchor part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中4丁目1 番1号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中4丁目1 番1号 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中4丁目1 番1号 富士通株式会社内 (56)参考文献 特開 平7−226475(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Takashi Nomoto 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Eiji Eiji Sakota 4-chome, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1-1 Inside Fujitsu Limited (72) Inventor Seiichi Orimo 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (56) References JP-A-7-226475 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 23/50

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
と、 該樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備しており、 前記金属膜の一部に、前記樹脂パッケージ内に食い込む
アンカー部を形成し、 かつ、前記樹脂パッケージの前記金属膜が配設される面
に、前記樹脂突起の高さより低く形成され、前記金属膜
の識別を行う識別突起を形成したことを特徴とする半導
体装置。
1. A semiconductor device, a resin package for encapsulating the semiconductor device, and a resin protrusion protruding from a mounting side surface of the resin package.
Electrically connecting the metal film disposed on the resin protrusion to the electrode pad on the semiconductor element and the metal film.
Connection means for connecting to a part of the metal film and biting into the resin package.
Form anchor partAnd And a surface of the resin package on which the metal film is provided.
The metal film is formed to be lower than the height of the resin protrusion.
A semi-conductor characterized by forming an identification protrusion for identifying
Body device.
【請求項2】 請求項1記載の半導体装置において、前記識別突起に前記樹脂突起に配設されるのと同一材質
よりなる金属膜を被膜形成したことを特徴とする半導体
装置。
2. The semiconductor device according to claim 1, wherein the same material is provided on the identification protrusion as the resin protrusion.
Semiconductor formed by coating a metal film comprising
apparatus.
【請求項3】 凹部内に金属膜が形成されたリードフレ
ームを形成するリードフレーム形成工程と、 前記リードフレームに半導体素子を搭載する素子搭載工
程と、 前記半導体素子に形成された電極パッドと、前記リード
フレームに形成されている前記金属膜とを電気的に接続
する接続工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
膜と共に分離する分離工程とを具備する半導体装置の製
造方法であって、 前記リードフレーム形成工程が、 基材両面にエッチングレジストを塗布するレジスト塗布
工程と、 前記エッチングレジストの凹部形成位置に対応する部位
を除去して所定のレジストパターンを形成するレジスト
パターン形成工程と、 前記基材の凹部形成位置に凹部を形成する第1のエッチ
ング工程と、 前記第1のエッチング工程で形成された凹部内に、金属
膜を形成する金属膜形 成工程と、 前記基材面の凹部形成側の面をエッチングし、前記金属
膜の一部が基材面から突出するよう形成する第2のエッ
チング工程と前記エッチングレジストを除去するレジス
ト除去工程とを含むことを特徴とする半導体装置の製造
方法。
3. A lead frame having a metal film formed in a recess.
Forming a lead frame, and mounting a semiconductor element on the lead frame.
And an electrode pad formed on the semiconductor element, and the lead
Electrical connection with the metal film formed on the frame
Connecting the semiconductor element onto the lead frame.
Forming a resin and forming a resin package; and sealing the resin package from the lead frame to the metal.
Manufacturing a semiconductor device having a separation step of separating with a film
A lead coating step , wherein the lead frame forming step includes applying an etching resist to both surfaces of the base material.
Process and a portion corresponding to the concave portion forming position of the etching resist
That removes and forms a predetermined resist pattern
A pattern forming step, and a first etch for forming a concave portion at a concave portion forming position of the base material.
And ring step, said first recess formed in the etching step, the metal
And the metal film type formed to form a film, the surface of the recess forming side of the substrate surface by etching, the metal
A second edge formed so that a part of the film protrudes from the substrate surface.
And a resist for removing the etching resist
Manufacturing a semiconductor device, comprising:
Method.
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 前記第1のエッチング工程において、 前記凹部の形成と同時に、前記金属膜の識別を行うため
の識別突起を形成する孔部を形成することを特徴とする
半導体装置の製造方法。
4. A method for manufacturing a semiconductor device according to claim 3, wherein
In the first etching step, the metal film is identified at the same time as the formation of the concave portion.
Characterized by forming a hole for forming an identification protrusion
A method for manufacturing a semiconductor device.
JP09048744A 1997-03-04 1997-03-04 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3137323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09048744A JP3137323B2 (en) 1997-03-04 1997-03-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09048744A JP3137323B2 (en) 1997-03-04 1997-03-04 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10247715A JPH10247715A (en) 1998-09-14
JP3137323B2 true JP3137323B2 (en) 2001-02-19

Family

ID=12811801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09048744A Expired - Lifetime JP3137323B2 (en) 1997-03-04 1997-03-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3137323B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169919B2 (en) 1998-12-21 2001-05-28 九州日本電気株式会社 Ball grid array type semiconductor device and method of manufacturing the same
DE19905055A1 (en) 1999-02-08 2000-08-17 Siemens Ag Semiconductor component with a chip carrier with openings for contacting
TW471145B (en) * 1999-06-21 2002-01-01 Noge Electric Ind Co Ltd Package for resin packaging and substrate for terminal formation
JP3560869B2 (en) * 1999-09-24 2004-09-02 シャープ株式会社 Method for manufacturing semiconductor device
JP2001230345A (en) * 2000-02-17 2001-08-24 Sumitomo Metal Mining Co Ltd Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof
JP4395986B2 (en) * 2000-04-24 2010-01-13 住友金属鉱山株式会社 BCC lead frame, manufacturing method thereof, and semiconductor device obtained using the same
JP3510841B2 (en) * 2000-05-09 2004-03-29 三洋電機株式会社 Plate, lead frame, and method of manufacturing semiconductor device
JP4761662B2 (en) * 2001-07-17 2011-08-31 三洋電機株式会社 Circuit device manufacturing method
JP4225794B2 (en) * 2003-01-20 2009-02-18 三洋電機株式会社 Semiconductor device
JP5533350B2 (en) * 2010-06-30 2014-06-25 株式会社デンソー Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10247715A (en) 1998-09-14

Similar Documents

Publication Publication Date Title
JP3155741B2 (en) Semiconductor package with CSP BGA structure
US7932599B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts
US6861295B2 (en) Low-pin-count chip package and manufacturing method thereof
KR100347706B1 (en) New molded package having a implantable circuits and manufacturing method thereof
KR101668141B1 (en) Ic package and method for manufacturing the same
JP3007833B2 (en) Semiconductor device and its manufacturing method, lead frame and its manufacturing method
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
US20020089053A1 (en) Package having array of metal pegs linked by printed circuit lines
US8772089B2 (en) Chip package structure and manufacturing method thereof
JP3137323B2 (en) Semiconductor device and manufacturing method thereof
JP4362163B2 (en) Manufacturing method of semiconductor device
KR100630581B1 (en) Manufacturing method of carrier substrate for producing semiconductor device, and semiconductor device and manufacturing method thereof
US20040042185A1 (en) Tab package and method for fabricating the same
US11764130B2 (en) Semiconductor device
JP3181243B2 (en) Semiconductor device and manufacturing method thereof
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
JP4283240B2 (en) Manufacturing method of semiconductor device
JP2013084858A (en) Lead frame and manufacturing method of the same
KR100558269B1 (en) Metal chip scale semiconductor package and method the same
KR100800135B1 (en) Method for fabricating chip size package
JP3077649B2 (en) Semiconductor device using TCP tape
JPH07326690A (en) Package for semiconductor device and semiconductor device
JP2516394Y2 (en) Semiconductor device
JP2006324270A (en) Semiconductor device and its manufacturing method
JP2000260897A (en) Carrier for semiconductor device and manufacture of the carrier, and manufacture of the semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term