JP2013084858A - Lead frame and manufacturing method of the same - Google Patents
Lead frame and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013084858A JP2013084858A JP2011225182A JP2011225182A JP2013084858A JP 2013084858 A JP2013084858 A JP 2013084858A JP 2011225182 A JP2011225182 A JP 2011225182A JP 2011225182 A JP2011225182 A JP 2011225182A JP 2013084858 A JP2013084858 A JP 2013084858A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- width
- lead frame
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Abstract
Description
本発明はリードフレームおよびその製造方法に関する。 The present invention relates to a lead frame and a manufacturing method thereof.
近年、電子機器の小型化・軽量化にともなって、電子機器に実装される半導体装置にも小型化・軽量化が要求されている。特に、リードフレームを用いた半導体装置においては、半導体素子の搭載側であるリードフレームの上面側を樹脂で封止して半導体装置を形成することによって半導体装置の裏面からリードの下面を露出させた、片面封止型の半導体装置が生産されている。 In recent years, as electronic devices have become smaller and lighter, semiconductor devices mounted on electronic devices have been required to be smaller and lighter. In particular, in a semiconductor device using a lead frame, the lower surface of the lead is exposed from the back surface of the semiconductor device by forming the semiconductor device by sealing the upper surface side of the lead frame on the semiconductor element mounting side with resin. Single-sided semiconductor devices have been produced.
このような片面封止型の半導体装置に用いられるリードフレームは、銅などの導体箔をエッチングもしくはプレス加工することによってパターンが形成されたものである。リードフレームは、図９（ａ）に示すように、半導体素子（半導体チップ）を搭載する搭載面１０２ａを有するダイパッド１０２と、ダイパッド１０２の四隅を支持する複数の吊りリード１０４と、ダイパッド１０２の周辺からダイパッド１０２に向かって延びた複数のリード１０３と、により構成されており、これらが周囲の枠部１０５と一体的に形成されている（例えば、特許文献１参照）。このリードフレーム１０１の断面（図９（ａ）のＢ−Ｂ断面、およびＢ´−Ｂ´断面）は、図９（ｂ）および図９（ｃ）に示すようになっており、ダイパッド１０２およびリード１０３における搭載面１０２ａ側の幅が搭載面とは反対側の面１０２ｂ側の幅より狭くなっている。つまり、搭載面１０２ａ側に先細った形状となっている。 A lead frame used in such a single-side sealed semiconductor device has a pattern formed by etching or pressing a conductive foil such as copper. As shown in FIG. 9A, the lead frame includes a die pad 102 having a mounting surface 102a on which a semiconductor element (semiconductor chip) is mounted, a plurality of suspension leads 104 that support four corners of the die pad 102, and the periphery of the die pad 102. And a plurality of leads 103 extending toward the die pad 102, and these are integrally formed with the surrounding frame portion 105 (see, for example, Patent Document 1). The cross section of the lead frame 101 (the BB cross section and the B′-B ′ cross section of FIG. 9A) is as shown in FIGS. 9B and 9C, and the die pad 102 and The width on the mounting surface 102a side of the lead 103 is narrower than the width on the surface 102b side opposite to the mounting surface. That is, the shape is tapered toward the mounting surface 102a.
上記リードフレーム１０１を半導体パッケージに用いる場合、図１０に示すように、ダイパッド１０２には半導体チップ１１１が接着剤を介して搭載され、半導体チップ１１１の電極（図示なし）とリード１０３とがボンディングワイヤ１１２によって電気的に接続される。そして、半導体チップ１１１、リードフレーム１０１、ボンディングワイヤ１１２とは、例えば熱硬化性のエポキシ系樹脂を材料とした封止樹脂１１３によって一体的に封止され、樹脂封止表面実装型の半導体装置１１０となる。このとき、リード１０３の裏面（搭載面とは反対側の面１０２ｂ側）は、半導体装置１１０の外部との電気的接続部分として機能する外部電極となる。 When the lead frame 101 is used for a semiconductor package, as shown in FIG. 10, a semiconductor chip 111 is mounted on the die pad 102 via an adhesive, and electrodes (not shown) of the semiconductor chip 111 and the leads 103 are bonded to bonding wires. 112 is electrically connected. The semiconductor chip 111, the lead frame 101, and the bonding wire 112 are integrally sealed with a sealing resin 113 made of, for example, a thermosetting epoxy resin, and the resin-encapsulated surface mounting type semiconductor device 110. It becomes. At this time, the back surface of the lead 103 (the surface 102 b side opposite to the mounting surface) serves as an external electrode that functions as an electrical connection portion with the outside of the semiconductor device 110.
しかし、特許文献１は、ダイパッド１０２の搭載面１０２ａ側のみを樹脂で封止した構造（片面封止型構造）であるため、リード１０３が脱落して配線のさや抜けが生じ、半導体装置１１０の信頼性が低下するという問題があった。これは、リード１０３の断面形状が図９（ｃ）に示すようなテーパ形状であり、リード１０３と封止樹脂１１３との接触面積が低く、リード１０３が脱落しないだけの十分な密着性を確保することが困難であったためである。 However, since Patent Document 1 has a structure in which only the mounting surface 102a side of the die pad 102 is sealed with a resin (single-sided sealing structure), the lead 103 is dropped to cause the sheath to come off and the wiring of the semiconductor device 110 is reduced. There was a problem that reliability decreased. This is because the cross-sectional shape of the lead 103 is a tapered shape as shown in FIG. 9C, the contact area between the lead 103 and the sealing resin 113 is low, and sufficient adhesion is ensured that the lead 103 does not fall off. It was because it was difficult to do.
一方、接触面積を増加し、封止樹脂の密着性を向上する技術が提案されている（例えば、特許文献２）。特許文献２においては、図１１に示すように、レジスト１０７が形成された導体箔１０６の両面にエッチング液１０８を噴霧することで、ダイパッド１０２やリード１０３を形成して配線パターンを形成する。導体箔１０６を両面からエッチングすることにより、ダイパッド１０２やリード１０３の側面に段差１２０を設けている。また、両面エッチングの際に導体箔１０６のダイパッド１０２となる領域の下部をハーフエッチングすることにより、図１２に示すような段差部１２１を形成している。特許文献２によれば、リードやダイパッドと封止樹脂との接触面積を増加させ、密着性を十分に確保して、高い信頼性を有する半導体装置を得られるとの記載がある。 On the other hand, a technique for increasing the contact area and improving the adhesion of the sealing resin has been proposed (for example, Patent Document 2). In Patent Document 2, as shown in FIG. 11, the die pad 102 and the leads 103 are formed by spraying an etching solution 108 on both surfaces of the conductor foil 106 on which the resist 107 is formed, thereby forming a wiring pattern. By etching the conductor foil 106 from both sides, a step 120 is provided on the side surfaces of the die pad 102 and the lead 103. In addition, a stepped portion 121 as shown in FIG. 12 is formed by half-etching the lower portion of the region that becomes the die pad 102 of the conductive foil 106 during the double-sided etching. According to Patent Document 2, there is a description that a contact area between a lead or a die pad and a sealing resin can be increased to ensure sufficient adhesion and a highly reliable semiconductor device can be obtained.
しかしながら、上記特許文献２においては、封止樹脂１１３の密着性を向上してリード１０３の脱落を防止できるが、高密度な配線の形成が困難となる。これは、導体箔１０６の両面をエッチングして配線パターンを形成する上で、所定のパターンのエッチングレジスト１０７を両面に位置精度良く形成する必要性があるためである。つまり、従来においては、リードの脱落防止と高密度な配線の形成との両立が困難であった。 However, in Patent Document 2, the adhesion of the sealing resin 113 can be improved to prevent the lead 103 from falling off, but it is difficult to form a high-density wiring. This is because it is necessary to form an etching resist 107 having a predetermined pattern on both surfaces with high positional accuracy when the wiring pattern is formed by etching both surfaces of the conductor foil 106. In other words, conventionally, it has been difficult to achieve both the prevention of lead drop-off and the formation of high-density wiring.
本発明は、このような問題を鑑みて成されたもので、その目的は、半導体装置に用いた際のリードの脱落を抑制し、高密度な配線を有するリードフレームおよびその製造方法を提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a lead frame having high-density wiring and a method of manufacturing the lead frame that suppresses lead drop-off when used in a semiconductor device. There is.
本発明の第１の態様は、導体箔をエッチングして形成されており、半導体素子を搭載する搭載面を有するダイパッドおよび複数のリードを有するリードフレームにおいて、前記ダイパッドおよび前記リードは、インヒビタが添加されたエッチング液を用いたウェットエッチングによって前記導体箔を加工して形成されたものであり、前記搭載面とは反対側における前記ダイパッドおよび前記リードの幅が、前記搭載面側における前記ダイパッドおよび前記リードの幅より小さいリードフレームである。 A first aspect of the present invention is formed by etching a conductive foil. In a die pad having a mounting surface on which a semiconductor element is mounted and a lead frame having a plurality of leads, the die pad and the lead are added with an inhibitor. The conductive foil is formed by wet etching using the etched etchant, and the width of the die pad and the lead on the side opposite to the mounting surface is equal to the width of the die pad and the mounting surface on the mounting surface side. The lead frame is smaller than the lead width.
本発明の第２の態様は、第１の態様のリードフレームにおいて、前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部のトップ面における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部のボトム面における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部の水平断面における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ１≒Ｗ３＞Ｗ２、およびｗ１≒ｗ３＞ｗ２の関係式を満足するリードフレームである。 According to a second aspect of the present invention, in the lead frame of the first aspect, the mounting surface side of the die pad and the lead is a top portion, the opposite surface side of the mounting surface is a bottom portion, and the top portion and the bottom When the middle part is defined as the middle part, the width W 1 of the die pad and the width w 1 of the lead on the top surface of the top part, the width W 2 of the die pad on the bottom surface of the bottom part and the width of the lead The width w 2 , the maximum width W 3 of the die pad and the maximum width w 3 of the lead in the horizontal section of the middle portion are expressed by the following relational expressions: W 1 ≈W 3 > W 2 and w 1 ≈w 3 > w 2 Satisfied lead frame.
本発明の第３の態様は、第１の態様のリードフレームにおいて、前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ１＞Ｗ３＞Ｗ２、およびｗ１＞ｗ３＞ｗ２の関係式を満足するリードフレームである。 According to a third aspect of the present invention, in the lead frame of the first aspect, the mounting surface side of the die pad and the lead is a top portion, the opposite surface side of the mounting surface is a bottom portion, and the top portion and the bottom When the middle part is defined as the middle part, the die pad width W 1 and the lead width w 1 in the top part, the die pad width W 2 and the lead width w 2 in the bottom part, the middle part In the lead frame, the maximum width W 3 of the die pad and the maximum width w 3 of the lead satisfy a relational expression of W 1 > W 3 > W 2 and w 1 > w 3 > w 2 .
本発明の第４の態様は、第１の態様のリードフレームにおいて、前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ３＞Ｗ１＞Ｗ２、およびｗ３＞ｗ１＞ｗ２の関係式を満足するリードフレームである。 According to a fourth aspect of the present invention, in the lead frame of the first aspect, the mounting surface side of the die pad and the lead is a top portion, the opposite surface side of the mounting surface is a bottom portion, and the top portion and the bottom When the middle part is defined as the middle part, the die pad width W 1 and the lead width w 1 in the top part, the die pad width W 2 and the lead width w 2 in the bottom part, the middle part In the lead frame, the maximum width W 3 of the die pad and the maximum width w 3 of the lead satisfy the relational expressions of W 3 > W 1 > W 2 and w 3 > w 1 > w 2 .
本発明の第５の態様は、第２〜第４の態様のいずれかのリードフレームにおいて、前記ダイパッドおよび前記リードは、その主面と垂直な面で切断した断面形状において、前記トップ部と前記ミドル部とを結ぶ線が直線状であり、前記ミドル部と前記ボトム部とを結ぶ線は曲線状であるリードフレームである。 According to a fifth aspect of the present invention, in the lead frame according to any one of the second to fourth aspects, the die pad and the lead have a cross-sectional shape cut along a plane perpendicular to a main surface thereof, and the top portion and the lead A line connecting the middle part is a straight line, and a line connecting the middle part and the bottom part is a curved lead frame.
本発明の第６の態様は、第１〜第４の態様のいずれかのリードフレームにおいて、前記ダイパッドおよび前記リードの厚さが５０μｍ以下であるリードフレームである。 A sixth aspect of the present invention is the lead frame according to any one of the first to fourth aspects, wherein the die pad and the lead have a thickness of 50 μm or less.
本発明の第７の態様は、導体箔をエッチングして、半導体素子を搭載する搭載面を有するダイパッドおよび複数のリードを形成するエッチング工程を有するリードフレームの製造方法において、前記エッチング工程は、インヒビタが添加されたエッチング液を所定の圧力および時間で噴霧して前記導体箔の前記搭載面側からエッチングすることで、前記搭載面とは反対側における前記ダイパッドおよび前記リードの幅を、前記搭載面側における前記ダイパッドおよび前記リードの幅より小さくするリードフレームの製造方法である。 According to a seventh aspect of the present invention, there is provided a die frame having a mounting surface on which a semiconductor element is mounted by etching a conductive foil, and a lead frame manufacturing method including an etching process, wherein the etching process comprises an inhibitor. Is etched from the mounting surface side of the conductive foil by spraying an etching solution to which is added at a predetermined pressure and time, so that the width of the die pad and the lead on the side opposite to the mounting surface is set to the mounting surface. The lead frame manufacturing method is smaller than the width of the die pad and the lead on the side.
本発明によれば、半導体装置に用いた際のリードの脱落を抑制し、高密度な配線を有するリードフレームを提供することができる。 According to the present invention, it is possible to provide a lead frame having high-density wiring that suppresses lead dropout when used in a semiconductor device.
以下に、本発明にかかるリードフレームの実施形態について図面を用いて説明する。
図１（ａ）は本発明の一実施形態にかかるリードフレームの平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ断面図であり、図１（ｃ）は図１（ａ）におけるＡ´−Ａ´断面の一部拡大図である。なお、図１（ｂ）および図１（ｃ）においては、リードフレームの半導体チップの搭載面を上側にして示している。
Embodiments of a lead frame according to the present invention will be described below with reference to the drawings.
FIG. 1A is a plan view of a lead frame according to an embodiment of the present invention, FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A, and FIG. It is a partially expanded view of the A'-A 'cross section in (a). In FIGS. 1B and 1C, the semiconductor chip mounting surface of the lead frame is shown on the upper side.
本実施形態のリードフレームは、図１（ａ）に示すように、半導体素子を搭載する搭載面２ａを有するダイパッド２と、ダイパッド２の四隅を支持する複数の吊りリード４と、ダイパッド２の周辺からダイパッド２に向かって延びた複数のリード３と、これらを一体化する枠部５と、を有する。ダイパッド２、リード３、および吊りリード４は、インヒビタ（腐食抑制剤）が添加されたエッチング液を用いたウェットエッチングによって導体箔が加工され、同一平面で一体的に形成されている。 As shown in FIG. 1A, the lead frame of this embodiment includes a die pad 2 having a mounting surface 2a for mounting a semiconductor element, a plurality of suspension leads 4 supporting four corners of the die pad 2, and the periphery of the die pad 2. A plurality of leads 3 extending toward the die pad 2 and a frame portion 5 for integrating them. The die pad 2, the lead 3, and the suspension lead 4 are integrally formed on the same plane by processing the conductive foil by wet etching using an etchant to which an inhibitor (corrosion inhibitor) is added.
ダイパッド２は、インヒビタ（腐食抑制剤）を含むエッチング液により形成されており、吊りリード４により支持されて、枠部５と一体化している。リードフレーム１をその主面と垂直な面で切断したＡ−Ａ断面を示す図１（ｂ）によれば、ダイパッド２の断面形状は搭載面とは反対側（ボトム部）の幅Ｗ２が搭載面側（トップ部）の幅Ｗ１より小さく、逆テーパ形状となっている。すなわち、ダイパッド２はボトム部のボトム面の面積がトップ部のトップ面の面積より小さく、トップ部側に広がったテーパ形状となっている。このため、図２（ａ）に示すように、半導体チップ１１を実装して封止樹脂１３で封止する場合、封止樹脂１３がボトム部に入り込むことでダイパッド２が封止樹脂１３に引っ掛かった状態となる、この結果、ダイパッド２は矢印のようにボトム部側から支持されることになり、ダイパッドのボトム部側への脱離が抑制される。
なお、トップ部とは、図３に示すように、リードフレーム１（ダイパッド２やリード３などを含む）の半導体素子を搭載する搭載面２ａ側の近傍領域（図３中の領域Ｔａ）を示し、ボトム部は、搭載面とは反対側の面２ｂの近傍領域（図３中の領域Ｔｂ）を示す。また、トップ部とボトム部との間の領域（図３中の領域Ｔｃ）をミドル部とする。
The die pad 2 is formed of an etching solution containing an inhibitor (corrosion inhibitor), is supported by the suspension leads 4, and is integrated with the frame portion 5. According to FIG. 1B showing an AA cross section of the lead frame 1 cut along a plane perpendicular to the main surface, the cross-sectional shape of the die pad 2 has a width W 2 on the side opposite to the mounting surface (bottom portion). smaller than the width W 1 of the mounting surface (top portion), and has a reverse tapered shape. That is, the die pad 2 has a taper shape in which the area of the bottom surface of the bottom portion is smaller than the area of the top surface of the top portion and widens toward the top portion. For this reason, as shown in FIG. 2A, when the semiconductor chip 11 is mounted and sealed with the sealing resin 13, the die pad 2 is caught by the sealing resin 13 because the sealing resin 13 enters the bottom portion. As a result, the die pad 2 is supported from the bottom side as indicated by the arrow, and the detachment of the die pad to the bottom side is suppressed.
As shown in FIG. 3, the top portion refers to a region (region T a in FIG. 3) near the mounting surface 2a on which the semiconductor element of the lead frame 1 (including the die pad 2 and the lead 3) is mounted. shown, the bottom part shows the area near the opposite surface 2b (area T b in FIG. 3) to the mounting surface. In addition, a region between the top portion and the bottom portion (region T c in FIG. 3) is a middle portion.
リード３は、ダイパッド２と同様にエッチング液により形成されており、枠部５からダイパッド２の方向に延在している。リード３の形状はダイパッド２と同様に考えることができる。図１（ａ）におけるＡ´−Ａ´断面図を示す図１（ｃ）によれば、リード３はボトム部側がよりエッチングされて、リード３におけるボトム部側の幅ｗ２がトップ部側の幅ｗ１より小さい。また、図１（ｂ）に示すように、枠部５から延在するリード３の端部はボトム部側がよりエッチングされて、ボトム部側の幅ないし長さがトップ部より小さい。つまり、ダイパッド２と同様に、リード３もボトム部のボトム面の面積がトップ部のトップ面の面積より小さく、トップ部側に広がったテーパ形状となっている。このため、図２（ｂ）に示すように封止樹脂１３で封止する場合、封止樹脂１３がリード３のボトム部に入り込むことで、リード３が封止樹脂１３に引っ掛かった状態となる。この結果、リード３は矢印のようにボトム部側から支持されることになり、リード３のボトム部側への脱離が抑制されることになる。
また、リード３は、インヒビタを含むエッチング液により形成されるため、リード３の線幅が狭く、リード間の幅（ピッチ幅）も小さく、高密度な配線となっている。
The lead 3 is formed of an etching solution similarly to the die pad 2, and extends from the frame portion 5 in the direction of the die pad 2. The shape of the lead 3 can be considered similarly to the die pad 2. According to FIG. 1 (c) showing the A'-A'sectional view in FIG. 1 (a), the lead 3 is the bottom portion side is more etched, the width w 2 of the bottom portion side of the lead 3 is the top side width w 1 is less than. Further, as shown in FIG. 1B, the end of the lead 3 extending from the frame portion 5 is more etched on the bottom portion side, and the width or length on the bottom portion side is smaller than the top portion. That is, similar to the die pad 2, the lead 3 has a tapered shape in which the area of the bottom surface of the bottom portion is smaller than the area of the top surface of the top portion and extends toward the top portion. For this reason, when sealing with the sealing resin 13 as shown in FIG. 2B, the lead 3 is caught by the sealing resin 13 when the sealing resin 13 enters the bottom portion of the lead 3. . As a result, the lead 3 is supported from the bottom part side as indicated by the arrow, and the detachment of the lead 3 to the bottom part side is suppressed.
Further, since the lead 3 is formed of an etchant containing an inhibitor, the line width of the lead 3 is narrow, the width between the leads (pitch width) is small, and the lead 3 is a high-density wiring.
ここで、インヒビタが添加されたエッチング液を用いたウェットエッチングについて説明する。
一般的に、導体箔のエッチングにおいては、導体箔の厚さ方向へのエッチングとともに、導体箔の面方向へのエッチング（サイドエッチ）が生じる。このため、形成されるリードの幅が縮小するなどの問題が生じる。この点、本実施形態においては、インヒビタを添加したエッチング液を用いることにより、サイドエッチによる影響を低減している。インヒビタは、有機化合物または無機化合物からなる腐食抑制剤であって、例えば、アゾール系の化合物が挙げられる。インヒビタを含むエッチング液によれば、サイドエッチを抑制して厚さ方向へのエッチングを優先することで（異方性エッチング）、ダイパッドおよびリードの側面形状を平面状（断面形状においては直線状）とすることができる。ただし、本実施形態においては、エッチング条件を適宜変更し、ダイパッドおよびリードのボトム部を過剰にエッチングすることで、ボトム部側に先細った形状としている。また、さらにエッチングを行うことで、ボトム部に凹部を形成しても良い。
Here, wet etching using an etchant to which an inhibitor is added will be described.
In general, in etching of a conductive foil, etching (side etching) in the surface direction of the conductive foil occurs along with etching in the thickness direction of the conductive foil. For this reason, there arises a problem that the width of the formed lead is reduced. In this respect, in this embodiment, the influence of side etching is reduced by using an etchant to which an inhibitor is added. The inhibitor is a corrosion inhibitor made of an organic compound or an inorganic compound, and examples thereof include azole compounds. According to the etchant containing an inhibitor, side etching is suppressed to give priority to etching in the thickness direction (anisotropic etching), and the side surface of the die pad and lead is flat (in the cross-sectional shape, straight) It can be. However, in the present embodiment, the etching conditions are changed as appropriate, and the bottom portion of the die pad and the lead is etched excessively, so that the shape is tapered toward the bottom portion. Moreover, you may form a recessed part in a bottom part by further etching.
本実施形態のリードフレームにおいては、ダイパッドおよびリードは、インヒビタを含むエッチング液を用いたウェットエッチングによって導体箔を加工して形成されており、ダイパッドおよびリードにおけるボトム部の幅がトップ部よりも小さくなっている。そして、その断面形状が逆テーパ状となり、ボトム部側に先細った形状となっている。このため、樹脂で封止した場合にダイパッドやリードが搭載面とは反対側から支持され、リードの脱離などが抑制される。しかも、形成されるリードは線幅が狭く、かつピッチ間隔が小さい高密度な配線となっている。 In the lead frame of this embodiment, the die pad and the lead are formed by processing a conductive foil by wet etching using an etchant containing an inhibitor, and the width of the bottom portion of the die pad and the lead is smaller than that of the top portion. It has become. And the cross-sectional shape becomes a reverse taper shape, and it is a shape which tapered on the bottom part side. For this reason, when encapsulated with resin, the die pad and the lead are supported from the side opposite to the mounting surface, and the detachment of the lead is suppressed. Moreover, the leads formed are high-density wirings having a narrow line width and a small pitch interval.
上記ダイパッドおよびリードは、リードフレームの主面と垂直な面で切断した断面形状において、トップ部とミドル部とを結ぶ線が直線状であり、ミドル部とボトム部とを結ぶ線が曲線状であることが好ましい。具体的には、ダイパッドおよびリードの断面形状が図４（ａ）〜図４（ｃ）に示すような形状となることが好ましい。この断面形状において、トップ部とミドル部との間が直線状となることで、リード３における過度のエッチングによる線幅の減少が少ない。さらに、ミドル部とボトム部とを結ぶ線が曲線状となることで、ダイパッド２やリード３のボトム部の角部が除去され、凹部９が形成されることになる。このため、リード３の線幅の減少が少なくて半導体チップとの接合が良好であるとともに、リードフレーム１の搭載面２ａ側だけでなく、搭載面の反対側の凹部９まで封止樹脂が入り込むことが可能となる。そして、リードなどの脱落（配線のさや抜け）を抑制することができる。 In the die pad and the lead, in a cross-sectional shape cut by a plane perpendicular to the main surface of the lead frame, the line connecting the top portion and the middle portion is linear, and the line connecting the middle portion and the bottom portion is curved. Preferably there is. Specifically, it is preferable that the cross-sectional shapes of the die pad and the lead are as shown in FIGS. 4 (a) to 4 (c). In this cross-sectional shape, since the space between the top portion and the middle portion is linear, the reduction in line width due to excessive etching in the lead 3 is small. Furthermore, since the line connecting the middle part and the bottom part is curved, the corners of the bottom part of the die pad 2 and the lead 3 are removed, and the concave part 9 is formed. For this reason, the reduction of the line width of the lead 3 is small and the bonding with the semiconductor chip is good, and the sealing resin enters not only the mounting surface 2a side of the lead frame 1 but also the recess 9 on the opposite side of the mounting surface. It becomes possible. Then, dropping of leads and the like (wiring sheaths) can be suppressed.
また、上記実施形態のリードフレームにおいて、トップ部におけるダイパッドの幅Ｗ１およびリードの幅ｗ１、ボトム部におけるダイパッドの幅Ｗ２およびリードの幅ｗ２、ミドル部におけるダイパッドの最大幅Ｗ３およびリードの最大幅ｗ３が、Ｗ１≒Ｗ３＞Ｗ２、およびｗ１≒ｗ３＞ｗ２の関係式を満足することが好ましい。リードやダイパッドがこの関係式を満足する場合、その側面が例えば図４（ｂ）に示すような断面形状となる。
または、Ｗ１＞Ｗ３＞Ｗ２、およびｗ１＞ｗ３＞ｗ２の関係式を満足することが好ましい。リードやダイパッドがこの関係式を満足する場合、その側面が例えば図４（ｃ）に示すような断面形状となる。
または、Ｗ３＞Ｗ１＞Ｗ２、およびｗ３＞ｗ１＞ｗ２の関係式を満足することが好ましい。リードやダイパッドがこの関係式を満足する場合、その側面が例えば図４（ａ）に示すような断面形状となる。
これらの構成によれば、封止樹脂がリードフレームの搭載面の反対側まで入り込むことが可能となり、ダイパッドやリードを搭載面の反対側から支持することができる。そして、樹脂とリードフレームとの密着性を向上させ、リードなどのさや抜けをさらに抑制することができる。なお、ミドル部における最大幅とは、水平断面における最大の幅を示す。
In the lead frame of the above embodiment, the die pad width W 1 and the lead width w 1 at the top portion, the die pad width W 2 and the lead width w 2 at the bottom portion, the maximum die pad width W 3 at the middle portion, and It is preferable that the maximum width w 3 of the lead satisfies the relational expressions of W 1 ≈W 3 > W 2 and w 1 ≈w 3 > w 2 . When the lead or die pad satisfies this relational expression, the side surface has a cross-sectional shape as shown in FIG. 4B, for example.
Alternatively, it is preferable that the relational expressions of W 1 > W 3 > W 2 and w 1 > w 3 > w 2 are satisfied. When the lead or die pad satisfies this relational expression, the side surface has a cross-sectional shape as shown in FIG. 4C, for example.
Alternatively, it is preferable that the relational expressions of W 3 > W 1 > W 2 and w 3 > w 1 > w 2 are satisfied. When the lead or die pad satisfies this relational expression, the side surface has a cross-sectional shape as shown in FIG.
According to these configurations, the sealing resin can enter up to the opposite side of the mounting surface of the lead frame, and the die pad and the lead can be supported from the opposite side of the mounting surface. And the adhesiveness of resin and a lead frame can be improved, and the lead | read | reed omission of a lead etc. can be suppressed further. In addition, the maximum width in the middle portion indicates the maximum width in the horizontal section.
リードフレームの厚さは、用いる導体箔の厚さに対応しており、形成されるダイパッドおよびリードの厚さも導体箔の厚さと同等となる。ダイパッドおよびリードの厚さとしては、５０μｍ以下であることが好ましい。このリードフレームを用いることにより、半導体素子が搭載された半導体装置を薄くすることができる。 The thickness of the lead frame corresponds to the thickness of the conductor foil used, and the thickness of the formed die pad and lead is also equal to the thickness of the conductor foil. The thickness of the die pad and the lead is preferably 50 μm or less. By using this lead frame, the semiconductor device on which the semiconductor element is mounted can be thinned.
次に、上記リードフレームの製造方法について説明する。
まず、所定の厚さの導体箔６を用意する（図５（ａ））。導体箔６としては、導電性を有するものであれば特に限定されないが、銅箔であることが好ましい。用いる導体箔６の厚さとしては５０μｍ以下であることが好ましい。
Next, a method for manufacturing the lead frame will be described.
First, a conductor foil 6 having a predetermined thickness is prepared (FIG. 5A). The conductor foil 6 is not particularly limited as long as it has conductivity, but is preferably a copper foil. The thickness of the conductive foil 6 to be used is preferably 50 μm or less.
続いて、導体箔６の表裏両面にレジスト７（ドライフィルムレジストまたは液状のフォトレジスト）を貼り合わせる（図５（ｂ））。このレジスト７のダイパッド２の搭載面２ａ側（図５中の上面）に対して、フォトリソグラフィ法によりレジストパターン７ａを形
成する。一方、搭載面とは反対側の面２ｂ（図５中の下面）に対しては、レジストパターン７ａを形成せず、全面レジスト７ｂとする（図５（ｃ））。
Subsequently, resist 7 (dry film resist or liquid photoresist) is bonded to both the front and back surfaces of the conductor foil 6 (FIG. 5B). A resist pattern 7a is formed on the mounting surface 2a side (upper surface in FIG. 5) of the resist 7 by the photolithography method. On the other hand, the resist pattern 7a is not formed on the surface 2b (the lower surface in FIG. 5) opposite to the mounting surface, and the entire surface resist 7b is formed (FIG. 5C).
続いて、上記レジストパターン７ａの形成された面にエッチングを行い、導体箔６にパターン加工を施すことで、ダイパッド２や複数のリード３を含む配線パターンを形成する（図５（ｄ））。エッチング工程では、インヒビタを添加したエッチング液を用いたウェットエッチングプロセスを行う。ウェットエッチングプロセスでは、図６に示すように、レジストパターン７ａから露出した導体箔６に対して、エッチング液８をスプレー噴霧することで、ボトム部の幅がトップ部より小さいダイパッド２およびリード３を形成する。スプレー噴霧の際に、エッチング液８のスプレー圧およびエッチング液が当たる時間（エッチング時間）を適宜調整し、所定の形状のリードおよびダイパッドを形成する。
ここで、本実施形態のエッチング工程について説明する。エッチング工程においては、噴霧するエッチング液のスプレー圧およびエッチング時間を調整することで、リードやダイパッドの断面形状を図７（ａ）〜図７（ｉ）に示す形状とすることができる。
従来においては、最もリード間のスペースが狭いリードの断面形状が、図７（ｅ）に示す矩形状（トップ面の面積＝ミドル部における最大面積＝ボトム面の面積）となるように、スプレー圧を０．１５ＭＰａ以上０．５ＭＰａ以下、エッチング時間を６０秒以上１２０秒以下としていた。一方、本実施形態においては、スプレー圧またはエッチング時間を増加させてボトム部を過剰にエッチングすることにより、リード３やダイパッド２におけるボトム部の幅がトップ部の幅より小さく、ボトム部側に先細った形状としている。ボトム部側を過剰にエッチングする条件としては、以下の（１）〜（４）のいずれかの条件が好ましい。下記条件において、エッチング時間またはスプレー圧の比較対象は図７（ｅ）の条件となっている。
（１）エッチング時間を＋１０秒以上長く、かつ、エッチングスプレ圧を＋０．０５ＭＰａ以上弱く設定することで、図７（ｃ）に示す断面形状の配線を形成することができる。
（２）スプレー圧を変化させず、エッチング時間を＋１０秒以上長く設定することで、図７（ｆ）に示す断面形状の配線を形成することができる。
（３）エッチング時間を変化させず、スプレー圧を＋０．０５ＭＰａ以上強く設定することで、図７（ｈ）に示す断面形状の配線を形成することができる。
（４）エッチング時間を＋１０秒以上長く、かつ、スプレー圧を＋０．０５ＭＰａ以上強く設定することで、図７（ｉ）に示す断面形状の配線を形成することができる。
なお、図５および図６においては、上記エッチング条件（３）の場合のリードフレームの断面図を示している。また、図７ではリードの断面形状を示すが、ダイパッドの側面も同様の形状となる。
Subsequently, the surface on which the resist pattern 7a is formed is etched, and the conductor foil 6 is patterned to form a wiring pattern including the die pad 2 and the plurality of leads 3 (FIG. 5D). In the etching process, a wet etching process using an etchant to which an inhibitor is added is performed. In the wet etching process, as shown in FIG. 6, an etching solution 8 is sprayed onto the conductive foil 6 exposed from the resist pattern 7a, so that the die pad 2 and the lead 3 whose bottom part width is smaller than the top part are formed. Form. When spraying, the spray pressure of the etching solution 8 and the time (etching time) that the etching solution hits are appropriately adjusted to form leads and die pads having a predetermined shape.
Here, the etching process of this embodiment will be described. In the etching process, the cross-sectional shape of the lead and the die pad can be changed to the shapes shown in FIGS. 7A to 7I by adjusting the spray pressure of the etching solution to be sprayed and the etching time.
Conventionally, the spray pressure is such that the cross-sectional shape of the lead with the narrowest space between the leads becomes a rectangular shape (top surface area = maximum area in the middle portion = bottom surface area) shown in FIG. Of 0.15 MPa to 0.5 MPa and an etching time of 60 seconds to 120 seconds. On the other hand, in this embodiment, the bottom part is excessively etched by increasing the spray pressure or the etching time so that the width of the bottom part in the lead 3 and the die pad 2 is smaller than the width of the top part and tapers toward the bottom part side. The shape is As conditions for excessive etching of the bottom portion side, any of the following conditions (1) to (4) is preferable. Under the following conditions, the comparison target of the etching time or spray pressure is the condition of FIG.
(1) By setting the etching time to be longer than +10 seconds and the etching spray pressure to be weaker than +0.05 MPa, the cross-sectional wiring shown in FIG. 7C can be formed.
(2) By setting the etching time to be longer than +10 seconds without changing the spray pressure, the cross-sectional wiring shown in FIG. 7F can be formed.
(3) The wiring having the cross-sectional shape shown in FIG. 7 (h) can be formed by changing the spray pressure to +0.05 MPa or more without changing the etching time.
(4) By setting the etching time longer by +10 seconds or more and setting the spray pressure stronger by +0.05 MPa or more, the cross-sectional wiring shown in FIG. 7I can be formed.
5 and 6 show cross-sectional views of the lead frame under the etching condition (3). 7 shows the cross-sectional shape of the lead, the side surface of the die pad has the same shape.
上述したエッチング条件により配線パターンを形成した後に、水酸化ナトリウムを主成分とした薬液を用いてレジストパターン７ａなどを剥離し、本実施形態のリードフレーム１を得る（図５（ｅ））。得られたリードフレーム１には、実装時の半導体チップや基板との接合を向上するために、両面に表面処理（例えばＮｉ／Ｐｄ／Ａｕめっき）を施しても良い。 After the wiring pattern is formed under the above-described etching conditions, the resist pattern 7a and the like are peeled off using a chemical solution mainly composed of sodium hydroxide to obtain the lead frame 1 of the present embodiment (FIG. 5E). The obtained lead frame 1 may be subjected to surface treatment (for example, Ni / Pd / Au plating) on both sides in order to improve the bonding with a semiconductor chip or a substrate during mounting.
（半導体装置）
次に、上記リードフレームを用いた樹脂封止表面実装型の半導体装置およびその製造方法について説明する。以下においては、リードフレームを用いた実装方法について説明する。
(Semiconductor device)
Next, a resin-encapsulated surface-mount type semiconductor device using the lead frame and a manufacturing method thereof will be described. Hereinafter, a mounting method using a lead frame will be described.
まず、上記で得られたリードフレーム１のダイパッド２に、例えば非導電性ペーストの接着剤（図示せず）を介し半導体チップ１１を搭載し固着する（図５（ｆ））。続いて、半導体チップ１１上の各電極パッド（図示せず）とそれに対応するリード１２とをＡｕ等
からなる導電性のボンディングワイヤ１２で電気的に接続する（図５（ｇ））。続いて、半導体チップ１１、リード３、ダイパッド２、吊りリード４、およびボンディングワイヤ１２を一体的に被覆するように封止樹脂１３を塗布して、半導体チップ１１などの上面および側面領域を封止する（図５（ｈ））。この時、リード３やダイパッド２などのボトム部の凹部９にまで封止樹脂１３が入り込み、ボトム部に比べ太めの配線のミドル部やトップ部が封止用樹脂に引っかかる事で、リードなどの下方向への脱落を防止することができる。その後、ダイアモンドブレードを用いたダイシングや金型を用いた打ち抜きにより、余分な枠部５を取り除き、半導体装置１０を得る。
First, the semiconductor chip 11 is mounted and fixed to the die pad 2 of the lead frame 1 obtained as described above via, for example, a non-conductive paste adhesive (not shown) (FIG. 5F). Subsequently, each electrode pad (not shown) on the semiconductor chip 11 and the corresponding lead 12 are electrically connected by a conductive bonding wire 12 made of Au or the like (FIG. 5G). Subsequently, a sealing resin 13 is applied so as to integrally cover the semiconductor chip 11, the lead 3, the die pad 2, the suspension lead 4, and the bonding wire 12, thereby sealing the upper surface and side regions of the semiconductor chip 11 and the like. (FIG. 5 (h)). At this time, the sealing resin 13 enters the bottom recess 9 such as the lead 3 or the die pad 2, and the middle part or top part of the wiring that is thicker than the bottom part is caught by the sealing resin. Falling down can be prevented. Thereafter, the excess frame portion 5 is removed by dicing using a diamond blade or punching using a mold, and the semiconductor device 10 is obtained.
得られた半導体装置１０は、図８に示すように、半導体チップ１１が封止樹脂１３で封止されてリード３などと一体的になっている。図８（ｂ）に示すように、本実施形態のリードフレーム１を用いて形成された半導体装置１０においては、リード３などが封止樹脂１３に取り込まれた状態となっており、リード３の脱落（配線のさや抜け）が抑制され、高い信頼性を有する。 In the obtained semiconductor device 10, as shown in FIG. 8, the semiconductor chip 11 is sealed with a sealing resin 13 and integrated with the leads 3 and the like. As shown in FIG. 8B, in the semiconductor device 10 formed using the lead frame 1 of the present embodiment, the lead 3 and the like are in a state of being taken in the sealing resin 13. Dropping (wiring sheaths) is suppressed, and high reliability is achieved.
次に、本発明の実施例について説明する。 Next, examples of the present invention will be described.
まず、幅９０ｍｍの銅箔（ＨＣＬ２ＺＲ（２ＺＲ０ＦＣ）−５０μｍ（５０μｍ厚，日立電線株式会社製））を用意して、ドライフィルムレジストを両面に張り合わせた。このドライフィルムレジストに対して、フォトリソグラフィ法により、銅箔の一方の面（搭載面側）にレジストパターンを形成し、他方の面には全面レジストを形成した。このレジストパターンをエッチングレジストとして用いて、インヒビタが添加されたエッチング液（ＥＸＥ６２００、ＭＥＣ株式会社製）によるウェットエッチングプロセス行って、銅箔にパターン加工を施すことで、配線パターン（ダイパッドやリードを含む）を形成した。その後、水酸化ナトリウムを主成分とした薬液を用いてエッチングレジストを剥離して、本実施例のリードフレーム（マトリクスリードフレーム）を得た。このリードフレームに、実装時の半導体チップや基板との接合のために必要な表面処理（例えばＮｉ／Ｐｄ／Ａｕめっき）を両面に施した。得られたリードフレームは、縦４８ｍｍ、横１７１ｍｍの大きさであって、形成されたリードの線幅は５０μｍで、最小の配線間隔は５０μｍとなっていた。 First, a copper foil having a width of 90 mm (HCL2ZR (2ZR0FC) -50 μm (50 μm thickness, manufactured by Hitachi Cable Ltd.)) was prepared, and a dry film resist was bonded to both sides. With respect to this dry film resist, a resist pattern was formed on one surface (mounting surface side) of the copper foil by a photolithography method, and an entire resist was formed on the other surface. Using this resist pattern as an etching resist, a wet etching process is performed with an etchant (EXE6200, manufactured by MEC Co., Ltd.) to which an inhibitor is added, and the copper foil is subjected to pattern processing, whereby a wiring pattern (including a die pad and a lead is included). ) Was formed. Thereafter, the etching resist was peeled off using a chemical solution mainly composed of sodium hydroxide to obtain a lead frame (matrix lead frame) of this example. The lead frame was subjected to surface treatment (for example, Ni / Pd / Au plating) necessary for bonding with a semiconductor chip or a substrate during mounting on both sides. The obtained lead frame was 48 mm long and 171 mm wide. The formed lead had a line width of 50 μm and a minimum wiring interval of 50 μm.
次に、上記で得られたマトリクスリードフレームを用いて、半導体チップの実装を行った。
各ダイパッドに、非導電性ペーストの接着剤を介して、半導体チップを搭載し固着した。次に、搭載された半導体チップの各パッドとそれに対応するリードとをＡｕ等からなる導電性のボンディングワイヤで電気的に接続した。最後に、半導体チップ、ボンディングワイヤ、ダイパッド、およびリードの上面および側面領域を封止用樹脂で封止して、半導体装置を製造した。
Next, the semiconductor chip was mounted using the matrix lead frame obtained above.
A semiconductor chip was mounted and fixed to each die pad via a non-conductive paste adhesive. Next, each pad of the mounted semiconductor chip and the corresponding lead were electrically connected by a conductive bonding wire made of Au or the like. Finally, the semiconductor chip, the bonding wire, the die pad, and the top and side regions of the lead were sealed with a sealing resin to manufacture a semiconductor device.
実施例で製造された半導体装置においては、リードなどの脱落による配線抜けがなく、高い信頼性を有する半導体装置であることがわかった。 It was found that the semiconductor device manufactured in the example is a highly reliable semiconductor device with no wiring missing due to dropping of leads or the like.
１ リードフレーム
２ ダイパッド
２ａ 搭載面
２ｂ 搭載面とは反対側の面
３ リード
４ 吊りリード
５ 枠部
１０ 半導体装置
１１ 半導体チップ
１２ ボンディングワイヤ
１３ 封止樹脂
DESCRIPTION OF SYMBOLS 1 Lead frame 2 Die pad 2a Mounting surface 2b Surface on the opposite side to mounting surface 3 Lead 4 Hanging lead 5 Frame part 10 Semiconductor device 11 Semiconductor chip 12 Bonding wire 13 Sealing resin
Claims (7)
前記ダイパッドおよび前記リードは、インヒビタが添加されたエッチング液を用いたウェットエッチングによって前記導体箔を加工して形成されたものであり、
前記搭載面とは反対側における前記ダイパッドおよび前記リードの幅が、前記搭載面側における前記ダイパッドおよび前記リードの幅より小さいことを特徴とするリードフレーム。 In a lead frame having a die pad having a mounting surface on which a semiconductor element is mounted and a plurality of leads, formed by etching a conductor foil,
The die pad and the lead are formed by processing the conductor foil by wet etching using an etchant to which an inhibitor is added,
The lead frame, wherein a width of the die pad and the lead on the side opposite to the mounting surface is smaller than a width of the die pad and the lead on the mounting surface side.
前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部のトップ面における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部のボトム面における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部の水平断面における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ１≒Ｗ３＞Ｗ２、およびｗ１≒ｗ３＞ｗ２の関係式を満足することを特徴とするリードフレーム。 The lead frame according to claim 1,
The top surface of the top portion when the mounting surface side of the die pad and the lead is the top portion, the surface opposite to the mounting surface is the bottom portion, and the middle portion is between the top portion and the bottom portion. The die pad width W 1 and the lead width w 1 , the die pad width W 2 and the lead width w 2 on the bottom surface of the bottom portion, and the maximum width W 3 of the die pad in the horizontal section of the middle portion And the maximum width w 3 of the lead satisfies the relational expressions of W 1 ≈W 3 > W 2 and w 1 ≈w 3 > w 2 .
前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ１＞Ｗ３＞Ｗ２、およびｗ１＞ｗ３＞ｗ２の関係式を満足することを特徴とするリードフレーム。 The lead frame according to claim 1,
The die pad in the top portion when the mounting surface side of the die pad and the lead is a top portion, the opposite surface side of the mounting surface is a bottom portion, and the middle portion is between the top portion and the bottom portion. width W 1 and the width w 1 of the lead of, the said die pad width W 2 and the width w 2 of the lead of the bottom portion, the maximum width of the die pad at the middle portion W 3 and the maximum width w 3 of the lead , W 1 > W 3 > W 2 and w 1 > w 3 > w 2 .
前記ダイパッドおよび前記リードにおける前記搭載面側をトップ部、前記搭載面の反対の面側をボトム部、前記トップ部と前記ボトム部との間をミドル部としたときに、前記トップ部における前記ダイパッドの幅Ｗ１および前記リードの幅ｗ１、前記ボトム部における前記ダイパッドの幅Ｗ２および前記リードの幅ｗ２、前記ミドル部における前記ダイパッドの最大幅Ｗ３および前記リードの最大幅ｗ３が、Ｗ３＞Ｗ１＞Ｗ２、およびｗ３＞ｗ１＞ｗ２の関係式を満足することを特徴とするリードフレーム。 The lead frame according to claim 1,
The die pad in the top portion when the mounting surface side of the die pad and the lead is a top portion, the opposite surface side of the mounting surface is a bottom portion, and the middle portion is between the top portion and the bottom portion. width W 1 and the width w 1 of the lead of, the said die pad width W 2 and the width w 2 of the lead of the bottom portion, the maximum width of the die pad at the middle portion W 3 and the maximum width w 3 of the lead , W 3 > W 1 > W 2 and w 3 > w 1 > w 2 .
前記ダイパッドおよび前記リードの厚さが５０μｍ以下であることを特徴とするリードフレーム。 In the lead frame according to any one of claims 1 to 5,
A lead frame wherein the die pad and the lead have a thickness of 50 μm or less.
前記エッチング工程は、インヒビタが添加されたエッチング液を所定の圧力および時間で噴霧して前記導体箔の前記搭載面側からエッチングすることで、前記搭載面とは反対側における前記ダイパッドおよび前記リードの幅を、前記搭載面側における前記ダイパッドおよび前記リードの幅より小さくすることを特徴とするリードフレームの製造方法。 In a method of manufacturing a lead frame having an etching step of etching a conductive foil to form a die pad having a mounting surface on which a semiconductor element is mounted and a plurality of leads,
The etching step is performed by spraying an etchant to which an inhibitor is added at a predetermined pressure and time and etching from the mounting surface side of the conductor foil, so that the die pad and the lead on the side opposite to the mounting surface are etched. A method of manufacturing a lead frame, wherein the width is smaller than the width of the die pad and the lead on the mounting surface side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011225182A JP2013084858A (en) | 2011-10-12 | 2011-10-12 | Lead frame and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011225182A JP2013084858A (en) | 2011-10-12 | 2011-10-12 | Lead frame and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013084858A true JP2013084858A (en) | 2013-05-09 |
Family
ID=48529725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011225182A Pending JP2013084858A (en) | 2011-10-12 | 2011-10-12 | Lead frame and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013084858A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025303A (en) * | 2014-07-24 | 2016-02-08 | 大日本印刷株式会社 | Multifaceted body of lead frame, multifaceted body of lead frame with resin, and multifaceted body of semiconductor device |
| JP2018074067A (en) * | 2016-11-01 | 2018-05-10 | 旭化成エレクトロニクス株式会社 | Semiconductor device |
-
2011
- 2011-10-12 JP JP2011225182A patent/JP2013084858A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025303A (en) * | 2014-07-24 | 2016-02-08 | 大日本印刷株式会社 | Multifaceted body of lead frame, multifaceted body of lead frame with resin, and multifaceted body of semiconductor device |
| JP2018074067A (en) * | 2016-11-01 | 2018-05-10 | 旭化成エレクトロニクス株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI587414B (en) | Advanced quad flat non-leaded package structure and manufacturing method thereof | |
| JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
| US20150076675A1 (en) | Leadframe package with wettable sides and method of manufacturing same | |
| JP6370071B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8937376B2 (en) | Semiconductor packages with heat dissipation structures and related methods | |
| JP5232394B2 (en) | Manufacturing method of semiconductor device | |
| US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| TW201813034A (en) | Lead frame and electronic component device | |
| JP4498378B2 (en) | Substrate and manufacturing method thereof, circuit device and manufacturing method thereof | |
| JP5784280B2 (en) | Electronic device package and manufacturing method | |
| JP4329678B2 (en) | Manufacturing method of lead frame used in semiconductor device | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JP2014078658A (en) | Substrate for semiconductor package and manufacturing method of the same | |
| JP2020053420A (en) | Lead frame and manufacturing method thereof | |
| JP2005286057A (en) | Circuit device and its manufacturing method | |
| JP3137323B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2013084858A (en) | Lead frame and manufacturing method of the same | |
| US20220173017A1 (en) | Semiconductor device | |
| JP2006147918A (en) | Semiconductor device | |
| KR20130023432A (en) | Lead frame structure for semiconductor packaging, manufacturing method of the same and manufacturing method of semiconductor package by using the same | |
| KR101128999B1 (en) | Manufacturing method for chip package and chip package produced by the method | |
| JP6679799B2 (en) | Light emitting device | |
| JP2012164936A (en) | Semiconductor device manufacturing method | |
| JP7145414B2 (en) | Lead frame and its manufacturing method, and semiconductor device and its manufacturing method | |
| JP6923299B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices |