JP2813436B2 - Metal-based multilayer circuit board - Google Patents
Metal-based multilayer circuit boardInfo
- Publication number
- JP2813436B2 JP2813436B2 JP2205107A JP20510790A JP2813436B2 JP 2813436 B2 JP2813436 B2 JP 2813436B2 JP 2205107 A JP2205107 A JP 2205107A JP 20510790 A JP20510790 A JP 20510790A JP 2813436 B2 JP2813436 B2 JP 2813436B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit board
- metal
- metal base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属ベース板上に回路パターンが２層以上
積層されている金属ベース多層回路基板に関するもので
ある。Description: TECHNICAL FIELD The present invention relates to a metal-based multilayer circuit board in which two or more circuit patterns are laminated on a metal base plate.
金属ベース回路基板は、金属ベース板の片面に絶縁層
を介して回路パターンを形成したものである。このよう
な金属ベース回路基板において、例えば電力用大電流回
路パターンと信号用小電流回路パターンとを混載する必
要のある場合は従来、金属ベース板上に大電流回路パタ
ーンと小電流回路パターンとを絶縁層を介して順次積層
して、多層回路基板としていた（特公平１−33959号公
報、実開昭63−182570号公報等）。The metal base circuit board has a circuit pattern formed on one side of a metal base plate via an insulating layer. In such a metal base circuit board, for example, when it is necessary to mix a large current circuit pattern for power and a small current circuit pattern for signals, conventionally, a large current circuit pattern and a small current circuit pattern are formed on a metal base plate. They were sequentially laminated via an insulating layer to form a multilayer circuit board (Japanese Patent Publication No. 1-33959, Japanese Utility Model Publication No. Sho 63-182570).
しかしこのような多層回路基板では、部品を実装する
場合、最上層の回路パターン上に実装せざるをえず、そ
の部品が発熱性のものである場合には、部品と金属ベー
ス板との間に絶縁層や内層回路パターンが介在するた
め、金属ベース板側への放熱性がわるくなるという問題
がある。However, in such a multilayer circuit board, when components are mounted, they have to be mounted on the circuit pattern of the uppermost layer. In this case, there is a problem that the heat dissipation to the metal base plate side is deteriorated because the insulating layer and the inner layer circuit pattern are interposed.
これを回避するには、発熱性の部品は金属ベース板上
に実装することとし、回路パターンはその部分を避けて
形成することが考えられるが、このようにすると配線密
度が低下するという問題が生じる。To avoid this, it is conceivable to mount the heat-generating component on a metal base plate and form the circuit pattern avoiding that part. However, this has the problem of reducing the wiring density. Occurs.
また、上層の回路パターンと内層の回路パターンとを
接続する場合は、金属ベース板に達しない非貫通穴を形
成し、その穴の内面にメッキを施したり、穴内に半田を
充填したりすることになるが、非貫通穴の形成は、積層
後穴加工あるいは穴加工後積層のどちらの工程をとるに
しても極めて困難であり、かつ内面メッキや半田充填加
工も面倒である。Also, when connecting the upper layer circuit pattern and the inner layer circuit pattern, form a non-through hole that does not reach the metal base plate, apply plating to the inner surface of the hole, or fill the hole with solder. However, it is extremely difficult to form a non-through hole regardless of the step of hole processing after lamination or lamination after hole processing, and the inner surface plating and solder filling processing are also troublesome.
本発明は、上記のような課題を解決した金属ベース多
層回路基板を提供するもので、その構成は、金属ベース
板上に絶縁層を介して第一の回路パターンを有する回路
基板の上に、絶縁基板の少なくとも片面に第二の回路パ
ターンを有する上層回路基板が積層一体化されている金
属ベース多層回路基板において、上記上層回路基板が第
一の回路パターンに載らないように積層されていて、第
一の回路パターンが全て露出していることを特徴とする
ものである。The present invention provides a metal-based multilayer circuit board that has solved the above-described problems, and its configuration is on a circuit board having a first circuit pattern via an insulating layer on a metal base plate, In a metal-based multilayer circuit board in which an upper circuit board having a second circuit pattern is laminated and integrated on at least one surface of an insulating substrate, the upper circuit board is laminated so as not to be placed on the first circuit pattern, It is characterized in that the first circuit pattern is entirely exposed.
このようにすれば、熱伝導性が良好で金属ベース板へ
の放熱性も良好な第一の回路パターン上に部品を実装で
きるため、部品の放熱性を良好に保てる。また第一の回
路パターンと第二の回路パターンを接続する場合には、
第一の回路パターンの露出部分と第二の回路パターンと
をワイヤーボンディング等により簡単に接続することが
可能となる。With this configuration, the component can be mounted on the first circuit pattern having good thermal conductivity and good heat dissipation to the metal base plate, and thus good heat dissipation of the component can be maintained. Also, when connecting the first circuit pattern and the second circuit pattern,
The exposed portion of the first circuit pattern and the second circuit pattern can be easily connected by wire bonding or the like.
なお金属ベース板上の絶縁層には熱伝導性を高めるた
め、無機フィラーを混入しておくことが望ましい。Note that it is desirable to mix an inorganic filler in the insulating layer on the metal base plate in order to increase thermal conductivity.
図−１は本発明の参考例を示す。符号１はアルミ板、
銅板あるいは鉄板等からなる金属ベース板、３は金属ベ
ース板１上に絶縁層２を介して形成された大電流用の第
一の回路パターンである。この第一の回路パターン３は
金属ベース板１上に絶縁層２を介して厚さが例えば70μ
ｍ、または105μｍ程度の比較的厚い銅箔を張り付け、
所要の回路パターンにエッチングすることにより形成さ
れるものである。銅箔の表面には後のワイヤーボンティ
ングを可能とするためニッケルめっき等を施しておくこ
とが好ましい。絶縁層２は例えばエポキシ樹脂にAl
2O3、SiO2、BN、AlN等の無機フィラーを混入して熱伝導
性を高めたものである。FIG. 1 shows a reference example of the present invention. 1 is an aluminum plate,
The metal base plate 3 made of a copper plate, an iron plate, or the like is a first circuit pattern for a large current formed on the metal base plate 1 via the insulating layer 2. The first circuit pattern 3 has a thickness of, for example, 70 μm on the metal base plate 1 via the insulating layer 2.
m, or paste a relatively thick copper foil of about 105μm,
It is formed by etching a required circuit pattern. It is preferable that the surface of the copper foil be plated with nickel or the like in order to enable later wire bonding. The insulating layer 2 is made of, for example, Al
The thermal conductivity is increased by mixing inorganic fillers such as 2 O 3 , SiO 2 , BN, and AlN.
次に符号４は上層回路基板で、絶縁基板５の両面（片
面でも可）に信号回路用の第二の回路パターン6A・6Bを
形成し、所要箇所で両面の回路パターン6A・6Bをスルー
ホール７により導通させたものである。第二の回路パタ
ーン6A・6Bは厚さが例えば18μｍまたは35μｍ程度の比
較的薄い銅箔を絶縁基板５の両面に張り付け、スルーホ
ール加工後、所要の回路パターンにエッチングすること
により形成されるものである。銅箔表面には後のワイヤ
ーボンディングを可能にするためニッケルめっき等を施
しておくことが好ましい。Next, reference numeral 4 denotes an upper layer circuit board, and second circuit patterns 6A and 6B for signal circuits are formed on both sides (one side is also possible) of the insulating board 5, and the circuit patterns 6A and 6B on both sides are formed in required places through holes. 7 is made conductive. The second circuit patterns 6A and 6B are formed by attaching a relatively thin copper foil having a thickness of, for example, about 18 μm or 35 μm to both sides of the insulating substrate 5, etching through a required circuit pattern after processing through holes. It is. It is preferable that the copper foil surface is subjected to nickel plating or the like in order to enable later wire bonding.
この上層回路基板４は、前記金属ベース板１と絶縁層
２と第一の回路パターン３とからなる回路基板上に接着
材層８を介して張り付けられている。また上層回路基板
４は第一の回路パターン３上に位置する部分の一部が打
抜き加工等により欠落させてあり、この部分では第一の
回路パターン３が露出した状態となっている。The upper circuit board 4 is adhered to a circuit board including the metal base plate 1, the insulating layer 2, and the first circuit pattern 3 via an adhesive layer 8. In the upper circuit board 4, a part of a portion located on the first circuit pattern 3 is partially removed by punching or the like, and the first circuit pattern 3 is exposed in this portion.
この露出部分3aは、発熱性の部品９の実装部や、第二
の回路パターン6Aとの接続部となるものである。この参
考例では第一の回路パターンの露出部分3a上に部品９が
共晶半田11によって固定され、部品９のリード12が第二
の回路パターン6Aに接続されている。また第一の回路パ
ターンの他の露出部分3aはボンディングワイヤー10によ
り第二の回路パターン6Aに接続されている。The exposed portion 3a serves as a mounting portion of the heat-generating component 9 and a connection portion with the second circuit pattern 6A. In this reference example, the component 9 is fixed on the exposed portion 3a of the first circuit pattern by eutectic solder 11, and the lead 12 of the component 9 is connected to the second circuit pattern 6A. The other exposed portion 3a of the first circuit pattern is connected to the second circuit pattern 6A by a bonding wire 10.
なお上層回路基板４は、第一の回路パターン３を有す
る回路基板上に、絶縁ペーストで絶縁層を形成し、その
上に導電ペーストで回路パターンを印刷することにより
形成することもできる。Note that the upper circuit board 4 can also be formed by forming an insulating layer with an insulating paste on a circuit board having the first circuit pattern 3 and printing the circuit pattern with a conductive paste thereon.
図−２は本発明の他の参考例を示すものであるが、金
属ベース多層回路基板としての構成は前記参考例のもの
と実質的に同じである。したがって図−１と同一部分に
は同一符号を付し、金属ベース多層回路基板としての説
明は省略する。この参考例は第一の回路パターン３上に
実装する部品がベアチップ部品13である場合を示してい
る。ベアチップ部品13は高温半田14によりヒートスプレ
ッダー15上に固定した上で、そのヒートスプレッダー15
を通常の共晶半田11により第一の回路パターンの露出部
分3a上に固定することにより実装される。またベアチッ
プ部品13の端子部と第二の回路パターン6Aとはボンディ
ングワイヤー10により接続される。FIG. 2 shows another embodiment of the present invention. The configuration as a metal-based multilayer circuit board is substantially the same as that of the above-mentioned embodiment. Therefore, the same portions as those in FIG. 1 are denoted by the same reference numerals, and the description of the metal-based multilayer circuit board is omitted. This reference example shows a case where the component mounted on the first circuit pattern 3 is a bare chip component 13. The bare chip component 13 is fixed on the heat spreader 15 by the high-temperature solder 14 and then the heat spreader 15 is fixed.
Is mounted on the exposed portion 3a of the first circuit pattern by using ordinary eutectic solder 11. The terminal portion of the bare chip component 13 and the second circuit pattern 6A are connected by a bonding wire 10.
図−３は本発明の実施例を示す。この金属ベース多層
回路基板は、金属ベース板１上に絶縁層２を介して第一
の回路パターン３を有する回路基板の上に、絶縁基板５
の両面に第二の回路パターン6A・6Bを有する上層回路基
板４が積層一体化されているものにおいて、上層回路基
板４が第一の回路パターン３に載らないように積層され
ていて第一の回路パターン３が全て露出しており、その
露出部分の一部が部品実装部または第二の回路パターン
6Aとの接続部となっているものである。なお13は図−２
の場合と同様にして第一の回路パターン３上に実装され
たベアチップ部品であり、その端子部と第一の回路パタ
ーン３はボンディングワイヤー10により接続されてい
る。また第一の回路パターン３と第二の回路パターン6A
もボンディングワイヤー10により接続されている。その
他の構成は図−２と同じであるので、同一部分には同一
符号を付して説明を省略する。FIG. 3 shows an embodiment of the present invention. This metal-based multilayer circuit board is provided on an insulating substrate 5 having a first circuit pattern 3 on a metal base plate 1 with an insulating layer 2 interposed therebetween.
The upper circuit board 4 having the second circuit patterns 6A and 6B is laminated and integrated on both surfaces of the first circuit pattern 3. The upper circuit board 4 is laminated so as not to be placed on the first circuit pattern 3, The circuit pattern 3 is entirely exposed, and a part of the exposed portion is a component mounting portion or a second circuit pattern.
This is the connection with 6A. 13 is Fig. 2
The bare chip component mounted on the first circuit pattern 3 in the same manner as in the above case, and its terminal portion and the first circuit pattern 3 are connected by the bonding wire 10. The first circuit pattern 3 and the second circuit pattern 6A
Are also connected by a bonding wire 10. Other configurations are the same as those in FIG. 2, and therefore, the same portions are denoted by the same reference numerals and description thereof will be omitted.
図−３のような構成にすると、接着材層８によって第
一の回路パターン３による凹凸を埋め込む必要がないた
め、接着材層８の厚さを薄くできると共に、接着材の選
定、積層条件の設定が容易になる。With the configuration as shown in FIG. 3, it is not necessary to embed the unevenness due to the first circuit pattern 3 by the adhesive layer 8, so that the thickness of the adhesive layer 8 can be reduced, the selection of the adhesive, and Setting is easy.
以上説明したように本発明によれば、金属ベース板と
の熱流通性が良好な第一の回路パターン上に部品を実装
するようにしたので、部品の金属ベース板側への放熱性
を良好に保つことができる。また第一の回路パターンの
露出部分を利用して、第一の回路パターンと第二の回路
パターンとをワイヤーボンディング等により接続するこ
とができるため、接続工程がきわめて簡単になるという
利点がある。さらに接着材層によって第一の回路パター
ンによる凹凸を埋め込む必要がないため、接着材層の厚
さを薄くできると共に、接着材の選定、積層条件の設定
が容易になるという利点がある。As described above, according to the present invention, since the components are mounted on the first circuit pattern having good heat flow with the metal base plate, heat radiation to the metal base plate side of the components is improved. Can be kept. Further, since the first circuit pattern and the second circuit pattern can be connected by wire bonding or the like using the exposed portion of the first circuit pattern, there is an advantage that the connection process is extremely simplified. Furthermore, since it is not necessary to embed the unevenness due to the first circuit pattern by the adhesive layer, there is an advantage that the thickness of the adhesive layer can be reduced, and the selection of the adhesive and the setting of the lamination conditions are facilitated.
【図面の簡単な説明】 図−１および図−２は本発明の参考例を示す断面図、図
−３は本発明に係る金属ベース多層回路基板の実施例を
示す断面図である。 1:金属ベース板 2:絶縁層 3:第一の回路パターン 3a:露出部分 4:上層回路基板 5:絶縁基板 6A・6B:第二の回路パターン 8:接着材層 9:部品 10:ボンディングワイヤー 13:ベアチップ部品BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 and 2 are cross-sectional views showing a reference example of the present invention, and FIG. 3 is a cross-sectional view showing an embodiment of a metal-based multilayer circuit board according to the present invention. 1: Metal base plate 2: Insulation layer 3: First circuit pattern 3a: Exposed part 4: Upper circuit board 5: Insulation board 6A ・ 6B: Second circuit pattern 8: Adhesive layer 9: Component 10: Bonding wire 13: bare chip parts
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋元 満 東京都千代田区丸の内２丁目６番１号 古河電気工業株式会社内 (56)参考文献 特開 昭62−217698（ＪＰ，Ａ) 特開 昭61−7698（ＪＰ，Ａ) 特開 昭61−96760（ＪＰ，Ａ) 実開 昭59−132661（ＪＰ，Ｕ) 特公 昭56−19120（ＪＰ，Ｂ２) 特公 昭46−16858（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/05,1/14,3/46────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Mitsuru Akimoto 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. (56) References JP-A-62-217698 (JP, A) JP-A Sho JP-A-61-96760 (JP, A) JP-A-61-96760 (JP, A) JP-A-59-132661 (JP, U) JP-B-56-19120 (JP, B2) JP-B-46-16858 (JP, A) B2) (58) Field surveyed (Int.Cl. 6 , DB name) H05K 1 / 05,1 / 14,3 / 46
Claims (1)
路パターンを有する回路基板の上に、絶縁基板の少なく
とも片面に第二の回路パターンを有する上層回路基板が
積層一体化されている金属ベース多層回路基板におい
て、上記上層回路基板が第一の回路パターンに載らない
ように積層されていて、第一の回路パターンが全て露出
していることを特徴とする金属ベース多層回路基板。An upper circuit board having a second circuit pattern on at least one side of an insulating substrate is laminated and integrated on a circuit board having a first circuit pattern on a metal base plate via an insulating layer. A metal-based multilayer circuit board, wherein the upper circuit board is laminated so as not to be placed on the first circuit pattern, and the first circuit pattern is entirely exposed.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26198789 | 1989-10-09 | ||
| JP1-261987 | 1989-10-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204996A JPH03204996A (en) | 1991-09-06 |
| JP2813436B2 true JP2813436B2 (en) | 1998-10-22 |
Family
ID=17369430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205107A Expired - Lifetime JP2813436B2 (en) | 1989-10-09 | 1990-08-03 | Metal-based multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813436B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073767A (en) | 2008-09-17 | 2010-04-02 | Jtekt Corp | Multilayer circuit board |
| JP5087048B2 (en) * | 2009-06-25 | 2012-11-28 | パナソニック株式会社 | Circuit board with integrated heat dissipation components |
-
1990
- 1990-08-03 JP JP2205107A patent/JP2813436B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03204996A (en) | 1991-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| US6297074B1 (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
| US5173844A (en) | Integrated circuit device having a metal substrate | |
| JP2784522B2 (en) | Electronic component mounting substrate and method of manufacturing the same | |
| JP2813436B2 (en) | Metal-based multilayer circuit board | |
| JP2001077228A (en) | Printed wiring board for semiconductor package and manufacture thereof | |
| JP3931696B2 (en) | Electronic equipment | |
| JP4510975B2 (en) | Circuit board | |
| JP2012209590A (en) | Electronic component mounting multilayer wiring board and manufacturing method of the same | |
| JP3684517B2 (en) | Semiconductor device | |
| JP3117688B2 (en) | Semiconductor package for surface mounting | |
| JP2872531B2 (en) | Semiconductor module substrate and semiconductor device using the same | |
| JP2970075B2 (en) | Chip carrier | |
| JP2669286B2 (en) | Composite lead frame | |
| JP2003338579A (en) | Wiring board with radiator plate | |
| JP3039485B2 (en) | Semiconductor package for surface mounting and method of manufacturing the same | |
| JPH08255868A (en) | Semiconductor device and manufacture thereof | |
| JPH04119653A (en) | Integrated circuit element | |
| JPH0358455A (en) | Semiconductor package | |
| JP3854131B2 (en) | Wiring board with heat sink | |
| JP2865166B1 (en) | Resin-sealed electronic components | |
| JP2779843B2 (en) | Electronic component mounting board and electronic component package | |
| JP2532400Y2 (en) | Hybrid IC | |
| JP2004111431A (en) | Power module and its manufacturing method | |
| JP2504262Y2 (en) | Semiconductor module |