JP2810205B2

JP2810205B2 - データセルストリーム結合方法

Info

Publication number: JP2810205B2
Application number: JP11884090A
Authority: JP
Inventors: ヤクゥエスマリーフェルベークロベルト
Original assignee: アーテーエンテーネットワークシステムスインターナショナルビーヴェー
Priority date: 1989-05-10
Filing date: 1990-05-10
Publication date: 1998-10-15
Anticipated expiration: 2013-10-15
Also published as: EP0406925B1; NL8901171A; JPH02308641A; DE69015901T2; DE69015901D1; EP0406925A1; US5119372A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は２つの各入力データセルストリーム用のデー
タ入力と出力データセルストリーム用のデータ出力とを
有するATDマルチプレクサ内で２つのデータセルストリ
ームを単一の出力データセルストリームに結合する方法
に関するものである。また、本発明はこのような方法を
実現するためのATDマルチプレクサに関するものであ
る。

〔従来の技術〕

この種方法およびATDマルチプレクサは、非同期時分
割（Asynchronous Time−Devision）と呼ばれるATDおよ
び情報処理装置（以下端末装置またはターミナルとい
う）を含むATDネットワークにおいて使用されている。
このようなネットワークにおいては、見出しおよびデー
タフィールドを有するパケット形状のデジタル情報を結
合し、２つの連続するパケット間に固定の時間間隔をも
たせて伝送するようにしており、２つの連続するデータ
含有パケット間の時間間隔は整数パケット長としてい
る。この場合、見出しはパケットがスイッチされるアド
レスを示すアドレスフィールドを含み、データフィール
ドはデジタル情報を含む。また、同じように、見出しは
パケットが任意のデジタル情報を含まないことを示す
“空白セル（empty cell）”コードを含む。パケットは
またデータセルとも呼ばれる。ATDマルチプレクサは入
力データセルストリームを単一の出力データセルストリ
ームに結合する。入力データセルストリームは端末装置
または前のATDマルチプレクサから発生し、出力データ
セルストリーム内のデータセルはそれらのアドレスフィ
ールドにしたがって、他の端末装置、他のマルチプレク
サまたはネットワークの出力に転送される。

ATDネットワークはスピーチ（通話）、画像またはコ
ンピュータデータを転送するために使用される。これら
の形状のデジタル情報はデータセルのバーストで伝送す
ることを可とする。この好例としては、伝送されるデー
タ間に情報転送のない可変時間間隔で見出されるような
パーソナルコンピュータからのデータストリームがあ
る。妨害を受けないような方法でATDネットワーク内を
伝送可能なデータレートは最大値により制限されるが、
データセルの大量供給の結果として最大の許容可能デー
タレートを超える可能性もあり、この場合には、ATDネ
ットワーク内に内部トラヒックの混雑状態（コンジェス
チョン）が起る。

家庭内でユーザが使用するように小形のATDネットワ
ークを使用する場合は、混雑（コンジェスチョン）の結
果として情報を失うことは左程重大なこととはいえな
い。例えば、電話通話の１つまたは複数のデータセルが
失われることは許容可能である。この場合、諒解度は低
下したとしても、失われたデータセルの数が大きくなら
ない限りは、会話が不可能になるという必然性はない。
過大なデータセルの喪失に対抗する可能性としては、多
量の情報が提供されたとき一時的にデータを蓄積させる
ためのバッファの使用があるが、そうした場合でもなお
データセルを失なう機会は残るという問題が存在する。

〔発明が解決しようとする課題〕

本発明の目的は上述の混雑状態に関して解決を与え、
できるだけ多くの情報転送を保持しうるような方法を提
供しようとするものである。

〔課題を解決するための手段〕

この目的を達成するため、本発明によるデータセルス
トリーム結合方法においては、２つの各入力データセル
ストリーム用のデータ入力と出力データセルストリーム
用のデータ出力とを有するATDマレチプレクサ内で２つ
のデータセルストリームを単一の出力データセルストリ
ームに結合する方法において、データ入力からデータ出
力へのデータセルストリーム転送の場合における内部ト
ラヒック混雑状態の発生を検出し、内部トラヒック混雑
状態の検出時に、関連のATDマルチプレクサデータ入力
に関連する混雑信号送信器に第１の値を有する内部混雑
信号を伝送するようにしたこと、ATDマルチプレクサに
より受信される外部混雑信号の第１の値に応じて、デー
タ入力を介してのデータセルストリームの転送をブロッ
クするようにしたこと、内部トラヒック混雑状態が一掃
（クリア）された後、クリア状態に対応する内部トラヒ
ック混雑信号を遅延モードで混雑信号送信器に転送する
ようにするか、外部混雑信号の第２の値がATDマルチプ
レクサにより遅延モードで受信されるようにするか、外
部混雑信号の第１の値から第２の値への変化が検出され
たとき、データセルストリーム転送のブロッキングを遅
延モードで解除するようにしたことを特徴とする。

その入力を介してデータセルストリームを転送させる
ATDマルチプレクサのデータ入力に関連するバッファが
一杯（full状態）であり、かつ関連のデータ入力に次の
データセルが提供されている場合には、２進内部混雑信
号の第１の値が生成されるようにする。この第１の値は
関連のマルチプレクサ内に内部混雑状態が起っているこ
とを示す。また、内部混雑信号の第２の値は、マルチプ
レクサ内に内部混雑状態が起っていないことを示す。内
部混雑信号は関連のデータ入力に関連する混雑信号送信
器により第２のATDマルチプレクサに転送されるように
する。この場合、情報信号の信号方向はアップストリー
ム（upstream）である。第2ATDマルチプレクサは外部か
ら到来することの混雑信号を外部混雑信号として受信
し、外部混雑信号が第１の値を有する場合、第２マルチ
プレクサはそれに応じてその２つのデータ入力の１つを
ブロックする。かくして、第1ATDマルチプレクサへのデ
ータ供給は低減されることになる。

第2ATDマルチプレクサの他のデータ入力を介してのデ
ータ転送は前述の状態に保持される。次に、その後、第
1ATDマルチプレクサにおいてなお混雑状態が検出される
場合、これは、混雑状態が第2ATDマルチプレクサのブロ
ックされていないデータ入力を介してのデータセルスト
リームに起因することを意味する。その場合には、内部
トラヒックの混雑状態はこのブロックされていないデー
タ入力においても検出され、それに応じて第２マルチプ
レクサ内で内部混雑信号が生成される。その後、上述の
プロセスは、データ入力のブロッキングによりデータの
供給が低減され、混雑状態がもはや検出されなくなるま
で、他のマルチプレクサ内で反復される。このように、
本発明の目的は、前述のプロセスにより、換言すれば、
マルチプレクサ内に内部トラヒックの混雑を生じさせる
ようなデータ供給を除去するか、あるいは少なくとも低
減させることにより、これを達成することができる。

ひとたび、第1ATDマルチプレクサ内の内部トラヒック
の混雑状態が一掃されたことが検出されると、内部混雑
信号は直ちにクリア状態に関連する第２の値を得る。第
２のアップストリームATDマルチプレクサが直ちにこの
第２の値を報知された場合は、混雑状態が再度直ちに生
成される可能性があり、これにより、第1ATDマルチプレ
クサ内に混雑状態と非混雑状態の急激な交番が起りうる
という欠陥を生ずる。この欠陥を取除くため、第2ATDマ
ルチプレクサのブロックされたデータ入力のブロッキン
グを遅延モードで解除するようにしている。

本発明方法の一実施例によるときは、２つのデータ入
力の１つにスイッチプライオリティを割当てるようにし
たこと、外部混雑信号の第１の値の検出時にプライオリ
ティを有しないデータ入力を介してのデータセルストリ
ームの転送をブロックするようにしたことを特徴とす
る。

単一データ入力にスイッチプライオリティを割当てる
ことにより、データセルをデータ出力に転送するための
他のデータ入力を介してプライオリティが与えられる。
混雑状態がない場合には、プライオリティをもたないデ
ータ入力は、プライオリティを有するデータ入力に空白
（empty）データセルが提供された場合、データ出力に
データセルを転送することができ、混雑状態が起った場
合は、プライオリティをもたないデータ入力はブロック
される。また、２つのうち、より重要な情報を転送しよ
うとするデータ入力にスイッチプライオリティを割当て
ることにより、より重要な情報の転送を充分確保するこ
とができる。

また、本発明方法の他の実施例の場合は、受信外部混
雑信号をブロックされたデータ入力に関連する混雑信号
送信器に伝送するようにしたことを特徴とする。

外部混雑信号の搬送は、あるATDマルチプレクサ内の
データ入力における内部トラヒック混雑状態の発生がこ
のデータ入力に結合されたATDネットワーク内のすべて
のアップストリームATDマルチプレクサに告知されると
いう結果を招来する。かくして、これらのATDマルチプ
レクサはそれらの情報がネットワークの出力に転送され
ないという事実を報知され、この告知への反動として情
報の伝送をストップする。すなわち、その場合には、そ
れは情報を転送しようとするなんらの意識をも有しない
ことによる。

また、本発明方法を実現するためのマルチプレクサの
場合は、該ATDマルチプレクサは２つのデータ入力およ
び１つのデータ出力を含むこと、該ATDマルチプレクサ
は各データ入力に対して内部トラヒック混雑状態を検出
する混雑検出器を含み、検出器の出力を混雑信号送信器
の入力に接続したこと、該ATDマルチプレクサはデータ
入力を介してのデータセルストリームの転送をブロック
するブロッキング手段を具えたこと、該ATDマルチプレ
クサは外部混雑信号を受信する入力ならびにブロッキン
グ手段の入力に接続した出力を有する混雑信号受信器を
含み、各混雑信号受信器に、混雑信号送信器の出力に内
部混雑信号の第２の値を遅延モードで供給するための遅
延素子を設けるようにしたこと、もしくは該混雑信号受
信器に混雑信号受信器の出力に、外部混雑信号の第２の
値を遅延モードで供給するための遅延素子を設けるよう
にしたことを特徴とする。

さらに、本発明マルチプレクサの他の実施例において
は、インピーダンスの一端をデータ入力に接続し、他端
をスイッチ手段を介して基準端子に結合することにより
データ入力をデータ受信ラインに接続可能としたこと、
スイッチ手段をデータ入力に関連する混雑信号送信器の
出力に接続し、内部混雑信号の第１の値に応じて、該イ
ンピーダンスをスイッチオフするようにしたこと、混雑
信号受信器の入力をデータ出力に接続し、この混雑信号
受信器はデータ転送ラインの端部のインピーダンスがス
イッチオフされたかどうかを検出するため、データ出力
に接続したデータ転送ラインにリンクさせた検出手段を
具え、該検出手段の入力および出力により、それぞれ該
混雑信号受信器の入力および出力を構成させるようにし
たことを特徴とする。

第1ATDマルチプレクサのデータ入力をデータバスを介
して第2ATDマルチプレクサのデータ出力に接続する場
合、後者（データバス）はデータ入力用のデータ受信ラ
インおよびデータ出力用のデータ送信ラインを形成す
る。したがって、この場合、データ入力に接続されるイ
ンピーダンスはデータバスの終端特性インピーダンスで
ある。データバスは、信号電圧が高い値を有するとき充
電され、その後インピーダンスを通して放電される漂遊
容量を含む。インピーダンスがスイッチオフされた場合
は、データバスの漂遊容量は最大の利用可能電圧値に充
電され、その後は放電することはできない。第2ATDマル
チプレクサのデータ出力に接続した検出手段は、信号の
ビット周期に比し長い特定の時間間隔に対してデータバ
ス上の電圧が変らなかったことを検出した場合、それら
の出力に混雑信号を生成する。この実施例の利点は第1A
TDマルチプレクサから第2ATDマルチプレクサへの混雑信
号の伝送に付加的配線を必要としないことであり、また
他の利点は、配線の断線あるいはケーブルの非接続が検
出され、同じようにユーザに告知されるということであ
る。

〔実施例〕

以下図面により本発明を説明する。

第１図はネットワークを通じてデータセルストリーム
を分配し、結合させるATDネットワークの一実施例を示
す。ATDネットワークは、例えば公衆電話または公共放
送ネットワークのような他の通信回路網との通信を与え
るネットワークインターフェース３に接続する。

ATDネットワークはATDマルチプレクサ１−1,1−2,…
…,1−ｎを含み、前記ATDマルチプレクサの各々は２つ
のデータ入力4,5、データ出力６、混雑（コンジェスチ
ョン）信号入力14および混雑（コンジェスチョン）信号
出力12,13を具える。また、ATDネットワークは端末装置
（ターミナル）２−1,2−2,……,2−ｍを含み、前記各
端末装置２はデータ入力７、データ出力８および混雑信
号入力15を具える。マルチプレクサ１のデータ入力４お
よび５はデータバス10を介して他のマルチプレクサ１の
データ出力６、端末装置２のデータ出力８またはネット
ワークインターフェース３のデータ出力に接続するを可
とする。また、マルチプレクサ１のデータ出力６は他の
マルチプレクサ１のデータ入力に接続するほか、端末装
置２のデータ入力７またはネットワークインターフェー
ス３のデータ入力に接続することができる。また、端末
装置２のデータ入力７またはデータ出力８はネットワー
クインターフェース３に接続するを可とする。さらに、
マルチプレクサの混雑信号出力12および13は混雑信号導
線11を介して他のマルチプレクサ１の混雑信号入力14ま
たは端末装置２の混雑信号入力15に接続する。

このように、データバス10および混雑信号導線11を介
して端末装置２−1,2−2,……,2−ｍおよびATDマルチプ
レクサ１−1,1−2,……,1−ｎを相互接続するときは、
端末装置間における情報の相互交換が可能となる。相互
交換の例としては内線電話通話またはパーソナルコンピ
ュータ間のデータ交換がある。混雑信号導線11を介して
は２進混雑信号が伝送されるようにする。すなわち、混
雑（コンジェスチョン）が検出されない場合、混雑信号
は論理値“0"を有し、実際に混雑が検出された場合は論
理値“1"を呈するようにする。

マルチプレクサの１つ（例えば、１−ｉ）が内部トラ
ヒックの混雑（congestion）を検出した場合は、マルチ
プレクサ１−ｉは論理値“1"を有する混雑信号を、混雑
導線11を介して２番目のアップストリームマルチプレク
サ１−ｊに送出し、このマルチプレクサ１−ｊがひとた
び論理値“1"を有する混雑信号を受信すると、マルチプ
レクサ１−ｊはこれに応じてそのデータ入力の１つをブ
ロックする。これは、混雑信号を発生したマルチプレク
サ１−ｉへのデータ供給が制限されるという事実を招来
する。かくして、マルチプレクサ１−ｉがもはや内部ト
ラヒック混雑を検出しなくなった場合はマルチプレクサ
１−ｊのデータ入力のブロッキングの遅延解除が行われ
るようにする。この場合、遅延素子は第１マルチプレク
サ１−ｉの第２マルチプレクサ１−ｊの間の混雑信号導
線11内に配置するを可とする。これは第１図においては
明瞭のため図示を省略してある。マルチプレクサ１−ｊ
のデータ入力のブロッキングの遅延解除の他の可能性と
しては、マルチプレクサ１−ｉのそれぞれの混雑信号出
力12および13に遅延素子を接続するか、マルチプレクサ
１−ｊの混雑信号入力14に遅延素子を接続する方法があ
る。前者の場合には、論理値“0"を有する混雑信号がマ
ルチプレクサ１−ｉの混雑信号出力12または13において
遅延され、後者の場合には、マルチプレクサ１−ｊの入
力14において混雑信号が遅延される。

第２図はマルチプレクサ１−ｉの実施例を示す。図示
のように、データ入力４および５はそれぞれの入力回路
31−１および31−２に接続し、前記入力回路31−１およ
び31−２を後述するスイッチ手段40を介してデータ出力
６に接続する。２つの入力回路に関しては、入力回路31
−２は入力回路31−１と全く同じ設計であるので、入力
回路31−１のみを詳細に図示することにする。入力回路
31−１は２つのバッファメモリ32−１および32−２、表
示手段33、混雑検出器34、ANDゲート35ならびに混雑信
号送信器36を含む。表示手段33については以下に詳述す
るが、バッファメモリ32−１および32−２の状態に関す
る信号を生成する。これらの信号はバッファが読出され
ているかいないか、データがバッファに書込まれたかど
うか、バッファが完全に空白または一杯であるか否かを
示す。また、表示手段はこれらの信号により与えられる
情報を使用して、２つのバッファ32−１および32−２の
１つの書込みまたは読出しの制御を行う。混雑検出器34
は既知の在来様式と論理素子により形成する。

データ入力４はデータバスを介してバッファ32−１の
入力46およびバッファ32−２の入力49に接続する。バッ
ファ32−１は、データバスを介して表示手段33の入力53
に接続した出力48を有するほか、入力47を具え、クロッ
ク信号導線を介して前記入力47に表示手段33の出力52を
接続する。バッファ32−２は、バッファ32−１と同じよ
うな方法で表示手段33に接続する。バッファ32−１およ
び32−２との間のデータセルの書込みおよび読出しはク
ロック信号周波数で行われるようにする。

表示手段33は入力56を有し、前記入力56にバス21を介
してマルチプレクサの入力16を接続する。バス21は、第
６図に示すように、セルパルス導線23、クロック信号導
線ならびに空のデータセルがデータ入力に提供されてい
ることを示す“空白セル（empty cell）信号”用導線28
を含む。“空白セル”信号は、第１の論理値はデータセ
ルが空であることを示し、第２の論理値はデータセルが
空でないことを示すような２つの論理値をとることがで
きる。各“空白セル”信号の論理値は、既知の外部中央
制御ユニット（第２図には図示せず）を用いて入力デー
タセルのアドレスフィールドから抽出するようにする。
中央制御ユニットは各マルチプレクサ１に接続する。第
１図においては、明瞭のためその図示を省略してある。

バッファ32−１が一杯（full）の場合は、表示手段33
の出力81は混雑検出器34の入力91に“バッファ−フル
（buffer−full）”信号を供給する。また、バッファ32
−２が一杯の場合は、表示手段33の出力82は混雑検出器
34の入力92に“バッファ−フル”信号を供給する。さら
に、表示手段33の出力83をクロック信号導線を介して混
雑検出器34の入力93に接続する。このクロック信号導線
上のクロック信号は、空でない（non−empty）データセ
ルがデータ入力４に提供されていることを示す。

混雑検出器34はANDゲート35の入力85に接続した出力8
4を有し、前記ANDゲート35の出力を混雑信号送信器36の
入力88に接続する。また、混雑信号送信器36の入力89に
はセルパルス導線23を接続する。セルパルスは、データ
セルを、データ入力４に接続したデータバスと同期させ
るために使用する。混雑信号送信器36の出力90はマルチ
プレクサの混雑信号出力12を構成する。

バッファ32−１および32−２が一杯（full状態）であ
り、かつデータ入力４に無空白（non−empty）データセ
ルが供給される場合は、内部トラヒック混雑状態が起
る。“バッファ−フル（buffer−full）”信号が入力91
および92において同時に検出され、クロック信号が入力
93において検出された場合は、混雑検出器34はその出力
84に論理値“1"を有する混雑信号を生成する。この混雑
信号はANDゲート35を介して混雑信号送信器36の入力88
に供給され、次いで混雑信号送信器36により混雑信号出
力12を介して伝送される。次に、混雑信号検出器34が内
部トラヒック混雑状態の一掃（クリアランス）を検出し
た場合には、論理値“0"を有する遅延混雑信号が混雑信
号出力12に送出される。遅延は、例えば、混雑信号送信
器36内に含まれる遅延素子103から得るようにする。前
記遅延素子103については以下に詳述する。遅延素子の
目的は内部混雑状態がクリアされた直後にデータがバッ
ファに供給されることを回避することである。バッファ
は、データセルの供給により再び完全に一杯の状態にな
り、“バッファ−フル”信号を生成しうるので、内部混
雑状態は直ちに再度検出されるようになる。この問題を
解決するには、約１秒の遅延があれば充分である。

表示手段33はバスを介してスイッチ手段40の入力65に
接続した出力57を有する。このバスはデータセルストリ
ームをデータ出力６にスイッチするための制御信号を伝
送するのに使用する。さらに、表示手段33はデータバス
を介してスイッチ手段40の入力63に接続した出力59なら
びに入力58を有し、前記入力58にクロック信号導体を介
してスイッチ手段40の出力64を接続する。このクロック
信号導線はバッファ32−１および32−２を読出すための
クロック信号を搬送する。入力回路31−２は入力回路31
−１と同じようにしてスイッチ手段40に接続する。

スイッチ手段40はマルチプレクサ１−ｉのデータ出力
６を構成する出力、マルチプレクサの入力19を構成する
入力、ならびにバスを介してマルチプレクサの出力18に
接続した出力を有する。この場合、入力19を介しては、
バッファ32から入力回路31−１および31−２にデータセ
ルを転送するためのクロック信号を受信し、出力18を介
してダウンストリームマルチプレクサ１のバッファ32に
データセルを書込むための制御信号を供給する。

また、スイッチ手段40は、入力回路32−１および31−
２内のバッファ32がその瞬時に読出されていないことを
示す信号を供給するための出力70を含み、この出力70を
プライオリティ（優先順位）手段41の入力75に接続す
る。プライオリティ手段41はデータセルストリームがデ
ータ出力６にスイッチされるためデータ入力４またはデ
ータ入力５を介して優先順位を与えられているかどうか
を示す２進プライオリティ信号を生成する。さらに、ス
イッチ手段40はバス24を介してプライオリティ手段41の
出力76に接続したプライオリティ信号入力72ならびにセ
ルパルス導線23を介して混雑信号受信器37の入力94に接
続した出力73を有するほか、混雑信号入力74を含み、前
記入力74に混雑信号受信器37の出力78を接続する。

また、スイッチ手段40は、混雑信号の反転により得ら
れた入力74における論理値“0"の反転混雑信号に応じて
出力64または出力67においてバッファ32を読出すための
クロック信号をブロックするブロッキング手段としても
作動する。

プライオリティ手段41はバス24を介して混雑信号受信
器37の入力77に接続した出力76を含む、バス24はどのデ
ータ入力がデータ出力６にデータセルを搬送する優先順
位を与えられているかを示す２進プライオリティ信号お
よび反転プライオリティ信号を伝送する。以下の記述に
おいては、プライオリティ信号が論理値“0"を有する場
合は、データ入力４がスイッチプライオリティを有し、
プライオリティ信号が論理値“1"を有する場合はデータ
入力５がスイッチプライオリティを有するものとする。

前述のように、プライオリティ手段41は、バッファ32
−１および32−２が読出されていないことを示す信号を
受信するための入力75を具える。また、プライオリティ
手段41はマルチプレクサのプライオリティ入力20を構成
する入力を有する。前記プライオリティ入力20には、例
えば、ATDネットワーク内のすべてのマルチプレクサ１
用のプライオリティ信号を生成する中央制御ユニット10
2を接続する、プライオリティ手段それ自体については
後述する。

混雑信号受信器37はマルチプレクサの混雑信号入力14
を構成する入力を有するほか、ANDゲート35の入力86に
接続した出力79ならびに入力回路31−２の入力95に接続
した出力80を具える。

混雑信号受信器37には、マルチプレクサ１−ｉの混雑
信号入力14を介して外部混雑信号（これはダウンストリ
ームマルチプレクサ１−ｋから発生する混雑信号であ
る）が供給されるようにし、混雑信号受信器37はその出
力78を介してスイッチ手段40の入力78にこの混雑信号の
反転論理値を供給する。外部混雑信号が論理値“1"（し
たがって反転論理値“0"）を有し、ダウンストリームマ
ルチプレクサ１−ｋにおいて混雑状態が起ったことを示
す場合には、この論理値に応じて、入力19から発出する
クロック信号はスイッチ手段40によりその２つの出力64
または67の１つを介してブロックされる。かくして、入
力回路32−１内のバッファ32または入力回路31−２内の
バッファ32のいずれかが読出されず、データ入力を介し
てのデータセルストリームの転送がブロックされる。

スイッチ手段40は、どの出力においてクロック信号を
ブロックすべきかを決定するため、例えば、２つの出力
の１つを示す制御ユニットを具える。第２図および第５
図に示すような他の可能性はプライオリティ手段41によ
りスイッチ手段40の入力72に供給されるプライオリティ
信号を使用することで、このプライオリティ信号を用い
て、例えば、データセルをデータ出力に搬送するプライ
オリティをもたないデータ入力をブロックするようにす
る。最も重要なデータは通常プライオリティを有するデ
ータ入力を介して伝送されるので、最も肝要なデータの
転送はこのようにして保持される。

さらに、他の可能性は、混雑信号受信器37がブロック
されたデータ入力に関連する混雑信号出力に論理値“1"
を有する外部混雑信号を生成するということである。バ
ス24の第１導線上のプライオリティ信号が論理値“1"を
有する場合は、混雑信号入力14に外部混雑信号が生じた
場合、データ入力４はスイッチオフされる。この場合に
は、論理値“1"を有する混雑信号が混雑信号受信器37の
出力79に導出され、その後混雑信号出力12を介して伝送
される。

また、第２導線上の反転プライオリティ信号が論理値
“1"を有する場合には、混雑信号入力14に論理値“1"を
有する外部混雑信号が生じた場合、データ入力５はスイ
ッチオフされる。この場合には、混雑信号受信器37の出
力80に論理値“1"を有する混雑信号が生成され、次いで
この信号はマルチプレクサ１−ｉの混雑信号出力13を介
して伝送される。混雑信号は、他のマルチプレクサ１へ
の転送のほか、アップストリームの端末装置２にも伝送
される。その場合には、ブロックされたデータ入力への
データセルの転送は役に立たないため、端末装置２はそ
れらの混雑信号入力15における混雑信号に応じてデータ
セルの伝送を停止する。このような特別なオプションを
使用しない場合には、混雑信号受信器37はきわめて簡単
な構造とすることができ、その場合には混雑信号入力14
をインバータを介して出力78に接続するのみで済む。こ
れに関連して、混雑信号受信器37は遅延素子103を具え
るを要しない。

第３図は遅延素子103を示す。遅延素子103は混雑信号
を受信する入力104、セルパルスを受信する入力105、混
雑信号を供給する出力110ならびに反転混雑信号を供給
する出力111を有する。この遅延素子により、例えば混
雑信号送信器36の一部を形成させる場合には、入力104,
105および出力110はそれぞれ入力88,89および出力90に
対応させる。また、遅延素子103はインバータ106、AND
ゲート107、カウンタ108およびフリップフロップ109を
含む。

入力104はインバータ106を介してANDゲート107に接続
するほか、カウンタ108のリセット入力およびフリップ
フロップ108のセット入力にも接続する。入力105は直接
これをANDゲート107に接続する。ANDゲート107はカウン
タ108の入力に接続した出力を有し、前記カウンタ108の
出力をフリップフロップ109のリセット入力に接続す
る。フリップフロップ109の出力はそれぞれ遅延回路103
の出力110および111を構成する。この場合には、入力10
4における混雑信号はフリップフロップ109のセット入力
を介して出力110に供給される。混雑信号が論理値“1"
をとる場合は、入力105におけるセルパルスはANDゲート
107によりブロックされ、カウンタ108はリッセト入力に
おいて混雑信号によりブロックされる。混雑信号がひと
たび論理値“0"をとった場合は、ANDゲート107を介して
カウンタ108をセルパルスが供給され、カウンタ108が最
終カウントに達すると、フリップフロップ109はリセッ
トされる。

第４図は混雑信号受信器37の一実施例を示す。混雑信
号受信器37に遅延素子103および２つのANDゲート112,11
3を含む。遅延素子103の入力104、入力105および出力11
1はマルチプレクサ１−ｉの混雑信号入力14ならびに混
雑信号受信器37の入力94および出力78に対応する。ま
た、遅延素子103の出力110はANDゲート112および113に
接続する。

混雑信号受信器37の入力77に接続したバス24はプライ
オリティ信号および反転プライオリティ信号を搬送する
２つの導線を含み、第１の導線をANDゲート112に接続
し、第２の導線をANDゲート113に接続する。ANDゲート1
12および113の出力はそれぞれ混雑信号受信器37の出力7
9および80に対応する。

第５図はプライオリティ手段41の一実施例を示す。図
示手段41はインバータ114、２つのANDゲート115,116お
よびフリップフロップ117を含む。プライオリティ手段4
1の入力20は直接これをANDゲート115に接続するほか、
インバータ114を介してANDゲート116にも接続する。ま
た、スイッチ手段40の出力70に接続したプライオリティ
手段の入力75をANDゲート115および116にも接続する。
前記ANDゲート115および116の出力をそれぞれフリップ
フロップ117のセット入力およびリセット入力に接続す
る。フリップフロップ117の出力118および119はともに
プライオリティ手段41の出力76を形成し、それぞれプラ
イオリティ信号および反転プライオリティ信号を生成す
る。プライオリティ入力20におけるプライオリティ信号
は入力回路内のバッファ32がその瞬時に読出されていな
い場合フリップフロップ117を制御する。かくして、入
力回路31−１および31−２から発生するデータセルスト
リームの優先順位はデータセルが完全に読出された後に
のみスイッチ可能である。

第６図はバッファ32−１との間でデータセルの書込み
または読出しを行うための回路112−１の回路図を示
す。回路112−１は入力ユニット121を介して入力信号を
受信する。入力ユニット121および回路122−１は第７図
に示すような表示手段33の一部を形成する。入力ユニッ
ト121への入力は第２図示マルチプレクサ１−ｉの入力1
6により形成する。第２図に関し前述したように、バス2
1は入力16に接続するものとし、セルパルス導線23、ク
ロック信号導線27およびデータセル空白信号用導線28に
より形成する。

入力ユニット121はANDゲート123、入力レジスタ124お
よび出力レジスタ125を含む。クロック信号導線27およ
び導線28はこれらをANDゲート123の２つの入力に接続す
る。かくすれば、“空白セル（empty cell）”信号が第
１論理値を有する場合、クロック信号導線上のクロック
信号はANDゲート123により回路122−１にアクセスされ
ず、データセルは回路122−１によりバッファ32−１内
に書込まれることはできない。セルパルス導線23はこれ
をそれぞれ入力レジスタ124および出力レジスタ125の入
力に接続する。また、入力レジスタ124および出力レジ
スタ125はそれぞれゲート128−1,129−１ならびにゲー
ト131−1,132−1,129−１を介してバッファ32−１に接
続するほか、バッファ32−１のようにマルチプレクサ１
のデータ入力４に接続した他のバッファ32−９（図示せ
ず）にも接続する。入力レジスタ124はバッファ32のい
ずれにデータセルを書込むべきかを示し、出力レジスタ
125はいずれのバッファ32からデータセルを読出すべき
かを示す。

回路122−１はカウンタ126−１、ステータスレジスタ
127−１、ORゲート129−１、インバータ130−１、およ
びANDゲート128−1,131−1,132−1,133−1,134−１を含
む。セルパルス導線23はカウンタ126−１のリセット入
力139−１にも接続する。さらに、カウンタ126−１はス
テータスレジスタ127−１のカウント入力に接続した出
力を有する。前記出力はカウンタ126−１が論理値“0"
に達したことを示す。カウンタ126−１の出力はANDゲー
ト134−１にも接続する。ステータスレジスタ127−１は
バッファ32−１にデータセルを書込むためのクロックパ
ルスを受信する第１クロック入力を有し、前記クロック
入力をANDゲート128−１の出力に接続する。また、ステ
ータスレジスタ127−１はバッファ32−１からデータセ
ルを読出すためのクロックパルスを受信する第２クロッ
ク入力を有し、前記クロック入力をANDゲート132−１の
出力152−１に接続する。ステータスレジスタ127−１は
３つのフリップフロップを含み、第１のフリップフロッ
プはどのバッファ32−１が一杯または空白かを示し、第
２のフリップフロップはバッファを書込むことができる
かできないかを示し、第３図のフリップフロップはバッ
ファから読出すことができるかできないかを示すようこ
れらを形成する。第１フリップフロップの出力136−１
は表示手段33の出力81を形成し、バッファ32−１が一杯
の場合には論理値“1"を有し、バッファ32−１が空白の
場合には論理値“0"を有するような２進信号を供給す
る。前記出力136−１はさらにインバータ130−１および
ANDゲート131−１にも接続する。第２フリップフロップ
の出力140−１はバッファ32−１が書込まれている場合
は論理値“0"を有し、バッファ32−１が書込まれていな
い場合は論理値“1"を有するようなバッファ32−１の満
杯／空白状態を表示する２進信号を生成する。出力140
−１は、バッファ32−１と同じデータ入力に接続した他
のバッファ32−ｊとの間でデータセルの書込みまたは読
出しを行う他の回路122−ｊのANDゲート128−ｊに接続
する。かくすれば複数の連続するデータセルを記憶させ
ることが可能となる。第３フリップフロップの出力141
−１は、バッファ32−１が読出されている場合は論理値
“0"を有し、バッファ32−１が読出されていない場合
は、論理値“1"を有するような２進信号を供給する。前
記出力141−１は回路122−ｊ内のANDゲート131−ｊに接
続する。

ANDゲート128−１は４つの入力142−1,143−1,144−
１および145−１を含む。前記各入力には、それぞれ、
バッファ32−１にデータセルを書込むためのクロック信
号を転送し、かつ表示手段33の出力83を構成するANDゲ
ート123の出力、入力レジスタ124の出力137、回路122−
ｊ内のステータスレジスタ127−ｊの出力140−ｊ、なら
びにインバータ130−１の出力を接続する。この出力
（インバータ130−１の出力）は回路122−１の出力146
−１を形成する。ANDゲート128−１の出力はステータス
レジスタ127−１の第１クロック入力に接続するほか、O
Rゲート129−１およびANDゲート133−１にも接続する。
ANDゲート131−１は３つの入力147−1,148−１および14
9−１を有する。前記入力147−１は回路122−１への入
力をも構成し、出力レジスタ125の出力138に接続する。
また、入力148−１はステータスレジスタ127−１の出力
136−１に接続し、入力149−１は回路122−ｊ内のステ
ータスレジスタ127−ｊの出力141−ｊに接続する。AND
ゲート131−１の出力はANDゲート132−１の一方の入力
に接続し、ANDゲート132−１の他方の入力により回路12
2−１の入力153−１を構成する。前記入力153−１には
スイッチ手段40の出力64を接続する。ANDゲート132−１
の出力152−１はステータスレジスタ127−１の第２クロ
ック入力に接続するほか、ORゲート129−１およびANDゲ
ート134−１にも接続する。ANDゲート134−１の出力151
−１はセルパルスを供給するために使用する。表示手段
33の出力52を構成するORゲート129−１の出力はバッフ
ァ32−１の入力47に接続する。バッファ32−１はマルチ
プレクサ１のデータ入力４に接続したデータ入力46を含
むほか、ANDゲート133−１の一方の入力に接続したデー
タ出力48を含む。前記ゲート133−１の一方の入力は表
示手段33の入力53を形成する。ANDゲート133−１は出力
データセル用の入力150−１を有する。

バッファ32−１の読出しまたは書込みはORゲート129
−１の出力52から導出されるクロックパルスをバッファ
32−１のクロック入力にアクセスさせることにより行う
ようにし、256クロックパルスの後完全なデータセルが
書込まれ、または読出されるようにする。したがって、
カウンタ126−１はORゲート129−１の出力52から供給さ
れるクロックパルスの数をカウントする256カウントに
より形成し、かくして書込みまたは読取り走査が終了し
たかどうかを知るようにする。ステータスレジスタ127
−１の３つのフリップフロップはバッファ32−１の状態
を表示する。満杯／空白（full/empty）を表示する第１
のフリップフロップは、カウンタ126−１が論理値“0"
を有し、同時にステータスレジスタの第１クロック入力
にクロックパルスが受信された場合にセットされる。フ
リップフロップはカウンタ126−１が論理値“0"を有
し、同時にステータスレジスタの第２クロック入力にク
ロックパルスが受信された場合にリッセトされる。この
ように、フリップフロップは、セット信号によりバッフ
ァ32−１が一杯であることを表示、リセット信号によ
り、バッファ32−１が空白であることを表示する。バッ
ファ32−１が書込まれているかどうかを表示する第２フ
リップフロップは、カウンタ126−１が論理値“0"を有
せず、同時に第１クロック入力にクロックパルスが受信
されている場合にセットされる。この第２フリップフロ
ップは、カンウタ126−１が論理値“0"を有し、同時に
第１クロック入力にクロックパルスが受信された場合
に、リセットされる。また、バッファ32−１が読出され
ているかどうかを表示する第３フリップフロップは、カ
ウンタ126−１が論理値“0"を有せず、同時に、ステー
タスレジスタの第２クロック入力にクロックパルスが受
信されている場合にセットされ、カウンタが論理値“0"
を有し、同時に第２クロック入力にクロックパルスが受
信された場合に、リセットされる。第３フリップフロッ
プは、セット信号により、バッファ32−１が読出されて
いることを表示し、リセット信号により、バッファ32−
１が読出されていないことを表示する。

バッファ32−１は、ANDゲート123の出力に導出される
クロック信号をANDゲート128−１を介してORゲート129
−１にアクセスさせることにより、その書込みを行う。
このアクセスは、第１に（ANDゲート128−１に論理値
“1"を有する信号を供給することにより）入力レジスタ
124がバッファ32−１を表示し、第２にバッファ32−ｊ
が書込まれておらず（出力140−ｊから論理値“1"を有
する信号が導出）、第３に、バッファ32−１が空白（em
pty）である（ステータスレジスタ127−１の出力81から
論理値“0"を有する信号が導出）という３つの条件のも
とで行われるようにする。

また、バッファ32−１はスイッチ手段40の出力64から
導出されるクロック信号をANDゲート132−１を介してOR
ゲート129−１にアクセスさせることにより、その読出
しを行う。このアクセスは、第１に、（ANDゲート132−
１に論理値“1"を有する信号を供給することにより）出
力レジスタ125がバッファ32−１を表示し、第２に、バ
ッファ32−ｊが読出されておらず（出力141−ｊから論
理値“1"を有する信号を導出）、第３に、バッファ32−
１が一杯（full）である（ステータスレジスタ127−１
の出力81から論理値“1"を有する信号が導出）という３
つの条件のもとで行われるようにする。

第７図は第２図に関して前述した入力回路31−１のブ
ロック図を示す。入力回路32−1,32−２および混雑検出
器34に接続した表示出力33を含む。前記混雑検出器34は
ANDゲートの構造を有する。表示手段33は入力ユニット1
21、関連のバッファ32−1,32−２に属する回路122−1,1
22−２、ANDゲート156,157およびORゲート155,158,159
を含む。

入力ユニット121には第６図に示すように３つの導線2
3,27および28を接続する。セルパルス導線23は、さらに
回路122−１の入力139−１および回路122−１の入力139
−２にも接続する。前記入力ユニット121はさらに３つ
の出力83,137および138を含み、出力83を回路122−１の
入力142−１、回路122−２の入力142−２および混雑検
出器34の入力93に接続し、出力137を回路122−１の入力
143−１および回路122−２の入力143−２に接続し、出
力138を回路122−１の入力147−１および回路122−２の
入力147−２に接続する。

回路122−１および122−２はバス29および30を介して
相互に接続する。バス29は第６図に示すように、出力14
0−１および141−１よりの信号を関連の入力144−２お
よび149−２に伝送する。この場合、出力140−１の信号
はバッファ32−１が書込まれていないことを表示し、出
力141−１の信号はバッファ32−１の読出されていない
ことを表示する。また、バス30はバッファ32−２に対応
する信号を搬送する。さらに、回路122−１の出力52お
よび入力53をそれぞれバッファ32−１のクロック入力47
およびデータ出力48に接続し、回路122−２の出力54お
よび入力52をそれぞれバッファ32−２のクロック入力51
およびデータ出力50に接続する。回路122−１は出力デ
ータセル用の出力150−１、バッファ32−１が書込まれ
ていないことを示す信号用の出力144−１、バッファ32
−１が空白であることを示す信号用の出力146−１、バ
ッファ32−１の一杯であることを示す信号用の出力81−
１、出力セルパルス用の出力151−１、ならびに出力ク
ロックパルス用の出力152−１を有するほか、バッファ3
2−１を読出すための入力クロックパルス用の入力153−
１を含む。これらの出力150−1,141−1,81,151−１およ
び152−１ならびに入力153−１はそれぞれORゲート15
5、ANDゲート156,157,34、ORゲート158および159、なら
びにスイッチ手段40の出力64にこの順序で接続する。ま
た、回路122−２に対応する信号用の出力150−2,141−
2,146−2,82,151−２および152−２ならびに入力153−
２を有し、これらをORゲート155、ANDゲート156,157,3
4、ORゲート158および159ならびにスイッチ手段40の出
力64にその順序で接続する。

回路122−１の入力153−１および回路122−２の入力1
53−２は共同して表示手段33の出力58を形成する。ま
た、ステータスレジスタ127−１の出力136−１およびス
テータスレジスタ127−２の出力136−２はそれぞれ第６
図に示すように、表示手段33の出力81および82を形成
し、前記出力81および82を混雑検出器34の入力91および
92に接続する。表示手段33は出力データセル用の出力5
9、バッファ32−１および32−２が読出されていないこ
とを表示する信号用の出力161、バッファ32−１および3
2−２が空白であることを表示する信号用の出力162、セ
ルパルス導出用出力163およびクロックパルス導出用出
力164を有する。ORゲート155、ANDゲート156,157および
ORゲート158,159の出力はこの順序で表示手段33の出力5
9,161,162,163および164により形成されるようにする。
かくして、出力161,162,163および164により共同して表
示手段33の出力57を形成させるようにする。これらのゲ
ートの出力信号はバスを介してスイッチ手段40の入力65
に転送されるようにする。

第８図はスイッチ手段40の一実施例を示す。図示スイ
ッチ手段40はANDゲート166,167,169,170,171,172,174,1
75および179を含み、さらにORゲート168,173,176,177お
よび178を含む。入力回路31−１のデータ出力プラス入
力回路31−２のデータ出力60をも構成する表示手段33の
データ出力59に関連のANDゲート169および174を介してO
Rゲート176に接続する。ORゲート176の出力はマルチプ
レクサのデータ出力６を構成する。この図では、明瞭の
ため入力回路31−１および31−２内の表示手段33の出力
に対してインデックス１および２を与えるようにしてい
る。出力163−１および163−２はセルパルス導線を介し
てORゲート177に接続し、出力164−１および164−２は
クロック信号導線を介してORゲート178に接続するORゲ
ート177および178の出力は共同してスイッチ手段40の出
力を形成し、これをマルチプレクサの出力18に接続す
る。関連の入力回路31−１および31−２内のバッファ32
が読出されていないことを示す信号を導出するための出
力161−１および161−２をANDゲート179に接続し、前記
ANDゲート179の出力によりスイッチ手段40の出力70を形
成させ、前記出力70をプライオリティ手段41の入力75に
接続する。

ANDゲート166は４つの入力を有する。その１つは混雑
信号受信器37の出力78に接続したスイッチ手段40の入力
74により形成する。また、第２入力はプライオリティ手
段41の出力118に接続し、他の２つの入力を入力回路31
−２内の表示手段33の出力161−２および162−２に接続
する。同様に、ANDゲート172は４つの入力を有し、その
１つは混雑信号受信器37の出力78に接続したスイッチ手
段40の入力74により形成する。また、その第２入力をプ
ライオリティ手段41の出力119に接続し、他の２つの入
力を入力回路31−１内の表示手段33の出力161−１およ
び162−１に接続する。また、ANDゲート167はプライオ
リティ手段41の出力119および入力回路31−２の出力161
−２に接続した２つの入力を有し、ANDゲート171はプラ
イオリティ手段41の出力118および入力回路31−１の出
力161−１に接続した２つの入力を有する。ANDゲート16
6および167の出力はORゲート168を介してANDゲート169
および170に接続する。また、ANDゲート171および172の
出力はORゲート173を介してANDゲート174および175に接
続する。さらに、マルチプレクサの入力19に対応するス
イッチ手段40のクロック入力をANDゲート170および175
に接続し、前記ANDゲート170および175の出力によりス
イッチ手段の関連の出力64および67を形成させる。

スイッチ手段40は、入力回路31−１および31−２のデ
ータ出力59および60におけるデータセルをORゲート176
により結合する。データ出力59におけるデータセルは、
次の４つの条件が満足される場合すなわち、第１に入力
回路31−２から導出されるデータセルがスイッチプライ
オリティを有し（出力118におけるプライオリティ信号
が論理値“1"を有する）、第２に入力回路31−２内のバ
ッファ32が読出されておらず（出力161−２における信
号が論理値“1"を有する）、第３に、入力回路31−２内
のバッファ32が空白であり（出力162−２における信号
が論理値“1"を有する）、第４に、混雑状態が検出され
ない（入力74における反転混雑信号が論理値“1"を有す
る）場合、ANDゲート166の制御のもとにスイッチされ
る。また、データ出力59におけるデータセルは、次の２
つの条件が満足される場合、すなわち、第１に入力回路
31−１から導出されるデータセルがスイッチプライオリ
ティを有し（出力119における反転プライオリティ信号
が論理値“1"を有する）、第２に入力回路31−２内のバ
ッファ32が読出されていない（出力161−２における出
力信号が論理値“1"を有する）場合、ANDゲート167の制
御のもとにスイッチされる。

また、データ出力60におけるデータセルは、次の４つ
の条件が満足される場合、すなわち、第１に入力回路31
−１から導出されるデータセルがスイッチプライオリテ
ィを有し（出力119における信号が論理値“1"を有す
る）、第２に入力回路31−１内のバッファが読出されて
おらず（出力161−１における信号が論理値“1"を有す
る）、第３に入力回路31−１内のバッファ32が空白であ
り（出力162−１における信号が論理値“1"を有す
る）、第４に混雑状態が検出されない（入力74における
反転混雑信号が論理値“1"を有する）場合、ANDゲート1
72の制御のもとにスイッチされる。また、データ出力60
におけるデータセルは、次の２つの条件が満足される場
合、すなわち、第１に、入力回路31−２から導出される
データセルがスイッチプライオリティを有し（出力118
における反転プライオリティ信号が論理値“1"を有す
る）、第２に入力回路31−１内のバッファ32が読出され
ていない（出力161−１における出力信号が論理値“1"
を有する）場合、ANDゲート171の制御のもとにスイッチ
される。

同時に、スイッチ手段40内では、入力19からANDゲー
ト170を介して入力回路31−１へのクロック信号の通過
またはANDゲート175を介して入力回路31−２へのクロッ
ク信号の通過が許容される。この許容はプライオリティ
信号の論理値および反転混雑信号の論理値に従属する。
入力74における反転混雑信号が論理値“0"を有する場
合、これは次のマルチプレクサがもはや任意のデータセ
ルを受信し得ないことを意味する。この場合には、単一
データ入力のデータセルのみがスイッチされ、本実施例
の場合、このデータ入力はプライオリティを有するそれ
である。すなわち、スイッチプライオリティを割当てら
れたデータ入力に接続した２つの入力回路31−１または
31−２の１つのみが、バッファ32からデータセルを読出
すためのクロックパルスを受信し続け、他の入力回路31
はその入力回路のみが書込まれるようブロックされる。
したがって、この最初の入力回路が一杯になった場合
は、論理値“1"を有する混雑信号がネットワーク内の上
流（アップストリーム）のマルチプレクサおよび端末装
置に供給されるようにし、それに応じて、例えばこれら
の端末装置がデータを生成することを防止することによ
り、データセルストリームを減少させる手段をとること
が可能となる。かくして、前述のように、このスイッチ
手段40はブロッキング手段としても作動する。

第９図はデータバス10を介してマルチプレクサ１−ｉ
から他のマルチプレクサ１−ｊに混雑信号を伝送するた
めの回路を示す。マルチプレクサ１−ｊのデータ出力６
はデータバス10を介してマルチプレクサ１−ｉのデータ
入力４に接続する。データバス10はデータバス10と大地
間に存在すると見られる漂遊容量189を含む。データ出
力６はそのコレクタを設置したエミッタホロア185のエ
ミッタにより形成し、ベースを介して反転データ信号が
データ出力６に供給されるようにする。前記データ出力
は、インバータ186ならびに抵抗187とコンデンサ188の
並列配置を含む混雑信号受信器37に接続する。インバー
タ186はデータ出力６に接続した入力ならびに並列配置
の一端に接続した出力192を有し、この接続点から混雑
信号をタップしうるようにする。また、並列配置の他の
端は例えば、−5Vのような固定基準電圧を接続する。第
２マルチプレクサ１−ｉのデータ入力４には抵抗190お
よびそれと直列に配置したスイッチ191を含み混雑信号
送信器36を接続し、スイッチ191の抵抗190に接続しない
方の端を約−2.5Vの値を有する固定電圧に接続する。抵
抗190はデータバスの終端特性インピーダンスを形成す
る。トランジスタにより形成するを可とするスイッチ19
1は混雑信号送信器36の入力88に接続した制御入力を有
する。

入力88における混雑信号は２つの電圧値0Vおよび−0.
8Vを有するを可とする。これら２つの値は混雑信号の関
連の論理値“1"および“0"に対応する。トランジスタ18
5のベースに導出されるデータも0Vおよび−0.8Vの２つ
の電圧値をとるを可とする。これらの値はビット値“1"
および“0"に対応する。トランジスタ185は、0.8Vのベ
ース・エミッタダイオードの順方向電圧を有するとき常
に導通状態となるようこれをセットする。この場合、デ
ータバス10上の電圧はそれぞれ−0.8Vおよび−1.6Vとな
る。

ベース上の電圧が0Vの場合には、トランジスタ185は
低抵抗（low−ohmic）にセットされるので、漂遊容量18
9は急速に−0.8Vの電圧に充電される。トランジスタ185
のベースの電圧が−0.8Vの場合は、トランジスタ185は
高抵抗（high−ohmic）にセットされ、漂遊容量189は急
速に−1.6Vに充電される。漂遊容量189および抵抗190は
容量189と抵抗190とにより形成される放電回路の時定数
が小となるような値を有する。したがって、漂遊容量18
9は、スイッチ191が導通状態の場合は抵抗190を介して
急速に放電する。しかし、混雑状態が起ったことを示す
0Vの混雑信号が入力88に導出された場合は、スイッチ19
1は導通せず、この場合には、漂遊容量189はもはや抵抗
190を通して放電する位置にはない。その場合に、“1"
のビット値、したがって0Vの電圧を有するデータ信号が
トランジスタ185のベースに導出された場合は、そのベ
ース上に0Vの電圧値を有するトランジスタ185のきわめ
て良好な導電の結果、漂遊容量は起りうる最高の電圧、
すなわち−0.8Vに直ちに充電される。したがって、トラ
ンジスタ185はそのベース上に“0"のビット値のデータ
信号を有する高抵抗状態となるため、データバス10上の
電圧はかなり多くのビット周期に対し事実上−0.8Vで一
定となる。

この混雑検出方法の場合は、データセルは論理値“1"
を有するだけでなく、データセルにおいては合理的な論
理値“0"および“1"の交番が起るものと仮定している。
混雑状態は、単に高入力インピーダンスを得るためにの
み使用するインバータ186と、抵抗187およびコンデンサ
188の並列配置とにより検出する。インバータ186はその
高入力インピーダンスのため、MOS（メタルオキサイド
セミコンダクタ）トランジスタにより形成し、データバ
ス10の容量189が並列配置のインピーダンスにより放電
されないようにする。インバータ186は−0.8Vおよび−
1.6Vの電圧値を関連電圧値−1.6Vおよび−0.8Vに反転さ
せる。抵抗187およびコンデンサ188の並列配置は３つの
データセルがデータ出力６を介して伝送される時間間隔
に対応する約1.5μｓの時定数を有する。1.5μｓの周期
の間に、インバータ186の出力において、−1.6Vが検出
された場合は、ダウンストリームマルチプレクサ内で混
雑状態が起ったか、データバス10内で断線（wire ruptu
re）が起ったものとする。かくすれば、データバス内で
断線が起った場合、データバス10の電圧は−0.8Vのレベ
ルの一定値に保持される。

【図面の簡単な説明】

第１図はATDマルチプレクサおよび端末装置（ターミナ
ル）を有するATDネットワークのブロック図、第２図は第１図示ATDマルチプレクサの実施例を示すブ
ロック図、第３図はATDマルチプレクサ内の混雑信号用遅延素子の
実施例を示す図、第４図はATDマルチプレクサ内の混雑信号受信器の実施
例を示す図、第５図はATDマルチプレクサのデータ入力にプライオリ
ティ（優先順位）を割当てるための回路を示す図、第６図はバッファとの間でデータセルの書込みまたは読
取りを行うための回路を示す図、第７図はATDマルチプレクサの入力回路の実施例を示す
図、第８図はATDマルチプレクサ内のスイッチ手段の実施例
を示す図、第９図はデータバスにより混雑信号を転送するための回
路を示す図である。１−1,1−2,…,1−ｎ……ATDマルチプレクサ２−1,2−2,…,2−ｍ……端末装置（ターミナル）３……ネットワークインターフェース 4,5,7……データ入力 6,8……データ出力 10……データバス 11……混雑信号導線 12,13……混雑信号出力 14,15……混雑信号入力 16,17,19,20……入力 18……出力 21,24……バス 23,27,28……導線 31−1,31−２……入力回路 32−1,32−２……バッファメモリ 33……表示手段 34……混雑検出器 35,107,112,113,115,116,123,128−1,131−1,132−1,13
3−1,134−1,161,162,166,167,169,170,171,172,174,17
5,179……ANDゲート 36……混雑信号送信器 37……混雑信号受信器 40……スイッチ手段 41……プライオリティ手段 102……中央制御ユニット 103……遅延素子 106,114,130−1,186……インバータ 108,126−１……カウンタ 109,117……フリップフロップ 121……入力ユニット 122−1,122−２……書込みまたは読出し回路 124……入力レジスタ 125……出力レジスタ 127−１……ステータスレジスタ 129−1,155,158,164,168,173,176,177,178……ORゲート 185……エミッタホロア 187,190……抵抗 188……コンデンサ 189……漂遊容量 191……スイッチ

Claims

(57)【特許請求の範囲】

【請求項１】２つの各入力データセルストリーム用のデ
ータ入力と出力データセルストリーム用のデータ出力と
を有するATDマレチプレクサ内で２つのデータセルスト
リームを単一の出力データセルストリームに結合する方
法において、データ入力からデータ出力へのデータセル
ストリーム転送の場合における内部トラヒック混雑状態
の発生を検出し、内部トラヒック混雑状態の検出時に、
関連のATDマルチプレクサデータ入力に関連する混雑信
号送信器に第１の値を有する内部混雑信号を伝送するよ
うにしたこと、ATDマルチプレクサにより受信される外
部混雑信号の第１の値に応じて、データ入力を介しての
データセルストリームの転送をブロックするようにした
こと、内部トラヒック混雑状態が一掃（クリア）された
後、クリア状態に対応する内部トラヒック混雑信号を遅
延モードで混雑信号送信器に転送するようにするか、外
部混雑信号の第２の値がATDマルチプレクサにより遅延
モードで受信されるようにするか、外部混雑信号の第１
の値から第２の値への変化が検出されたとき、データセ
ルストリーム転送のブロッキングを遅延モードで解除す
るようにしたことを特徴とするデータセルストリーム結
合方法。
【請求項２】各データ入力を、データ出力に接続した出
力を有する少なくとも１つのバッファ回路に接続するよ
うにしたこと、データ入力におけるデータセルの存在を
検出するようにしたこと、関連のデータ入力に接続した
各バッファ回路のバッファ−フル（バッファ満杯）状態
を検出するようにしたこと、フルバッファの状態とデー
タ入力にデータセルが存在する状態が同時に起った際、
内部混雑信号の第１の値が生成されるようにしたことを
特徴とする請求項１記載の方法。
【請求項３】２つのデータ入力の１つにスイッチプライ
オリティを割当てるようにしたこと、外部混雑信号の第
１の値の検出時にプライオリティを有しないデータ入力
を介してのデータセルストリームの転送をブロックする
ようにしたことを特徴とする請求項１または２に記載の
方法。
【請求項４】関連のデータ入力に接続したバッファ回路
からの読出しが行われることを防止することにより、デ
ータ入力からデータ出力へのデータセルストリームの転
送のブロッキングを行うようにしたことを特徴とする請
求項２または３に記載の方法。
【請求項５】受信外部混雑信号をブロックされたデータ
入力に関連する混雑信号送信器に伝送するようにしたこ
とを特徴とする請求項１ないし４のいずれか１項に記載
の方法。
【請求項６】請求項１ないし５のいずか１項に記載の方
法を実現するためのATDマルチプレクサにおいて、該ATDマルチプレクサは２つのデータ入力および１つの
データ出力を含むこと、該ATDマルチプレクサは各デー
タ入力に対して内部トラヒック混雑状態を検出する混雑
検出器を含み、検出器の出力を混雑信号送信器の入力に
接続したこと、該ATDマルチプレクサはデータ入力を介
してのデータセルストリームの転送をブロックするブロ
ッキング手段を具えたこと、該ATDマルチプレクサは外
部混雑信号を受信する入力ならびにブロッキング手段の
入力に接続した出力を有する混雑信号受信器を含み、各
混雑信号送信器に、混雑信号送信器の出力に内部混雑信
号の第２の値を遅延モードで供給するための遅延素子を
設けるようにしたこと、もしくは該混雑信号受信器に混
雑信号受信器の出力に、外部混雑信号の第２の値を遅延
モードで供給するための遅延素子を設けるようにしたこ
とを特徴とするATDマルチプレクサ。
【請求項７】インピーダンスの一端をデータ入力に接続
し、他端をスイッチ手段を介して基準端子に結合するこ
とによりデータ入力をデータ受信ラインに接続可能とし
たこと、スイッチ手段をデータ入力に関連する混雑信号
送信器の出力に接続し、内部混雑信号の第１の値に応じ
て、該インピーダンスをスイッチオフするようにしたこ
と、混雑信号受信器の入力をデータ出力に接続し、この
混雑信号受信器はデータ転送ラインの端部のインピーダ
ンスがスイッチオフされたかどうかを検出するため、デ
ータ出力に接続したデータ転送ラインにリンクさせた検
出手段を具え、該検出手段の入力および出力により、そ
れぞれ該混雑信号受信器の入力および出力を構成させる
ようにしたことを特徴とする請求項６記載のATDマルチ
プレクサ。
【請求項８】該検出手段は、エミッタホロアと、高入力
インピーダンスを有するバッファと、データ伝送ライン
上の電圧値を検出するためのコンデンサおよびインピー
ダンスの並列配置とを含み、該エミッタホロアのエミッ
タにより該検出手段の入力を構成させ、かつ該バッファ
の入力をエミッタホロアのエミッタに接続して該バッフ
ァの出力により該検出手段の出力を構成させるととも
に、該並列配置の一端を検出手段の出力に接続し、他端
を一定電圧に接続するようにしたことを特徴とする請求
項７記載のATDマルチプレクサ。
【請求項９】データ入力の各々を、データ出力に接続し
た出力を有する少なくとも１つのバッファ回路の入力に
接続したこと、データ入力に関連する混雑検出器は関連
のデータ入力に属するバッファ回路ごとに１つの検出入
力を有するほか、関連のデータ入力におけるデータセル
の存在を示す存在信号を受信する他の入力を有し、該AT
Dマルチプレクサはバッファ回路が満杯のときバッファ
回路に属する混雑検出器の検出入力にバッファ−フル
（バッファ満杯）信号を供給する表示手段を具えるよう
にしたと、各検出入力におけるバッファ−フル（バッフ
ァ満杯）信号と他の入力における存在信号が同時に検出
された際、該混雑検出器により、その出力に混雑信号の
第１の値を生成するようにしたことを特徴とする請求項
６ないし８のいずれか１項に記載のATDマルチプレク
サ。
【請求項１０】該ATDマルチプレクサは２つのデータ入
力の１つにスイッチプライオリティを割当てる手段を具
え、ATDマルチプレクサのブロッキング手段により外部
混雑信号の第１の値に応じてプライオリティを有しない
データ入力を介してのデータセルストリームをブロック
するようにしたことを特徴とする請求項６ないし９のい
ずれか１項に記載のATDマルチプレクサ。
【請求項１１】該ブロッキング手段は、外部混雑信号に
応じて、関連のデータ入力に接続した各バッファ回路か
ら読出されることを防止することによりデータ入力から
データ出力へのデータセルストリームの転送をブロック
するようにしたこと特徴とする請求項９または10に記載
のATDマルチプレクサ。
【請求項１２】該混雑信号受信器の出力をブロックされ
たデータ入力に関連する混雑信号送信器の入力に結合す
るようにしたことを特徴とする請求項６ないし11のいず
れか１項に記載のATDマルチプレクサ。