JP2807583B2 - Pcのプログラミング装置 - Google Patents
Pcのプログラミング装置Info
- Publication number
- JP2807583B2 JP2807583B2 JP21593691A JP21593691A JP2807583B2 JP 2807583 B2 JP2807583 B2 JP 2807583B2 JP 21593691 A JP21593691 A JP 21593691A JP 21593691 A JP21593691 A JP 21593691A JP 2807583 B2 JP2807583 B2 JP 2807583B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- program
- address
- link
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
コントローラ(以下、単に「PC」と記す。)を、信号
を伝送するリンクラインを介して接続し、複数のPC間
で相互に入出力要素を参照して、インターロック制御を
可能としたシステムにおける各PCの順序制御のための
プログラムを作成するためのプログラミング装置に関す
る。
グラミング装置が提供されている。上記装置は、キ−入
力部からPCの順序制御を可視的に表記したラダ−回路
を作成し、そのラダー回路に対応したソースプログラム
をソ−スプログラム記憶部4 に記憶する。また、キ−入
力部から入力されるリンクパラメ−タをリンクパラメ−
タ記憶部13に記憶する。リンクパラメータは、1つのP
Cのプログラムに於いて、他のPCの入出力要素が参照
されている場合における、相互の対応関係を示すデータ
である。
対応して、ソ−スプログラム記憶部4 のプログラムを、
図示言語変換処理部S23 により、PCのプログラムメモ
リへの書き込み可能な機械コ−ドデ−タに変換して、プ
ログラム言語情報記憶部14へ記憶する。上述の如く記憶
されたリンクパラメ−タ及び機械コ−ドデ−タは、所定
のキ−入力等に対応して、PCのプログラム用メモリへ
書き込まれる。
リンクラインで接続される複数のPCのプログラムの入
力に関して、入出力要素の状態を相互に参照可能とする
ためのプログラムの作成に多大な困難がある。第1に、
1つのPCのプログラムにおいて参照した他のPCに属
する入出力要素の状態を、どのように読み取るかが問題
である。全てのPCの全ての入出力要素に全て異なるア
ドレスを割り付け、通信によって、全てのPCのメモリ
に於いて、全ての入出力要素の状態を同時に且つ同一に
記憶させれば、他のPCの入出力要素を自己のPCに属
する入出力要素と区別することなくプログラムできる。
しかし、全てのPCは自己のPCに属する入出力要素だ
けでなく、他のPCの全ての入出力要素の状態を記憶す
る共通アドレスのメモリを必要とし、メモリ容量が膨大
になるという欠点がある。また、入出力要素を特定する
ためのアドレスの数が多くなり、プログラムの記述が困
難となるという問題がある。
み自己のPCだけにアクセス可能なアドレス(即ち、ロ
ーカルアドレス)を割付け、他のPCから参照される入
出力要素については、ローカルアドレスの他に、全ての
PCにより共通にアクセスできるアドレス(即ち、コモ
ンアドレス)を割付け、コモンアドレスのメモリの内容
を通信により全てのPCで同一値とするという方法があ
る。この方法は、入出力要素が他のどのPCの入出力要
素を参照したものであるかを示す情報を用いてプログラ
ムを作成する必要がある。そして、その入出力要素をコ
モンアドレスに割付けると共に、そのコモンアドレスの
メモリに参照されたPCの対応する入出力要素の状態を
記憶させるためのプログラムの追加が必要となる。
して誤りなく実行することは、極めて困難である。この
ように、図21に示す装置は、複数のPCのプログラム
入力に関して、オペレ−タの手間が過大となり、ミスを
誘発し易い。また、PCによって制御される設備の改造
等に伴い、プログラムを変更する場合、前記の作業を、
再び行わなければならない。本発明は、上記の課題を解
決するために成されたものであり、その目的とするとこ
ろは、インターロック制御が可能なPCのプログラムの
作成を容易にすることである。
装置は、図22に示すように、1つのプログラマブルコ
ントローラ(PC)に接続された入出力要素の状態が、
信号を伝送するリンクラインを介して他のPCにおいて
読込まれその他のPCに対する外部入力要素の状態とし
て順序制御に用いられることにより、各PC間のインタ
ーロック制御を可能としたシステムにおける順序制御の
ためのプログラムを作成するプログラミング装置に於い
て、1つのPCの順序制御を表記したプログラムにおい
て参照される他のPCに属する入出力要素である外部入
力要素が、他のPCを特定するPC識別コードと他のP
C内の入出力アドレスを特定するアドレス識別コードと
を含む識別名で記述されたプログラムを入力するプログ
ラム入力手段X1と、プログラム入力手段により入力さ
れたプログラムにおける外部入力要素の識別名を解読し
て、そのPC識別コードにより特定されたPCのプログ
ラムに於いてそのアドレス識別コードにより特定された
入出力要素が、他のPCにより外部入力要素として参照
されている被参照入出力要素であることを示すリンクテ
ーブルを作成するリンクテーブル作成手段X2と、リン
クテーブル作成手段によって作成されたリンクテーブル
を参照して、被参照入出力要素を、全PCにより共通ア
ドレスにて参照され得る共通アドレス領域に割付られた
リンク要素に、順次、対応させるアドレス割付手段X3
と、被参照入出力要素を含むプログラムに、被参照入出
力要素の状態を、アドレス割付手段により決定されるそ
の被参照入出力要素に対応するリンク要素の状態とする
命令ステップを追加する第1プログラム修正手段X4
と、外部入力要素を含むプログラムに於いて、外部入力
要素のアドレスをアドレス割付手段により決定された対
応するリンク要素のアドレスとする第2プログラム修正
手段X5とを設けたことである。
4、及び、第2プログラム修正手段X5は、前記ラダー
回路に対応したソースプログラムについてプログラムの
修正を実行してもよく、また、前記機械コ−ドデ−タに
ついてプログラムの修正を実行してもよい。
を、例えば、リレ−ラダ−図の形態で入力する。その
際、他のPCに属する入出力要素を参照する外部入力要
素については、該他のPCを特定するPC識別コード
と、該他のPC内の入出力アドレスを特定するアドレス
識別コードとを含む識別名により、上記外部入力要素を
記述する。
り処理の実行が指令されると、本装置は、各PCのプロ
グラムに表記された入出力要素のうち、他のPCのプロ
グラムにおいて外部入力要素として参照されている被参
照入出力要素を選別して、その旨を記憶するリンクテ−
ブルを作成し、さらに、共通アドレス領域に割付られた
リンク要素に、各被参照入出力要素を、順次、割り付け
る。次に、本装置は、その共通アドレスに割付られたリ
ンク要素を参照してプログラムを修正する。即ち、上記
の各被参照入出力要素の状態を、それに対応する上記の
リンク要素の状態とする命令ステップを追加するととも
に、上記の各外部入力要素のアドレスを、それに対応す
る上記のリンク要素のアドレスに変換する。こうして、
オペレ−タにとっては簡易な作業により、インターロッ
ク制御の可能なPCのプログラムが作成される。
の構成 図1は、複数台のPCPC01〜PC32によって制御されるト
ランスファ−マシンの構成を示す。トランスファ−マシ
ンの各ステ−ションST0,ST1L,ST1R,・・・ST3Rは、図示
の如く、対応するPCPC01〜PC32によってそれぞれ制御
され、また、各PCPC01〜PC32は、リンクラインL によ
って相互に結合されている。
ンクラインL により相互に結合される複数台のPCに対
して簡易にプログラムを入力できる装置である。即ち、
各PCに関し、自己のPCに属する入出力要素について
は通常の方法でプログラム入力し、且つ、他のPCに属
する入出力要素を参照する外部入力要素については所定
の識別名を付することにより、各PCの順序制御のため
のプログラムが作成され、且つ、各PCの入出力要素の
状態を相互に参照可能とするためのプログラムが自動的
に作成される。
を示したブロック図である。PCの順序制御のためのプ
ログラム及び各PCの入出力要素の状態を相互に参照可
能とするためのプログラムを作成する処理を行うCPU
100、そのPCプログラムの作成処理プログラムを記
憶したROM110、作成するラダー回路や作成された
ラダー回路を表示するCRT120、ラダー回路を作成
するための入出力要素のシンボルのデータや本プログラ
ム作成処理を実行するための制御データを入力するキー
ボード130、CPU100とCRT120及びキーボ
ード130の間に介在する入出力インタフェース14
0、ラダー回路の表示データ等や順序制御プログラムを
記憶するRAM150とで構成されている。また、RA
M150は、ラダー回路図を記憶するラダー回路図領域
1501、ラダー回路図に対応した順序制御のためのソ
ースプログラムを記憶するソースプログラム領域150
2、ソースプログラムから変換された2進数の機械言語
のオブジェクトプログラムを記憶するオブジェクトプロ
グラム領域1503、及び、リンクパラメ−タ領域15
04で構成されている。
実行によって達成されるプログラミング装置の機能を示
すブロック図であり、図4はCPU100の処理手順を
示したフローチャートである。本実施例装置では、ま
ず、各PCPC01〜PC32についての順序制御プログラムを
表記した、例えば、図5に示すようなラダー回路図が、
CRT120とキーボード130を用いて作成される。
そして、そのラダー回路図はRAM150のラダー回路
図領域1501に記憶される。そのラダー回路図は、こ
のラダー回路図を順次繰り返し走査して入力要素の状態
から出力要素の状態を決定するという順序処理を実行す
るためのソースプログラムに変換され、そのソースプロ
グラムは、さらに、オブジェクトプログラムに変換され
て、RAM150のオブジェクトプログラム領域150
3に記憶される。なお、図5のラダー回路図に於いて、
入力要素はリレーやリミットスイッチ等の接点、出力要
素はリレーコイル等である。入力要素と出力要素を合わ
せて、入出力要素という。
成された識別名「1200」、「11−1100」、
「0800」等が付されている。識別名は、一般的に、
「PCを特定するPC識別コード」−「そのPC内にお
ける入出力要素を特定するアドレス識別コード」の形式
で構成されている。また、自己のPCにおける入出力要
素の識別名では、「PC識別コード」は省略される。例
えば、アドレス識別コードは、1200、1000、1
100等であり、PCにおいて入力要素、出力要素に割
当られたアドレスである。即ち、入力要素、出力要素が
接続される端子、及び入力要素、出力要素の状態を記憶
するPCのメモリにおけるアドレスである。また、入力
要素の内、識別名「11−1100」のように、アドレ
ス識別コード「1100」の前にPC識別コード「1
1」の付された入力要素は、その入力要素が、他のPC
PC11に接続されたアドレス識別コード「1100」の入
出力要素であることを意味している。以下、他のPCの
入出力要素を参照している入力要素を外部入力要素とい
う。また、以下、アドレス識別コードを単にアドレスと
いい、PC識別コードをPC番号という。なお、図5に
おけるラダー回路図は、各PC毎に分けて作成されてお
り、各PC毎のプログラムは、スタ−トラベル(PC01ST
ART 等)、エンドラベル(PC01END 等)により、区切ら
れている。
4(ソ−スプログラム領域1502)に、図5の如きリレ−
ラダ−図に対応するソ−スプログラムが記憶され、その
後、所定のキ−入力操作によって、本プログラミング装
置に処理の実行が指令されると、図4に示す処理が実行
される。以下、図4の処理を説明する。
グラムは、まず、プログラム分割処理部S11 によって、
各PC毎のプログラムに分割される。また、分割された
各PC毎のプログラムは、分割後プログラム記憶部7
に、図6の如く記憶される。なお、分割は、前記スタ−
トラベル、及び、前記エンドラベルに基づいて実行され
る。
7 リンク信号抽出処理部S13 は、他のPCから参照されて
いる入出力要素(被参照入出力要素)を抽出して、リン
ク信号使用状況記憶部9(図8)に記憶する。即ち、リ
ンク信号使用状況テ−ブル9に於いて、被参照入出力要
素のメモリアドレスの使用有無デ−タが“1”にセット
される。尚、リンク信号は、被参照入出力要素の状態を
参照する信号(命令語)の意味に使用されており、入出
力要素が他のPCから参照されているとき、そのリンク
信号は使用されているという意味に用いられる。
成される(S351)。リンク信号使用状況テ−ブル9は、各
自PCのみにアクセス可能なリレ−メモリのアドレス
(現実の入出力要素のアドレス0000〜0FFF、及び、仮想
の入出力要素のアドレス1000〜1FFF)に、使用有無デ−
タを対応させるテ−ブルである。使用有無デ−タは、初
期状態では、“0”とされている。
命令が読み出される(S353)。該命令が、識別名(アドレ
ス)付きの命令であり(S355;YES)、且つ、PC番号が付
されている場合は(S357;YES)、該PC番号で特定される
他のPCによりアクセスされる同一アドレスの入出力要
素(被参照入出力要素)の使用有無デ−タが“1”にセ
ットされる(S359)。
素1500には、アドレス1500の前に、PCPC12の
PC番号12が、ハイフンで区切って付与されている。
このため、他のPCPC12のプログラムにより直接アクサ
スされるアドレス1500に関する使用有無デ−タが
“1”にセットされる。図8では、PCPC01のリレ−ア
ドレス1000の使用有無デ−タが“1”にセットされ
ているが、これは、他のPCであるPCPC11のプログラ
ム中の入力要素1000に、PCPC01のPC番号01
が、ハイフンで区切って付与されているためである。即
ち、PCPC01に属する入出力要素(アドレス1000)
は、被参照入出力要素である。
いて実行することにより、他のPCにて参照されるべき
入出力要素(被参照入出力要素)に関して、リンク信号
使用状況テ−ブルの使用有無デ−タが“1”にセットさ
れる。
5 ・図9 リンク用回路作成追加処理部S15 は、リンク信号使用状
況テ−ブル9を参照して、被参照入出力要素を含むプロ
グラムに、該被参照入出力要素の状態をリンク要素の状
態とする命令ステップを追加する。即ち、リンク用回路
を作成してプログラムに追加する。ここに、リンク用回
路は、被参照入出力要素と同一アドレスの入力要素と、
該入力要素を参照する出力要素(リンク要素)とから成
る。また、リンク用回路作成追加処理部S15 は、各リン
ク要素に、順次、全PCにより共通アドレスにて参照さ
れ得る共通アドレス(リンクリレ−アドレス)を割り付
ける。本実施例では、リンクリレ−アドレスとして、30
00〜3FFFが割り当てられている。
のアドレスポインタであるリンクリレ−アドレスポイン
タに、リンクパラメ−タ領域1504の先頭アドレス30
00がセットされる(S371)。
8)から、順次、使用有無デ−タが読み出される(S37
3)。その結果、使用有無デ−タが“1”であれば(S375;
YES)、リンク用回路が作成されて、該デ−タの属するP
Cのプログラムに追加される(S377)。リンク用回路は、
該使用有無デ−タが1に設定されているアドレスに対応
した入出力要素の状態を参照する入力要素(被参照入出
力要素と同一アドレスの入力要素)と、該入力要素の状
態に応じて状態を変化させる出力要素(リンク要素:共
通アドレスに割付られた入出力要素)とから成る命令ス
テップである。さらに、上記リンク要素に、リンクリレ
−アドレスポインタで与えられるリンクリレ−アドレス
が付与される(S379)。その後、リンクリレ−アドレスポ
インタの値は、次のリンク要素に備えて“1”インクリ
メントされる(S381)。
無デ−タは“1”にセットされている。このため、アド
レス1000の被参照入出力要素の状態を参照するアドレス
1000の入力要素と、該入力要素1000の状態に応じて状態
を変化させるリンク要素とから成る命令ステップが作成
されて、図11の如く、PCPC01のプログラムに追加さ
れる。なお、上記アドレス1000は、PCPC01用のリンク
信号使用状況テ−ブルに於いて、最初に使用有無デ−タ
が“1”とされているアドレスである。このため、この
時点では、リンクリレ−アドレスポインタの値は3000で
ある。故に、図10に示すように、上記入力要素1000に
対応するリンク要素に、リンクリレ−アドレス3000が割
り付けられる。
てのアドレスの使用有無デ−タに関して上述の処理が順
次実行されると、全てのリンク用回路の追加が終了す
る。その結果、図11に示す如きリレ−ラダ−図に対応
するソ−スプログラムが、一次中間プログラム記憶部1
1に記憶される。また、各リンク用回路の入力要素のア
ドレスと、該入力要素の状態に応じて状態を変化させる
リンク要素のアドレスとを対応付けるテ−ブルが作成さ
れて、図10の如く、リンク信号アドレス対応記憶部1
0に記憶される。
2 アドレス置換処理部S17 は、一次中間プログラム記憶部
11(図11)のプログラム中、他のPCの入出力要素
(被参照入出力要素)の状態を参照している外部入力要
素、換言すれば、識別名として、『PC番号−アドレ
ス』を付与されている入力要素の識別名を、リンクリレ
−アドレスに変換する。
命令が読み出され(S391)、識別名付きの命令であれば(S
393;YES)、他PC内の入出力要素を参照する命令である
か否かが判定される(S395)。その結果、他PC内の入出
力要素を参照する命令であれば(S395;YES)、『PC番号
−アドレス』から成る識別名が、図10のリンク信号ア
ドレス対応記憶部10のデ−タを参照して、リンクリレ
−アドレスへ変換される(S397)。
の入出力要素1500を参照する外部入力要素であるため、
リンク信号アドレス対応記憶部10のデ−タに基づい
て、識別名12-1500 が、リンクリレ−アドレス3019へ変
換される。上記処理が、一次中間プログラム記憶部11の
識別名付きの全命令に関して順次実行されることによ
り、他のPCの入出力要素(被参照入出力要素)の状態
を参照している全ての外部入力要素の識別名は、リンク
リレ−アドレスに変換され、図13に示す如きリレ−ラ
ダ−図に対応するソ−スプログラムが、二次中間プログ
ラム記憶部12に記憶される。
9 リンクパラメ−タ作成処理部S19 は、リンクパラメ−タ
を作成して、リンクパラメ−タ記憶部13(図14)へ記
憶する。リンクパラメ−タは、リンクラインへの一連の
デ−タの送出順に、各PCPC01〜PC32に関して、自PC
から他PCに何点送信し、他PCから自PCに何点受信
するかまた何点非受信かをそれぞれ通信指定を行うパラ
メ−タである。リンクパラメ−タの作成は、リンク信号
アドレス対応記憶部10等を参照して行われる。
S21 図示言語変換処理部S23 は、二次中間プログラム記憶部
12(図13)のソ−スプログラムを、プログラム実行
用の機械コ−ドデ−タに変換して、オブジェクトプログ
ラム領域1503(プログラム言語情報記憶部14)に記
憶する。該処理は、公知であるため、説明は省略する。
での通信 次に、図15〜図20を参照して、前記の如くプログラ
ム入力された複数のPCによって制御されるシステムに
おける通信を説明する。各PCは、それぞれ図15に示
す構成を成す。即ち、順序制御及び通信制御用のCPU
200 と、前記プログラミング装置からロ−ドされた順序
制御プログラム及びリンクパラメ−タを格納するととも
に、被制御対象の入出力要素の状態及びリンクラインか
ら受信されるリンク要素の状態を格納するRAM250
と、CPU200 の処理実行用のプログラムの格納された
ROM210 と、各PC相互間の通信を同期させるための
タイミング等を与えるタイマ260 と、駆動回路270 との
入出力インタ−フェ−ス240 とを備える。駆動回路270
は、出力要素たるリレ−コイル2701を駆動し、入力要素
たるリレ−接点或いはリミットスイッチ2702の状態を取
り込む。
ブロック図で表現される。なお、図16はPCPC01の機
能ブロック図であるが、他のPCについても同様であ
る。即ち、制御用ブロックとして、順序制御用のシ−ケ
ンス処理部201 と、通信制御用の通信制御部202 とを備
えるとともに、記憶用のブロックとして、プログラム記
憶部2503、リンクパラメ−タ記憶部2504、リンクリレ−
メモリ2505、リレ−メモリ2506、及び、通信状態記憶部
2507を備える。上記通信制御部202 は、さらに、送受信
部202a、送受信デ−タ数カウンタ202b、及び、送受信デ
−タ転送部202cの各機能ブロックより成る。
うパラメ−タである。本システムでは、各PC相互間の
通信は、図20に示す如く、PCPC01、PCPC11、PC
PC12・・PCPC32の順に、リンクラインへ切れ目無くデ
−タが送出される。リンクラインに送出されたデ−タを
取り込むか、又は、無視するかは、各PC毎に定められ
ているリンクパラメ−タに従う。
『最初の10ビットを送信、次の10ビットを受信、次
の20ビットを非受信、次の10ビットを受信・・・』
のようにリンクパラメ−タが定められている。このた
め、図17に示す如く、送信・受信・非受信が行われ
る。
後の添数字『01,11』等は送信元のPCを示し、添文字
『a ,b 』等は同一デ−タ群を示す。また、『(5 )』
等の括弧付き数字は、ビット数を示す。また、ここで言
うところのビット数は、リンクパラメータ領域1504のア
ドレス、即ちデータ数に対応しており、このアドレス
は、各PCに接続されたリンク要素として使用されるコ
イルおよびリレーに対応している。例えば、PCPC01か
ら送信される10ビットのデ−タ群a,b(5ビットのデ−
タ群a と、5ビットのデ−タ群b)は、PCPC12では、P
CPC12のリンクパラメ−タに従って全て受信されてリン
クリレ−メモリへ格納される。しかし、PCPC11では、
PCPC11のリンクパラメ−タに従って5ビットのデ−タ
群b のみが受信されてリンクリレ−メモリへ格納される
が、最初の5ビットのデ−タ群a は無視される。また、
PCPC11から送信される7ビットのデ−タ群c は、PC
PC01では、PCPC01のリンクパラメ−タに従って全て受
信されてリンクリレ−メモリへ格納される。しかし、P
CPC12では、PCPC12のリンクパラメ−タに従って無視
されるためリンクリレ−メモリへの格納は実行されな
い。
8,19に即して説明する。該処理は、前記通信開始タ
イミング毎に実行され、これにより、上述の如きデ−タ
通信が可能となる。まず、指定順を示すパラメ−タIに
“1”がセットされ、また、RAM250(リンクリレ−メ
モリ2505) を参照するためのアドレスポインタSに“3
000”がセットされる(S501)。指定順は、リンクパラ
メ−タ記憶部2504の各枠の順番である。例えば、PCPC
01の指定順“1”では、図16に示す如く、デ−タ数が
“10”、通信指定が“送信”とされている。
Mに通信指定K(I)が、それぞれ代入される(S503)。
ここに、“M=0は送信”“M=1は受信”“M≠0,
M≠1は非受信”とする。
されると(S511;YES)、RAM250 内の前記アドレスポイ
ンタSで指定される番地(リンクリレ−メモリ2505)か
らデ−タが読み出され、リンクラインへ送出される(S51
5)。さらに、変数Cがデクリメントされ、且つ、アドレ
スポインタSがインクリメントされる(S517)。かかる処
理は、変数Cが“0”となるまで、換言すれば、当該指
定順のデ−タが全てリンクラインへ送出されるまで、実
行される。その後(S513;YES)、前記パラメ−タIがイン
クリメントされ(S541)、当該フレ−ムの通信(図20に
示す一連の通信)が終了していない場合は(S543;NO) 、
前記ステップ503 に戻る。また、当該フレ−ムの通信が
終了した場合は(S543;YES)、次回の通信まで、待機状態
となる。
ない(S511;NO) とされた場合であって、受信モ−ドであ
ると判定された場合は(S521;YES)、リンクラインのデ−
タが取込まれ、RAM250 内の前記アドレスポインタS
で指定される番地(R(S))(リンクリレ−メモリ2505)へ
格納される(S525)。さらに、変数Cがデクリメントさ
れ、且つ、アドレスポインタSがインクリメントされる
(S527)。かかる処理は、変数Cが“0”となるまで、換
言すれば、当該指定順のデ−タが全てリンクラインへ送
出されるまで、実行される。その後(S523;YES)の処理
は、上述の場合と同様である。
い(S511;NO) とされ、且つ、前記ステップS521で受信モ
−ドでない(S521;NO) とされた場合は、非受信モ−ドで
あるため、変数Cが“0”となるまで、変数Cがデクリ
メントされ、且つ、アドレスポインタSがインクリメン
トされる(S537)。その後(S533;YES)の処理は、上述の場
合と同様である。以上の如く通信制御が行われる結果、
各PCから送出されるデ−タ群は、図20に示す如く、
リンクライン上に時間的に切れ目無く並び、また、各P
Cでは自己の必要なデ−タのみが取り込まれる。
他のPCに属する入出力要素である外部入力要素が該他
のPC識別コードと該他のPC内の入出力アドレスを特
定するアドレス識別コードとを含む識別名で記述された
プログラムを入力する手段X1と、上記PC識別コード
により特定されたPCのプログラム中で上記アドレス識
別コードにより特定された入出力要素を被参照入出力要
素とするリンクテーブルを作成する手段X2と、上記リ
ンクテーブルを参照して上記被参照入出力要素を全PC
により共通アドレスにて参照され得る共通アドレス領域
に割付られたリンク要素に順次対応させる手段X3と、
上記被参照入出力要素を含むプログラムに該被参照入出
力要素の状態を該入出力要素に対応するリンク要素の状
態とする命令ステップを追加する手段X4と、上記外部
入力要素を含むプログラム中で上記外部入力要素のアド
レスを該外部入力要素に対応する上記リンク要素のアド
レスとする手段X5とを備えたプログラミング装置であ
る。
ンを介して接続して相互に入出力要素を参照してインタ
ーロック制御するシステムにおける各PCの順序制御の
ためのプログラムを作成する際、オペレ−タは、他のP
Cに属する入出力要素である外部入力要素に関して、該
他のPC識別コードと該他のPC内のアドレス識別コー
ドとを、順序制御プログラムに併せて入力すれば足り
る。
を介する各PC間の通信制御用のプログラムが、自動的
に作成される。したがって、従来行われていた各種の作
業(リンクテ−ブルの作成等)が不要であり、該作業に
伴うミスも発生しない。また、入力操作が容易であり、
プログラムの訂正も簡単に行うことができる。
により制御されるステ−ションとを示す説明図である。
すブロック図である。
ャ−トである。
プログラム領域に記憶されるプログラムを、リレ−ラダ
−図で示す説明図である。
ラムを示す説明図である。
ャ−トである。
素が他のPCによる被参照入出力要素であるか否か(使
用有無)を示す説明図である。
チャ−トである。
要素を参照するリンク要素のリンクリレ−アドレスとの
対応を示す説明図である。
ク用回路を追加したプログラムを示す説明図である。
ャ−トである。
アドレス置換を実行した後のプログラムを示す説明図で
ある。
信デ−タ順の通信指定)を示す説明図である。
る。
る。
関係を示す説明図である。
を示すフロ−チャ−トである。
を示すフロ−チャ−トである。
図である。
ック図である。
PU, 110…ROM,120 …CRT, 130…キーボー
ド, 140…入出力インタフェース, 150…RAM,1501
…ラダー回路図領域, 1502 …ソースプログラム領域,
1503 … オブジェクトプログラム領域, 1504 …リン
クパラメータ領域
Claims (1)
- 【請求項1】 1つのプログラマブルコントローラ(P
C)に接続された入出力要素の状態が、信号を伝送する
リンクラインを介して他のPCに於いて読込まれ、該他
のPCに対する外部入力要素の状態として順序制御に用
いられることにより、各PC間のインターロック制御を
可能としたシステムにおける前記順序制御のためのプロ
グラムを作成するプログラミング装置に於いて、 1つのPCの前記順序制御を表記したプログラムに於い
て参照される他のPCに属する入出力要素である前記外
部入力要素が、前記他のPCを特定するPC識別コード
と前記他のPC内の入出力アドレスを特定するアドレス
識別コードとを含む識別名で記述されたプログラムを入
力するプログラム入力手段と、 前記プログラム入力手段により入力された前記プログラ
ムにおける前記外部入力要素の識別名を解読して、その
PC識別コードにより特定されたPCのプログラムに於
いてそのアドレス識別コードにより特定された入出力要
素が、他のPCにより外部入力要素として参照されてい
る被参照入出力要素であることを示すリンクテーブルを
作成するリンクテーブル作成手段と、 前記リンクテーブル作成手段により作成された前記リン
クテーブルを参照して、前記被参照入出力要素を、全P
Cにより共通アドレスにて参照され得る共通アドレス領
域に割付られたリンク要素に、順次、対応させるアドレ
ス割付手段と、 前記被参照入出力要素を含むプログラムに、前記被参照
入出力要素の状態を、前記アドレス割付手段により決定
されるその被参照入出力要素に対応する前記リンク要素
の状態とする命令ステップを追加する第1プログラム修
正手段と、 前記外部入力要素を含むプログラムに於いて、前記外部
入力要素のアドレスを前記アドレス割付手段により決定
された対応する前記リンク要素のアドレスとする第2プ
ログラム修正手段とを有するPCのプログラミング装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21593691A JP2807583B2 (ja) | 1991-07-31 | 1991-07-31 | Pcのプログラミング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21593691A JP2807583B2 (ja) | 1991-07-31 | 1991-07-31 | Pcのプログラミング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0535316A JPH0535316A (ja) | 1993-02-12 |
JP2807583B2 true JP2807583B2 (ja) | 1998-10-08 |
Family
ID=16680714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21593691A Expired - Fee Related JP2807583B2 (ja) | 1991-07-31 | 1991-07-31 | Pcのプログラミング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2807583B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7771662B2 (en) | 2001-10-19 | 2010-08-10 | Hologic, Inc | Vial system and method for processing liquid-based specimens |
-
1991
- 1991-07-31 JP JP21593691A patent/JP2807583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0535316A (ja) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5406473A (en) | Programmable controller | |
EP2098927B1 (en) | Plc dispersion control system | |
JP3647955B2 (ja) | 操作ボード、リモートi/o通信制御方法 | |
US5586259A (en) | Communication network apparatus | |
EP0449126A2 (en) | Picture displaying method for audio video system | |
US4994957A (en) | System for simultaneously displaying all ladder diagram segments in which an operator designated relay appears as an input or output | |
CN114285695B (zh) | 通信方法、装置、设备、系统和存储介质 | |
JP2807583B2 (ja) | Pcのプログラミング装置 | |
US11165745B2 (en) | Control system, controller, and control method | |
JP2807584B2 (ja) | Pcのプログラミング装置 | |
JP3618632B2 (ja) | 制御用端末装置、制御システム、および、そのプログラムが記録された記録媒体 | |
WO2019225364A1 (ja) | ネットワーク管理装置、ネットワーク管理装置を備えるシステム、ネットワーク管理方法、管理プログラムおよび記録媒体 | |
US20050216100A1 (en) | Sequence program editing apparatus | |
JPH06250712A (ja) | プログラマブルコントローラの周辺装置 | |
US5323308A (en) | Programmable control system | |
JP2005174129A (ja) | 画面データ変換装置、並びに、そのプログラムおよび記録媒体 | |
JP2921206B2 (ja) | インターロック制御の可能なpc | |
JPH06250709A (ja) | プログラマブルコントローラの周辺装置 | |
JP2715849B2 (ja) | 表示装置用通信装置 | |
JP4904907B2 (ja) | スレーブ機器 | |
JP3635018B2 (ja) | プログラム式表示装置 | |
JP3870890B2 (ja) | 操作ボード、リモートi/o通信制御方法 | |
JPH0897838A (ja) | 情報伝達システム及び情報伝達方法 | |
JP2002101480A (ja) | 遠隔監視制御システムのインターフェイス装置 | |
JP2003058257A (ja) | 温度調節器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080724 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090724 |
|
LAPS | Cancellation because of no payment of annual fees |