JP2803287B2 - パルス発生回路の駆動方法 - Google Patents
パルス発生回路の駆動方法Info
- Publication number
- JP2803287B2 JP2803287B2 JP2018046A JP1804690A JP2803287B2 JP 2803287 B2 JP2803287 B2 JP 2803287B2 JP 2018046 A JP2018046 A JP 2018046A JP 1804690 A JP1804690 A JP 1804690A JP 2803287 B2 JP2803287 B2 JP 2803287B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- switch
- circuit
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインバータ等を構成するスイッチング素子の
駆動回路に用いるパルス発生回路に関する。
駆動回路に用いるパルス発生回路に関する。
第３図は複数のスイッチング素子をブリッジ接続して
なるインバータ等の上記スイッチング素子をON/OFF駆動
するための駆動回路の従来例を示したものである。
なるインバータ等の上記スイッチング素子をON/OFF駆動
するための駆動回路の従来例を示したものである。
図において、１はPNP形トランジスタ、２はNPN型トラ
ンジスタであって、バッファ（電流増幅回路）を構成し
ている。４はパルストランス、５は出力トランジスタで
ある。両トランジスタ１と２は正負のエミッタフオロワ
接続によるバッファを構成し、電源６（電圧E1）の正負
極間に挿入されており、ベースにはパルス信号P1が供給
される。両トランジスタ１と２の直列接続点ａとパルス
トランス４の入力巻線4Pの一端との間には直流カット用
のコンデンサ３が挿入されている。パルストランス４の
出力巻線4Sは抵抗r1を介して出力トランジスタ５のベー
スに接続されている。出力トランジスタ５のコレクタは
抵抗７を介して電源（電圧E2）８に接続されている。９
は出力端子であり、その出力（駆動信号）P2は直接また
は増幅された後図示しないインバータのスイッチング素
子に供給されて該スイッチング素子をON/OFFさせる。10
は運転指令回路であって、起動指令（ON）指令を受ける
と、パルスP1を送出し、停止指令（OFF）を受けると、
パルスP1の送出を停止する。r2は抵抗である。
ンジスタであって、バッファ（電流増幅回路）を構成し
ている。４はパルストランス、５は出力トランジスタで
ある。両トランジスタ１と２は正負のエミッタフオロワ
接続によるバッファを構成し、電源６（電圧E1）の正負
極間に挿入されており、ベースにはパルス信号P1が供給
される。両トランジスタ１と２の直列接続点ａとパルス
トランス４の入力巻線4Pの一端との間には直流カット用
のコンデンサ３が挿入されている。パルストランス４の
出力巻線4Sは抵抗r1を介して出力トランジスタ５のベー
スに接続されている。出力トランジスタ５のコレクタは
抵抗７を介して電源（電圧E2）８に接続されている。９
は出力端子であり、その出力（駆動信号）P2は直接また
は増幅された後図示しないインバータのスイッチング素
子に供給されて該スイッチング素子をON/OFFさせる。10
は運転指令回路であって、起動指令（ON）指令を受ける
と、パルスP1を送出し、停止指令（OFF）を受けると、
パルスP1の送出を停止する。r2は抵抗である。
この構成において、パルスP1はデューテイ比50％のパ
ルスであり、その正パルスがトランジスタ１、２のベー
スに供給されると、トランジスタ１がONし、ベース・エ
ミッタ間のえん層電圧を差し引かれた正パルスの電圧が
コンデンサ３を介してパルストランス４の入力巻線4Pに
印加され、該パルストランス４の出力巻線4Sに正の電圧
Vpが誘起する。この電圧Vpは抵抗r1を介してトランジス
タ５のベースに加わるので、トランジスタ５がONし、出
力端子９は０電位となる。次いで、パルスP1の負のパル
スがトランジスタ１と２のベースに供給されると、トラ
ンジスタ１はOFF、トランジスタ２はONするので、パル
ストランス４には負の電圧が印加され、その出力巻線4S
には負の電圧Vpが誘起し、この電圧Vpが出力トランジス
タ５のベースに加わるので、出力トランジスタ５がOFF
し、出力端子９は上記インバータのスイッチング素子を
ONさせるレベルE2の駆動信号P2を送出する。
ルスであり、その正パルスがトランジスタ１、２のベー
スに供給されると、トランジスタ１がONし、ベース・エ
ミッタ間のえん層電圧を差し引かれた正パルスの電圧が
コンデンサ３を介してパルストランス４の入力巻線4Pに
印加され、該パルストランス４の出力巻線4Sに正の電圧
Vpが誘起する。この電圧Vpは抵抗r1を介してトランジス
タ５のベースに加わるので、トランジスタ５がONし、出
力端子９は０電位となる。次いで、パルスP1の負のパル
スがトランジスタ１と２のベースに供給されると、トラ
ンジスタ１はOFF、トランジスタ２はONするので、パル
ストランス４には負の電圧が印加され、その出力巻線4S
には負の電圧Vpが誘起し、この電圧Vpが出力トランジス
タ５のベースに加わるので、出力トランジスタ５がOFF
し、出力端子９は上記インバータのスイッチング素子を
ONさせるレベルE2の駆動信号P2を送出する。
この動作は上記したOFF指令が発生するまで繰り返さ
れる。
れる。
この従来の構成においては、パルスP1の負パルスが継
続して印加されたのち、上記OFF指令が発生した場合、
コンデンサ３が図示の極性に充電されたままとなるの
で、次に、起動するため、パルスP1をトランジスタ１と
２に印加した場合、パルストランス４の出力Vpは第４図
に示す如く、初期ONパルスが２×E1に達し、初期OFFパ
ルスはほぼ零となるため、出力トランジスタ５のOFFが
遅れ、上記インバータのアーム短絡を招くことになる。
続して印加されたのち、上記OFF指令が発生した場合、
コンデンサ３が図示の極性に充電されたままとなるの
で、次に、起動するため、パルスP1をトランジスタ１と
２に印加した場合、パルストランス４の出力Vpは第４図
に示す如く、初期ONパルスが２×E1に達し、初期OFFパ
ルスはほぼ零となるため、出力トランジスタ５のOFFが
遅れ、上記インバータのアーム短絡を招くことになる。
本発明は上記問題を解消するためになされたもので、
起動指令に対して出力パルスを遅れなく発生させること
ができるパルス発生回路の駆動方法を提供することを目
的とする。
起動指令に対して出力パルスを遅れなく発生させること
ができるパルス発生回路の駆動方法を提供することを目
的とする。
本発明は上記目的を達成するため、正パルスを電流増
幅するトランジスタと負パルスを電流増幅するトランジ
スタを直列接続してなり、正負パルスを送出する制御回
路、この制御回路の出力をコンデンサを介して印加され
るパルストランス、該パルストランスの出力パルスによ
りON/OFFされるトランジスタを有するパルス発生回路に
おいて、上記制御回路と上記コンデンサとの間に第１の
スイッチを設けるとともに、上記パルストランスの１次
側端子間に挿入された短絡用の第２のスイッチと放電抵
抗からなるコンデンサ放電回路とを設け、運転停止時、
上記制御回路に上記負パルスを所定時間供給したのち上
記第１のスイッチを開路するとともに上記短絡用の第２
のスイッチを閉路する構成としたものであり、請求項２
では、上記第１のスイッチは、正パルスを通過させるダ
イオードと負パルスを通過させるトランジスタからな
り、上記運転停止時、該トランジスタがOFFされる構成
とし、請求項３では、上記短絡用の第２のスイッチに代
えて、パルストランスの２次側にツエナーダイオードを
直列に挿入した。
幅するトランジスタと負パルスを電流増幅するトランジ
スタを直列接続してなり、正負パルスを送出する制御回
路、この制御回路の出力をコンデンサを介して印加され
るパルストランス、該パルストランスの出力パルスによ
りON/OFFされるトランジスタを有するパルス発生回路に
おいて、上記制御回路と上記コンデンサとの間に第１の
スイッチを設けるとともに、上記パルストランスの１次
側端子間に挿入された短絡用の第２のスイッチと放電抵
抗からなるコンデンサ放電回路とを設け、運転停止時、
上記制御回路に上記負パルスを所定時間供給したのち上
記第１のスイッチを開路するとともに上記短絡用の第２
のスイッチを閉路する構成としたものであり、請求項２
では、上記第１のスイッチは、正パルスを通過させるダ
イオードと負パルスを通過させるトランジスタからな
り、上記運転停止時、該トランジスタがOFFされる構成
とし、請求項３では、上記短絡用の第２のスイッチに代
えて、パルストランスの２次側にツエナーダイオードを
直列に挿入した。
本発明では、運転停止時、パルストランスに蓄積され
たエネルギーがコンデンサに放出され、該コンデンサの
蓄積エネルギーを放電回路で消費させるので、再起動時
には、起動当初から正常なパルスを得ることができる。
たエネルギーがコンデンサに放出され、該コンデンサの
蓄積エネルギーを放電回路で消費させるので、再起動時
には、起動当初から正常なパルスを得ることができる。
以下、本発明の１実施例を図面を参照して説明する。
第１図において、11はスイッチであって、トランジス
タ１と２の接続点ａとコンデンサ３との間に挿入されて
いる。12は放電用抵抗、13は短絡用スイッチである。こ
の短絡用スイッチ13はパルストランス３の入力巻線4Pの
両端間に挿入されている。運転指令回路10はパルスP1を
送出する他、信号切離し信号S1をスイッチ11に供給する
とともに反転素子14を介してスイッチ13に供給する。
タ１と２の接続点ａとコンデンサ３との間に挿入されて
いる。12は放電用抵抗、13は短絡用スイッチである。こ
の短絡用スイッチ13はパルストランス３の入力巻線4Pの
両端間に挿入されている。運転指令回路10はパルスP1を
送出する他、信号切離し信号S1をスイッチ11に供給する
とともに反転素子14を介してスイッチ13に供給する。
次に、この実施例の動作を第２図の波形タイムチャー
トを参照して説明する。第２図はパルストランス４の出
力Vpの波形を示す。
トを参照して説明する。第２図はパルストランス４の出
力Vpの波形を示す。
時刻t1で、運転指令回路10にOFF指令が与えられる
と、運転指令回路10はパルスP1の負パルスを所定時間
（Δｔ）だけトランジスタ１と２に与える。これによ
り、トランジスタ２が以後Δｔ時間だけON状態にあるの
で、コンデンサ３が図示極性に充分に充電される。Δｔ
時間が経過すると、信号切離し指令S1がスイッチ11に供
給されてスイッチ11が開路し（時刻t2）、同時に信号切
離し指令S1を反転素子14で反転した信号がスイッチ13に
与えられて、スイッチ13が閉路する。
と、運転指令回路10はパルスP1の負パルスを所定時間
（Δｔ）だけトランジスタ１と２に与える。これによ
り、トランジスタ２が以後Δｔ時間だけON状態にあるの
で、コンデンサ３が図示極性に充分に充電される。Δｔ
時間が経過すると、信号切離し指令S1がスイッチ11に供
給されてスイッチ11が開路し（時刻t2）、同時に信号切
離し指令S1を反転素子14で反転した信号がスイッチ13に
与えられて、スイッチ13が閉路する。
これによりコンデンサ３は放電用抵抗12の抵抗値Ｒと
コンデンサ３の容量Ｃで決まる時定数で放電し、出力巻
線4Sの電位は０電位に落ち着く。
コンデンサ３の容量Ｃで決まる時定数で放電し、出力巻
線4Sの電位は０電位に落ち着く。
再起動する場合、運転指令回路10にON指令を与えてパ
ルスP1をトランジスタ１と２に供給させるとともに信号
切離し指令S1を消滅させて、スイッチ11を投入し、スイ
ッチ13を開路する。
ルスP1をトランジスタ１と２に供給させるとともに信号
切離し指令S1を消滅させて、スイッチ11を投入し、スイ
ッチ13を開路する。
このように、本実施例では、駆動回路の動作を停止さ
せる場合に、所定時間Δｔだけ、負のパルスをトランジ
スタ１と２に与えて、確実にオフ動作をさせた後、パル
ストランス４の蓄積エネルギーを、コンデンサ３に充分
に放出させ、コンデンサ３に蓄積されたエネルギーをス
イッチ13のオンにより放電用抵抗12で消費させるので、
該駆動回路を再起動した場合には、パルストランス４は
起動当初から正負波高値の等しい正常パルスを送出する
ことになる。
せる場合に、所定時間Δｔだけ、負のパルスをトランジ
スタ１と２に与えて、確実にオフ動作をさせた後、パル
ストランス４の蓄積エネルギーを、コンデンサ３に充分
に放出させ、コンデンサ３に蓄積されたエネルギーをス
イッチ13のオンにより放電用抵抗12で消費させるので、
該駆動回路を再起動した場合には、パルストランス４は
起動当初から正負波高値の等しい正常パルスを送出する
ことになる。
なお、上記実施例では、トランジスタ１と２からなる
制御回路がスイッチ11により完全に切離されるが、スイ
ッチ11は制御回路が送出する負パルスを切離せば充分で
あるので、スイッチ11として、第１図（ａ）に示す構成
のスイッチとしてもよい。
制御回路がスイッチ11により完全に切離されるが、スイ
ッチ11は制御回路が送出する負パルスを切離せば充分で
あるので、スイッチ11として、第１図（ａ）に示す構成
のスイッチとしてもよい。
第１図（ａ）において、15はダイオード、16はFETト
ランジスタであって、ダイオード15は正パルスに対して
順方向である。FETトランジスタ16は負パルスに対して
順方向であり、信号切離し信号S1を受けると、OFFす
る。
ランジスタであって、ダイオード15は正パルスに対して
順方向である。FETトランジスタ16は負パルスに対して
順方向であり、信号切離し信号S1を受けると、OFFす
る。
また、上記実施例では、スイッチ11の動作遅れを考慮
していないが、ON指令発生後、所定時間だけトランジス
タ１と２に負パルスを与えておき、その後にパルスP1を
与えるようにして、スイッチ11の動作遅れが起因する第
１発目のパルスVpに悪影響を与えないようにすることが
好ましい。
していないが、ON指令発生後、所定時間だけトランジス
タ１と２に負パルスを与えておき、その後にパルスP1を
与えるようにして、スイッチ11の動作遅れが起因する第
１発目のパルスVpに悪影響を与えないようにすることが
好ましい。
上記実施例では、スイッチ13を閉路することにより放
電回路を形成してコンデンサ３の電荷を放電させている
が、コンデンサ３と放電用抵抗12のCR定数をVpがE1未満
となる値に選定し、第１図に破線で示すように、パルス
トランス４の２次側4Sに、ツエナー電位がE1であるツエ
ナーダイドード17を挿入し、スイッチ13を省く構成とし
てもよい。
電回路を形成してコンデンサ３の電荷を放電させている
が、コンデンサ３と放電用抵抗12のCR定数をVpがE1未満
となる値に選定し、第１図に破線で示すように、パルス
トランス４の２次側4Sに、ツエナー電位がE1であるツエ
ナーダイドード17を挿入し、スイッチ13を省く構成とし
てもよい。
本発明は以上説明した通り、パルストランスがその入
力回路にコンデンサを有する場合において、運転停止
時、このコンデンサの蓄積エネルギーを放出させる構成
としたので、運転開始時、コンデンサの電圧が悪影響を
及ぼすことがなく、第１発目の出力パルスから正常なパ
ルスを得ることができる。
力回路にコンデンサを有する場合において、運転停止
時、このコンデンサの蓄積エネルギーを放出させる構成
としたので、運転開始時、コンデンサの電圧が悪影響を
及ぼすことがなく、第１発目の出力パルスから正常なパ
ルスを得ることができる。
第１図は本発明の実施例を示す回路図、第１図（ａ）は
上記実施例におけるスイッチの具体例を示す図、第２図
は上記実施例におけるパルストランスの出力波形図、第
３図は従来のパルス発生回路を示す図、第４図は上記従
来例における起動時のパルストランスの出力波形図であ
る。 １、２……トランジスタ、３……コンデンサ、４……パ
ルストランス、５……出力トランジスタ、10……運転指
令回路、11……第１のスイッチ、12……放電用抵抗、13
……第２のスイッチ、15……ダイオード、16……FETト
ランジスタ、17……ツエナーダイオード。
上記実施例におけるスイッチの具体例を示す図、第２図
は上記実施例におけるパルストランスの出力波形図、第
３図は従来のパルス発生回路を示す図、第４図は上記従
来例における起動時のパルストランスの出力波形図であ
る。 １、２……トランジスタ、３……コンデンサ、４……パ
ルストランス、５……出力トランジスタ、10……運転指
令回路、11……第１のスイッチ、12……放電用抵抗、13
……第２のスイッチ、15……ダイオード、16……FETト
ランジスタ、17……ツエナーダイオード。
フロントページの続き (56)参考文献 特開 昭61−75617（ＪＰ，Ａ) 特開 昭61−293167（ＪＰ，Ａ) 特公 昭43−2058（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/60
Claims (3)
- 【請求項１】正負パルスを送出する制御回路、この制御
回路の出力をコンデンサを介して印加されるパルストラ
ンス、このパルストランスの出力パルスによりON/OFFさ
れるトランジスタを有するパルス発生回路において、上
記制御回路と上記コンデンサとの間に挿入された第１の
スイッチ、上記パルストランスの１次側端子間に挿入さ
れた短絡用の第２のスイッチと放電抵抗からなるコンデ
ンサ放電回路とを設け、運転停止時、上記制御回路に上
記負パルスを所定時間供給したのち上記第１のスイッチ
を開路するとともに上記短絡用スイッチを閉路すること
を特徴とするパルス発生回路の駆動方法。 - 【請求項２】第１のスイッチは、正パルスを通過させる
ダイオードと負パルスを通過させるトランジスタからな
り、運転停止時、該トランジスタがOFFされることを特
徴とする請求項１記載のパルス発生回路の駆動方法。 - 【請求項３】短絡用の第２のスイッチに代えて、パルス
トランスの２次側にツエナーダイオードを直列に挿入し
たことを特徴とする請求項１または２記載のパルス発生
回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018046A JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018046A JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03224312A JPH03224312A (ja) | 1991-10-03 |
| JP2803287B2 true JP2803287B2 (ja) | 1998-09-24 |
Family
ID=11960750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018046A Expired - Fee Related JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803287B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4317154B4 (de) * | 1993-05-24 | 2007-01-04 | Deutsche Thomson-Brandt Gmbh | Schaltung zur Ansteuerung eines Schalttransistors |
-
1990
- 1990-01-30 JP JP2018046A patent/JP2803287B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03224312A (ja) | 1991-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03501438A (ja) | 給電開始回路 | |
| KR960003037B1 (ko) | 전원 공급 장치 | |
| JPS5826568A (ja) | 電力用スイッチング・トランジスタ用のスナッバ回路 | |
| US7333353B2 (en) | Isolating type self-oscillating flyback converter with a soft start loop | |
| US4967101A (en) | Pre-drive circuit | |
| US3983418A (en) | Drive circuit for power switching device | |
| JP3018857B2 (ja) | 電磁石装置の駆動回路 | |
| EP0297459A2 (en) | Discharge load driving circuit | |
| US20020175719A1 (en) | Transistor drive circuits and methods using selective discharge of terminal capacitance | |
| JP2803287B2 (ja) | パルス発生回路の駆動方法 | |
| JPS58119777A (ja) | 高速スイツチング型プツシユプル蓄積電荷インバ−タ回路 | |
| US5130738A (en) | Electronic flash unit driver by insulated gate bipolar transistor | |
| JPH08504319A (ja) | 負荷電流を自動的に減少させる回路配列 | |
| JP2573867B2 (ja) | 自励インバータの起動回路 | |
| US4870298A (en) | Power switch booster circuit | |
| JPH0522988Y2 (ja) | ||
| JPH10143259A (ja) | 突入電流防止回路 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP2927902B2 (ja) | スイッチング電源 | |
| JP2709145B2 (ja) | エンジン停止装置 | |
| EP0206104A2 (en) | FET gate driver circuit | |
| JPH1127855A (ja) | 突入電流防止回路 | |
| JP3253475B2 (ja) | スイッチング制御型電源回路 | |
| JP2003133619A (ja) | ピーキングコンデンサの電圧クランプ方法、およびパルス電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |