JP2800806B2

JP2800806B2 - 半導体装置及びその製造方法

Info

Publication number: JP2800806B2
Application number: JP8289409A
Authority: JP
Inventors: 潔高橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 1998-09-21
Anticipated expiration: 2016-10-31
Also published as: JPH10135245A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体チップをワイ
ヤボンディングを用いることなくパッケージする半導体
装置とその製造方法に関する。

【０００２】

【従来の技術】従来、半導体チップのパッケージ構造と
して、ワイヤボンディングを用いる構造やワイヤボンデ
ィングを用いない構造が提案されている。前者の構造の
製造方法を図４を用いて説明する。先ず、図４（ａ）の
ように、半導体素子及びボンディングパッド１１１の形
成が完了している半導体基板１１０を、スクライブまた
はダイシング加工技術により切断分離し、図４（ｂ）の
ように個々の半導体チップ１１４を形成する。次に、図
４（ｃ）のように、リードフレーム１２０上にＡｕＳｎ
１２１を搭載し３２０℃で加熱してＡｕＳｎ１２１を溶
解する。その後、溶解したＡｕＳｎ１２１上に半導体チ
ップ１１４をマウントして常温まで冷却し、半導体チッ
プ１１４をリードフレーム１２０上に固定する。次に、
図４（ｄ）のように、リードフレーム１２０の各リード
と半導体チップ１１４上のボンディングパッドを電気的
に接続するため、Ａｕワイヤ１２２を用いてボンディン
グを行う。最後に、樹脂モールド１２３で半導体チップ
１１４をリードフレーム１２０と一緒に封止し、図４
（ｅ）のようなパッケージが完成される。

【０００３】また、ワイヤボンディングを用いない後者
の構造、例えば、フリップチップ構造の製造方法を図５
を用いて説明する。先ず、図５（ａ）のように、スクラ
イブまたはダイシング加工技術によりチップ化された半
導体チップ２１４上のボンディングパッド２１１上に、
図５（ｂ）のように、Ａｕまたは半田により接続用バン
プ２１３を形成する。次に、図５（ｃ）のように、リー
ドフレーム２２０上に半導体チップ２１４の表面を下に
してフリップチップ実装を行い、リードフレーム２２０
と半導体チップ２１４の電気的な接続を行う。最後に、
リードフレーム２２０にメタルキャップ２２３を被せて
半導体チップ２１４を封止し、図５（ｄ）のようなパッ
ケージが完成される。

【０００４】

【発明が解決しようとする課題】近年、半導体素子にお
いては製造コストの低減が大きな課題となっており、特
に製造工程数の削減におけるコストダウンの効果は最も
大きい。これは、半導体基板上に半導体素子を製造する
前工程はもちろん、後工程と呼ばれる半導体素子の実装
工程においても同様である。しかし、前記した従来技術
では、半導体素子をチップ化する工程、リードフレーム
等に半導体チップをマウントする工程、半導体チップと
リードフレームをワイヤボンディングやバンプ等で電気
的に接続する工程、樹脂あるいは金属キャップ等で半導
体チップを封止する工程と、少なくとも４工程を必要と
しており、特に、半導体チップのマウント工程において
は、切断分離された個々の半導体チップをそれぞれマウ
ントする必要があるために、半導体チップの数だけの工
程が必要であり、工程数が極めて多いものとなる。さら
に、化合物半導体のように半導体自身の機械的強度が弱
い場合には、半導体チップの小型化に伴い、チップハン
ドリングの際に応力を加えたり破壊してしまい、実装時
点での歩留まり低下等の問題点が生じていた。

【０００５】本発明の目的は、半導体チップの製造から
パッケージの完成までの工程数を削減し、かつ製造歩留
りを高めることが可能な半導体装置とその製造方法を提
供することにある。

【０００６】

【課題を解決するための手段】本発明は、パッケージベ
ース上に半導体チップが搭載され、このパッケージベー
スに設けられた外部接続用の電極と前記半導体チップと
が電気接続されてなる半導体装置において、パッケージ
ベースと半導体チップが同一平面形状及び平面寸法に形
成されていることを特徴とする。また、半導体チップと
パッケージベースとは樹脂で封止されていてもよい。

【０００７】また、本発明の半導体装置の製造方法は、
複数の半導体チップに相当する素子が形成されている半
導体基板を、前記半導体チップを個々に搭載可能な電極
及び外部接続用電極が形成されているパッケージ基板に
搭載し、前記半導体基板とパッケージ基板とを相互に電
気接続する工程と、前記半導体基板とパッケージ基板と
を一体的に切断して複数個の半導体チップとパッケージ
ベースとに分離する工程とを含むんでいる。この場合、
切断分離された半導体チップとパッケージベースとをそ
れぞれ樹脂で封止する工程を含んでもよい。また、半導
体基板の一部に目合わせマークを形成し、パッケージ基
板の対応する箇所には目合わせ窓を形成し、半導体基板
をパッケージ基板に搭載する際にこれら目合わせマーク
と目合わせ窓を利用して両者の位置決めを行うことが好
ましい。

【０００８】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明にかかる第１の
実施形態の製造方法を工程順に示す断面図である。ま
た、図２（ａ），（ｂ）は半導体基板と、パッケージ用
のセラミックス基板の平面図である。先ず、図１（ａ）
及び図２（ａ）のように、シリコン等の半導体基板１０
には、多数個のチップとなるべき所要の素子１３が形成
されており、その表面上には電気接続用のボンディング
パッド１１が形成されている。ここで、前記半導体基板
１０の一部、ここでは２箇所には前記セラミックス基板
に対する半導体基板１０の位置合わせを行うための目合
わせマーク１２が形成されている。この実施形態では、
この目合わせマーク１２は、前記ボンディングパッド１
１と同じ配線を利用した矩形パターンとして形成されて
いる。

【０００９】そして、この半導体基板１０は、図１
（ｂ）に示すように、その表面を下方に向けて前記セラ
ミックス基板２０の上に搭載される。このセラミックス
基板２０は、その裏面には図２（ｂ）のようにＩ／Ｏピ
ン２１が形成されており、その表面にはポリイミド膜２
２が成膜されており、このポリイミド膜２２に設けられ
た開口に接続用電極２３が露呈されている。さらに、セ
ラミックス基板２０の平面２箇所には、前記半導体基板
１０の目合わせマーク１２に対応する位置に目合わせ窓
２４が基板の厚さ方向に貫通された状態で開口されてい
る。そして、前記半導体基板１０をセラミックス基板２
０に搭載する際には、セラミックス基板２０の裏面側か
ら目合わせ窓２４内にレーザ等の光を投射し、この光が
半導体基板１０上の目合わせマーク１２で反射された反
射光を検出することで半導体基板１０とセラミックス基
板２０の位置合わせを行う。次いで、図１（ｃ）のよう
に、位置合わせが完了した半導体基板１０上のボンディ
ングパッド１１とセラミックス基板２０の接続用電極２
３を公知の熱圧着等の接続技術を用いて接続し、フリッ
プチップ法によるボンディングを実行する。

【００１０】しかる上で、図１（ｄ）のように、一体化
された半導体基板１０とセラミックス基板２０を公知の
ダイシング技術により同時に切断する。これにより、半
導体基板１０では各半導体チップ１４として個々に切断
分離され、同時にセラミックス基板２０も半導体チップ
１４と同一形状、同一寸法のパッケージベース２５とし
て切断分離される。その上で、これら切断分離された半
導体チップ１４とパッケージベース２５に対し樹脂モー
ルド１５を施し、各半導体チップ１４とパッケージベー
ス２５を封止して個々のパッケージが完成される。

【００１１】このように、半導体基板１０をセラミック
ス基板２０に対して搭載し、その後に半導体基板１０を
セラミックス基板２０と共に各半導体チップ１４及びパ
ッケージベース２５として切断分離する製造方法を採用
することで、従来、半導体チップ単位で行っていたマウ
ント、ボンディングの工程を１回のマウント、ボンディ
ング工程で実現できる。したがって、これらの工程数
を、従来の半導体チップの個数に相当する回数から１回
に低減でき、その製造工程数を大幅に低減することがで
きる。また、化合物半導体のように半導体自身の機械的
強度が弱い場合においても、チップハンドリングの工程
を必要としないため、半導体チップに応力を加えたり、
破壊したりすることによる歩留まり低下の問題点が解消
できる。

【００１２】次に、本発明にかかる第２の実施形態の半
導体装置とその製造方法を図３を用いて説明する。な
お、前記第１の実施形態と等価な部分には同一符号を付
してある。先ず、図３（ａ）のように、表面上に接続用
のボンディングパッド１１及び目合わせマーク１２の形
成されている半導体基板１０を形成する。この半導体基
板１０は前記第１の実施形態と同じものでよい。次に、
図１（ｂ）のように、裏面にＡｕまたは半田により接続
用バンプ２６が形成されており、その表面にポリイミド
膜２２が成膜されており、接続用電極２３の上部が開口
されているＡｌＮ等の熱伝導率の高いセラミックス基板
２０Ａを形成する。また、ここでは、前記接続用バンプ
２６の間には、放熱用バンプ２７を形成している。この
セラミックス基板２０Ａに前記半導体基板１０をその表
面を下方に向けて搭載する。この搭載に際しては、セラ
ミックス基板２０Ａに形成されている目合わせ窓２４よ
りレーザ等の光を半導体基板１０上の目合わせマーク１
２に照射し、その反射光を検出することで半導体基板１
０とセラミックス基板２０Ａの位置合わせを行うことは
第１の実施形態と同じである。

【００１３】これら半導体基板１０とセラミックス基板
２０Ａの位置合わせが完了した後、図３（ｃ）のよう
に、半導体基板１０上のボンディングパッド１１とセラ
ミックス基板２０Ａの接続用電極２３を公知の熱圧着等
の接続技術を用いて接続する。さらに、半導体基板１０
とセラミックス基板２０Ａをダイシング技術により同時
に切断し、半導体基板１０とセラミックス基板２０Ａと
を複数の半導体チップ１４とパッケージベース２５に切
断分離し、個々のパッケージを完成する。

【００１４】この実施形態のパッケージ構造では、セラ
ミックス基板２０Ａの裏面に形成されている接続用バン
プ２６を図外のプリント基板の電極等に直接接続するこ
とで、半導体装置の実装が実現される。また、この実施
形態では、セラミックス基板２０ＡがＡｌＮ等の熱伝導
率の優れた材質であり、かつセラミックス基板２０Ａの
裏面に設けられた放熱用バンプ２７がプリント基板に接
触されることで、その放熱性が高められる。したがっ
て、低熱抵抗化が必要な高出力ＦＥＴ等（出力がおおよ
そ３〜４Ｗ程度）の半導体チップの実装についても適応
できる。また、この場合には、半導体基板１０及びセラ
ミックス基板２０Ａを個々に切断分離した後の樹脂封止
工程が不要であるため、製造工程数を前記第１の実施形
態よりもさらに低減することができる。

【００１５】

【発明の効果】以上説明したように本発明は、半導体基
板をパッケージ基板に搭載した後に、半導体基板とパッ
ケージ基板とを一体的に切断して複数個の半導体チップ
とパッケージ基板とに分離して個々の半導体装置を形成
しているので、従来、半導体チップの個数分の回数だけ
必要とされていたマウント及びボンディングの各工程を
１回の工程に短縮することが可能になり、半導体装置の
製造工程を大幅に低減することができる。また、化合物
半導体のように半導体自身の機械的強度が弱い場合にお
いても、半導体チップ自身のハンドリングを行わないた
め、応力を加えたりあるいは破壊したりすることがなく
なるため、実装時点で生じていた不良を回避することが
でき、製品の歩留まりを１０％以上向上させることが可
能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を製造工程順に示す断
面図である。

【図２】本発明にかかる半導体基板とセラミックス基板
の各平面図である。

【図３】本発明の第２の実施形態を製造工程順に示す断
面図である。

【図４】従来の製造方法の一例を製造工程順に示す断面
図である。

【図５】従来の製造方法の他の例を製造工程順に示す断
面図である。

【符号の説明】

１０半導体基板１１ボンディングパッド１２目合わせマーク１３素子１４半導体チップ２０，２０Ａセラミックス基板２１ＩＯピン２２ポリイミド膜２３接続用電極２４目合わせ窓２５パッケージベース２６接続用バンプ２７放熱用バンプ

Claims

(57)【特許請求の範囲】

【請求項１】パッケージベース上に半導体チップが搭
載され、前記パッケージベースに設けられた外部接続用
の電極と前記半導体チップとが電気接続されてなる半導
体装置において、前記パッケージベースと半導体チップ
が同一平面形状及び平面寸法に形成されていることを特
徴とする半導体装置。
【請求項２】半導体チップの表面にボンディングパッ
ドが設けられ、パッケージベースの表面には前記ボンデ
ィングパッドに対応する接続用電極が設けられ、前記半
導体チップは表面をパッケージベースの表面に向けて搭
載され、前記ボンディングパッドが前記接続用電極に直
接接続されている請求項１の半導体装置。
【請求項３】半導体チップとパッケージベースとが樹
脂で封止されてなる請求項２の半導体装置。
【請求項４】複数の半導体チップに相当する素子が形
成されている半導体基板を、前記半導体チップを個々に
搭載可能な電極及び外部接続用電極が形成されているパ
ッケージ基板に搭載し、前記半導体基板とパッケージ基
板とを相互に電気接続する工程と、前記半導体基板とパ
ッケージ基板とを一体的に切断して複数個の半導体チッ
プとパッケージベースとに分離する工程とを含むことを
特徴とする半導体装置の製造方法。
【請求項５】切断分離された半導体チップとパッケー
ジベースとをそれぞれ樹脂で封止する工程を含む請求項
４の半導体装置の製造方法。
【請求項６】半導体基板の一部に目合わせマークを形
成し、パッケージ基板の対応する箇所には目合わせ窓を
形成し、半導体基板をパッケージ基板に搭載する際にこ
れら目合わせマークと目合わせ窓を利用して両者の位置
決めを行う請求項４または５の半導体装置の製造方法。