JP2800772B2 - クロック抽出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は符号化された信号か
らビットクロックを再生するためのクロック抽出回路に
係わり、詳細には光ディスクや磁気ディスク等を用いた
ファイル装置でのクロックの抽出に適したクロック抽出
回路に関する。

【０００２】

【従来の技術】光ディスクや磁気ディスク等のディスク
を使用したファイル装置では、ディスクの回転むら等の
原因で、これから再生した信号のデータレートに１パー
セント程度の揺れが発生するのが通常である。このよう
な再生信号から正しい検出データを得るためには、その
揺れに応じてクロック周波数を設定するＰＬＬ（PhaseL
ocked Loop ）回路を用いたクロック抽出回路が必要に
なる。

【０００３】ファイル装置に記録されている信号は、一
般に特定の符号化変調を施されたデータ列である。この
ようなデータ列では、同一の値が連続することに制限を
付けたＲＬＬ符号（Run Length Limited）が用いられる
ことが多い。これらの符号には、セルフクロックすなわ
ちデータ列自身からのクロック抽出のための特別なビッ
トが配置されていないので、周波数の比較による制御は
行えない。

【０００４】図８は、従来のクロック抽出回路の構成を
表わしたものである。この回路はＰＬＬ回路によって構
成されている。図示しないファイル装置から読み出され
た再生信号１０１は、位相比較器１０２、ループフィル
タ１０３および電圧制御発振器（ＶＣＯ）１０４を順に
経て抽出クロック１０５が出力される。この抽出クロッ
ク１０５は位相比較器１０２に入力され、再生信号１０
１との間の位相のずれが検出される。例えば、再生信号
１０１の極性の変化するタイミングと、抽出クロック１
０５の立ち上がりの位相差の検出が行われて、この差に
比例した信号１０６が出力される。ループフィルタ１０
３は、適当な周波数特性を有する低域通過フィルタで構
成されている。ループフィルタ１０３を通過し周波数特
性を調整された信号１０７は、電圧制御発振器１０４に
入力され、その入力電圧に応じた周波数の抽出クロック
１０５が出力される。このようにして、フィードバック
系による適当な周波数応答特性をもった抽出クロック１
０５が得られることになる。

【０００５】

【発明が解決しようとする課題】抽出クロック１０５と
して得られるＰＬＬ回路の発振周波数と、再生信号１０
１のチャネルビットレートとの間の周波数が異なる場合
には、位相の同期と同時に周波数の引き込みが必要にな
る。ただし、得られる再生信号１０１は、すでに説明し
たように符号化変調の行われたデータ列であり、その周
期は一定しない。このため、再生信号１０１を抽出クロ
ック１０５の周波数と比較して周波数の引き込みを行う
ことは期待できない。したがって、ＰＬＬ回路に入力信
号を与えないときの発振周波数としてのフリーラン周波
数と再生信号１０１のデータレートとが大きく異なる場
合には、同期を確保することができなくなる。

【０００６】一方、再生信号１０１と抽出クロック１０
５の周波数偏差が比較的小さい場合には、その偏差によ
って定まる周期で位相の進みと遅れが交互に現われる。
そこで、これによって、周波数は徐々に一致する方向に
近づいて同期をとることが可能になる。

【０００７】一般的には、周波数の比較のみによるキャ
プチャレンジすなわち周波数引き込み可能な範囲は、発
振周波数の数パーセント以上にすることができない。こ
のため、再生信号のデータレートが大きく変化する可能
性かある場合には、フリーラン周波数を切り替える等の
手法を用いて、発振周波数の範囲を再生信号１０１のデ
ータレートの近傍に設定し直す必要があった。また、デ
ィスクのうち線速度を一定にして記録したものでは、再
生トラックが変化すると単位時間当たりのディスクの回
転数が変更される。このため、再生トラックが大きく変
化した直後のような場合には、ディスクの回転数の変動
によっておおよそのデータレートを知ることが困難であ
る。このため、このような場合には、再生トラックが変
更された後にディスクの比較的安定した回転が得られる
まで、再生信号１０１に対する同期を確保することが困
難であった。

【０００８】そこで本発明の目的は、キャプチャレンジ
が広く応答性に優れたクロック抽出回路を提供すること
にある。

【０００９】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）符号化され所定のディスク装置に格納された
データ系列を読み出すことによって得られた再生信号と
この再生信号から抽出された抽出クロックとを入力して
両者の位相誤差を抽出する第１の位相比較器と、（ロ）
前記した再生信号と前記した抽出クロックを入力して正
極性と負極性の位相誤差をそれぞれ抽出する第２の位相
比較器と、（ハ）これら第１および第２の位相比較器の
出力を選択する選択回路と、（ニ）この選択回路の出力
する信号の周波数特性を調整するループフィルタと、
（ホ）このループフィルタを通過した信号を入力しその
入力電圧に応じた周波数の前記した抽出クロックを発生
させる電圧制御発振器と、（ヘ）前記した抽出クロック
の周期と前記した再生信号との比較を行い、その再生信
号に規定されたマーク長の制限を外れる状態を検出する
ことで抽出クロックの周波数が再生信号の周波数に対し
て高いか低いかを判別するレート比較回路と、（ト）前
記した抽出クロックと前記した再生信号との同期がとれ
ているか否かを判定する同期判定回路と、（チ）この同
期判定回路が同期がとれていることを判定した場合には
前記した第１の位相比較器を選択させ、同期がとれてい
ないことを判定した場合には前記した第２の位相比較器
における前記したレート比較回路の出力に応じた極性の
出力を選択させる選択回路制御手段とをクロック抽出回
路に具備させる。

【００１０】すなわち請求項１記載の発明では、第１の
位相比較器が、再生信号とこの再生信号から抽出された
抽出クロックとを入力して両者の位相誤差を抽出する。
また、第２の位相比較器は再生信号と抽出クロックを入
力して正極性と負極性の位相誤差をそれぞれ抽出する。
再生信号は、その符号語に含まれるランレングスの制限
や等化方式に応じて、得られる信号の波形に特徴が現わ
れる。例えばＣＤ（コンパクトディスク）の記録再生に
用いられる符号には、抽出クロックの周期をＴとする
と、マーク長が３Ｔ以上で１１Ｔ以下となるような制限
が加えられているので、再生信号の極性が反転するまで
の時間は３Ｔから１１Ｔの間の値をとる。したがって、
クロック抽出回路から抽出される抽出クロックの周期Ｔ
に対して再生信号の極性が３Ｔよりも短い間隔で変化す
る場合には、抽出クロックの発振周波数が再生信号のビ
ットレートに対して高いことが判定できる。同様に、１
１Ｔよりも長い間隔で極性の変化が検出される場合に
は、抽出クロックの発振周波数が低いことが分かる。

【００１１】請求項１記載の発明では、このようにして
検出される発振周波数の高低に応じて、周波数の同期が
確立していない間の位相比較器の出力極性の制御を行
う。同期が確立しているか否かの判定は、再生信号の位
相と抽出クロックの位相の差が一定の範囲に入っている
かどうかを検出することによって行うことができる。周
波数が一致していない場合には、両者の間に必ず一定以
上の頻度で位相誤差が大きい状態が現われる。例えばこ
のような場合には、周波数の同期がとれていないものと
して、第２の位相比較器のいずれか一方の極性の位相誤
差信号を選択回路で選択する。これによって、抽出クロ
ックの周波数は常に正しい方向に制御される。

【００１２】したがって、再生信号のデータレートが大
きく変化するような場合にも、外部からフリーラン周波
数の変更などを行うことなく、正常な引き込みを期待す
ることができる。また、再生信号のデータレートが明ら
かでない場合やこれが変化しているような場合にも、抽
出クロックの周波数を自動的に再生信号のデータレート
に近づけるように制御することができるので、取り扱い
が容易であり、周波数の変化に対する応答性も良好とな
る。

【００１３】請求項２記載の発明では、（イ）符号化さ
れ所定のディスク装置に格納されたデータ系列を読み出
すことによって得られた再生信号とこの再生信号から抽
出された抽出クロックとを入力して両者の位相誤差を抽
出する第１の位相比較器と、（ロ）前記した抽出クロッ
クの周期と前記した再生信号との比較を行い、その再生
信号に規定されたマーク長の制限を外れる状態を検出す
ることで抽出クロックの周波数が再生信号の周波数に対
して高いか低いかを判別するレート比較回路と、（ハ）
前記した再生信号、前記した抽出クロックおよびレート
比較回路の比較結果を入力して比較結果に応じて正極性
あるいは負極性の位相誤差を抽出する第２の位相比較器
と、（ニ）これら第１および第２の位相比較器の出力を
選択する選択回路と、（ホ）この選択回路の出力する信
号の周波数特性を調整するループフィルタと、（ヘ）こ
のループフィルタを通過した信号を入力しその入力電圧
に応じた周波数の前記した抽出クロックを発生させる電
圧制御発振器と、（ト）前記した抽出クロックと前記し
た再生信号との同期がとれているか否かを判定する同期
判定回路と、（チ）この同期判定回路が同期がとれてい
ることを判定した場合には前記した第１の位相比較器を
選択させ、同期がとれていないことを判定した場合には
前記した第２の位相比較器を選択させる選択回路制御手
段とをクロック抽出回路に具備させる。

【００１４】この請求項２記載の発明と請求項１記載の
発明との相違は、次の通りである。請求項１記載の発明
では第２の位相比較器が再生信号と抽出クロックを入力
して正極性と負極性の位相誤差をそれぞれ抽出すること
にしているが、請求項２記載の発明では更にレート比較
回路の比較結果をも入力してその比較結果に応じて正極
性あるいは負極性の位相誤差を択一的に出力するように
している。したがって、請求項２記載の発明での選択回
路は第１および第２の位相比較器の出力のうちの一方を
単純に選択するようにしているが、請求項１記載の発明
の場合には第２の位相比較器の出力を選択する場合に、
レート比較回路の出力に応じた極性の出力を選択させる
ようにしている。これ以外については請求項１記載の発
明についての原理と同様である。

【００１５】請求項３記載の発明では、（イ）符号化さ
れ所定のディスク装置に格納されたデータ系列を読み出
すことによって得られた再生信号とこの再生信号から抽
出された抽出クロックとを入力して両者の位相誤差を抽
出する第１の位相比較器と、（ロ）前記した抽出クロッ
クの周期と前記した再生信号との比較を行い、その再生
信号に規定されたマーク長の制限を外れる状態を検出す
ることで抽出クロックの周波数が再生信号の周波数に対
して高いか低いかを判別するレート比較回路と、（ハ）
前記した再生信号、前記した抽出クロックおよびレート
比較回路の比較結果を入力して比較結果に応じて正極性
あるいは負極性の位相誤差を抽出する第２の位相比較器
と、（ニ）前記した第１の位相比較器の出力する信号の
周波数特性を調整する第１のループフィルタと、（ホ）
前記した第２の位相比較器の出力する信号の周波数特性
を調整する第２のループフィルタと、（ヘ）これら第１
および第２のループフィルタの出力を加算する加算器
と、（ト）この加算器によって加算された信号を入力し
その入力電圧に応じた周波数の前記した抽出クロックを
発生させる電圧制御発振器と、（チ）前記した抽出クロ
ックと前記した再生信号との同期がとれているか否かを
判定する同期判定回路と、（リ）この同期判定回路が同
期がとれていることを判定した場合には前記した第１の
位相比較器と第１のループフィルタの間を導通させ、同
期がとれていないことを判定した場合には前記した第２
の位相比較器と第２のループフィルタの間を導通させる
スイッチ回路とをクロック抽出回路に具備させる。

【００１６】すなわち請求項３記載の発明では、請求項
２記載の発明と同様に第２の位相比較器がレート比較回
路の比較結果をも入力して比較結果に応じて正極性ある
いは負極性の位相誤差を抽出するようにしているが、更
に第１の位相比較器に対応させて第１のループフィルタ
を設け、第２の位相比較器に対応させて第２のループフ
ィルタを設けている。そして、これらの出力側に加算器
を設けて出力の加算を行ってその結果を電圧制御発振器
に入力するようにしていると共に、これら第１および第
２のループフィルタの一方の出力のみが選択的に加算器
に入力されるようにスイッチ回路を用意している。これ
以外については請求項１記載の発明についての原理と同
様である。

【００１７】なお、請求項１〜請求項３記載の発明で、
同期判定回路は、前記したビットクロックとデータ系列
との位相差が予め定めた一定の値を上回るか否かを検出
する位相比較に基づいて判定を行うものであってもよ
い。また、データ系列は、例えばＲＬＬ制限を有する符
号データであってもよく、この場合には前記したレート
比較回路はＲＬＬ制限で定まるマーク長の制限を外れる
状態の検出によって動作するようになっていればよい。

【００１８】請求項４記載の発明では、請求項１〜請求
項３記載の発明で前記したレート比較回路は、前記した
抽出クロックに対して前記したデータ系列のマーク長の
上限を越えたことを検出したとき、発振周波数が高いこ
とを示すフラグを立て、前記したマーク長の下限を下回
ったことを検出したときこのフラグを下ろし、これら以
外の場合には現在のフラグの状態を維持するようなヒス
テリシス動作を行うことを特徴としている。

【００１９】請求項５記載の発明では、請求項１〜請求
項３記載の発明で前記したレート比較回路は、前記した
データ系列が予め定めた一定の振幅値をとる時間間隔を
基に、前記したマーク長の制限を外れるか否かを検出す
ることを特徴としている。

【００２０】

【発明の実施の形態】

【００２１】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２２】図１は本発明の一実施例におけるクロック
抽出回路の概要を表わしたものである。図示しないファ
イル装置から読み出された再生信号１１は、本実施例の
クロック抽出回路の位相誤差抽出回路１２に入力される
と共に、同期判定回路１３およびレート比較回路１４に
入力されるようになっている。位相誤差抽出回路１２の
出力する位相誤差信号１５は、ループフィルタ１６に入
力され、その出力１７は電圧制御発振器（ＶＣＯ）１８
に入力されて抽出クロック１９が作成されるようになっ
ている。抽出クロック１９は、位相誤差抽出回路１２に
フィードバックされると共に、同期判定回路１３および
レート比較回路１４にも入力されるようになっている。
同期判定回路１３は位相誤差抽出回路１２に同期フラグ
２１を送出し、レート比較回路１４は位相誤差抽出回路
１２にレートフラグ２２を送出するようになっている。

【００２３】このような構成のクロック抽出回路で、位
相誤差抽出回路１２は再生信号１１と抽出クロック１９
を用いて両者の位相誤差を取り出す。このときの位相誤
差の抽出の手法は、同期判定回路１３から入力される同
期フラグ２１と、レート比較回路１４から入力されるレ
ートフラグ２２によって選択される。この動作について
は後に詳しく説明する。

【００２４】位相誤差抽出回路１２から出力される位相
誤差信号１５は、ループフィルタ１６に入力される。ル
ープフィルタ１６は、図８で説明した従来の回路と同様
に低域通過フィルタで構成されている。ループフィルタ
１６を通過し高域を除去された信号１７は電圧制御発振
器１８に入力され、その電圧に応じた周波数の抽出クロ
ック１９が出力される。この抽出クロック１９は位相誤
差抽出回路１２にフィードバックされることで、ＰＬＬ
回路部分が構成されている。

【００２５】本実施例のクロック抽出回路では、このＰ
ＬＬ回路部分に加えて同期判定回路１３とレート比較回
路１４が備えられている。このうちのレート比較回路１
４は、再生信号１１と抽出クロック１９を入力して、再
生信号１１のビットレートに対して抽出クロック１９の
ビットレートが高いか低いかをモニタする。そして、こ
の結果をレートフラグ２２として出力する。このような
モニタ結果は、例えば再生信号１１に現われる極性反転
のインターバルを検出することで得ることができる。

【００２６】一例として、ＣＤの記録や再生に用いる符
号には、マーク長が３Ｔ以上で１１Ｔ以下となるような
制限が加えられている。この例のような上限および下限
の設定がある場合には、再生信号１１の極性が反転する
までの間隔は、３Ｔから１１Ｔまでの値をとる。したが
って、抽出クロック１９の周期Ｔに対して再生信号１１
の極性が３Ｔよりも短い間隔で変化するような場合に
は、抽出クロック１９の発振周波数が低いことになり、
その逆に１１Ｔよりも長い間隔で変化するような場合に
は抽出クロック１９の発振周波数が高いことになる。レ
ートフラグ２２は、このような判定結果を出力する。

【００２７】一方、同期判定回路１３は再生信号１１と
抽出クロック１９との間の同期がとれているかどうかの
検出を行い、その結果を同期フラグ２１として出力す
る。このような同期判定は、例えば再生信号１１の極性
変化のタイミングと抽出クロック１９の立ち上がりのタ
イミングとの時間差が、予め定めたある小さな値以下で
あるか否かによって行うことができる。両者の時間差が
この値以下である場合には、同期フラグ２１を立てるこ
とで、位相誤差抽出回路１２を従来の図８に示した位相
比較器１０２と同様に動作させるようになっている。

【００２８】図２は、この位相誤差抽出回路の具体的な
構成を表わしたものである。本実施例の位相誤差抽出回
路１２は、位相比較器３１と、極性指定付位相比較器３
２と、これらの出力としての位相誤差信号３３、３４を
入力して一方を選択するセレクタ３５から構成されてい
る。再生信号１１および抽出クロック１９は、位相比較
器３１と極性指定付位相比較器３２の双方に入力され
る。また、図１に示した同期判定回路１３から出力され
る同期フラグ２１はセレクタ３５に入力され、同じく図
１に示したレート比較回路１４から出力されるレートフ
ラグ２２は極性指定付位相比較器３２に入力される。位
相比較器３１は従来から用いられているもの、例えば図
８に示した位相比較器１０２と同一形式の回路である。
極性指定付位相比較器３２は、入力されるレートフラグ
２２に応じて位相誤差信号３４の極性を変化させるよう
になっている。セレクタ３５は、同期フラグ２１が立っ
ている場合に位相比較器３１の出力としての位相誤差信
号３３を選択し、それ以外の場合には極性指定付位相比
較器３２の出力としての位相誤差信号３４を選択するよ
うになっている。

【００２９】図３は、図２に示した位相比較器の各部の
波形を表わしたものである。同図（ａ）は再生信号１１
の波形を表わしており、また同図（ｂ）は抽出クロック
１９の波形を表わしている。図２に示した位相比較器３
１は、図３（ｃ）に示したように、再生信号１１の極性
反転のタイミングに対して最も近い抽出クロック１９の
立ち上がりのエッジとの位相誤差信号３３を出力する。
この位相誤差信号３３は、抽出クロック１９の立ち上が
りに対して再生信号１１の極性変化のタイミングが遅れ
ている場合、すなわち抽出クロック１９の立ち上がりの
方が再生信号１１のゼロクロス点よりも先行する場合
に、その遅れに相当するパルス幅の正極性のパルスとな
る。この反対に、抽出クロック１９の立ち上がりに対し
て再生信号１１の極性変化のタイミングが進んでいる場
合、すなわち抽出クロック１９の立ち上がりの方が再生
信号１１のゼロクロス点よりも後の場合にはその進みに
相当するパルス幅の負極性のパルスとなる。位相誤差信
号３３は、同期フラグ２１が立っている場合にセレクタ
３５から位相誤差信号１５として出力されることにな
る。

【００３０】これに対して、極性指定付位相比較器３２
が出力する位相誤差信号３４は同期フラグ２１が立って
いない場合にセレクタ３５によって選択され、位相誤差
信号１５として出力される。この位相誤差信号３４は、
極性指定付位相比較器３２に入力されるレートフラグ２
２によって出力形態が異なっている。

【００３１】まず、再生信号１１のビットレートに比べ
て抽出クロック１９の周波数が低いことをレートフラグ
２２が示している場合を説明する。この場合、極性指定
付位相比較器３２は図３（ｄ）に示すように、再生信号
１１の極性変化に対して常に抽出クロック１９の先行す
る立ち上がりエッジとの位相差を位相誤差信号３４とし
て出力する。このときの位相誤差信号３４は常に正極性
となる。図３（ｄ）に示すこの位相誤差信号３４がルー
プフィルタ１６に与えられると、電圧制御発振器１８の
制御電圧が徐々に上昇して、抽出クロック１９の周波数
が再生信号１１のビットレートに近づくことになる。

【００３２】この逆に再生信号１１のビットレートに比
べて抽出クロック１９の周波数が高いことをレートフラ
グ２２が示している場合、極性指定付位相比較器３２は
図３（ｅ）に示すように、再生信号１１の極性変化に対
して常に抽出クロック１９の後続する立ち上がりエッジ
との位相差を位相誤差信号３４として出力する。このと
きの位相誤差信号３４は常に負極性となる。したがっ
て、図３（ｅ）に示すこの位相誤差信号３４がループフ
ィルタ１６に与えられると、電圧制御発振器１８の制御
電圧が徐々に低下して、抽出クロック１９の周波数が再
生信号１１のビットレートに近づくことになる。

【００３３】このようにして再生信号１１のビットレー
トと抽出クロック１９の周波数が近づくと、両者の位相
誤差が比較的小さなものとなる。これに応じて、図１に
示す同期判定回路１３が同期フラグを立てる頻度が高く
なる。これによって、位相誤差抽出回路１２は図８に示
した従来のクロック抽出回路と同様に位相比較器３１を
使用した位相比較モードに移行する。再生信号１１のビ
ットレートが大きく変化しない限り、抽出クロック１９
はこれに追従してゆるやかに変化する。

【００３４】図４は、図１に示したレート比較回路の構
成を表わしたものである。レート比較回路１４は、再生
信号１１を入力する２値化回路４１と、抽出クロック１
９を入力する単位パルス発生回路４２と、２値化回路の
出力する２値化データ４３を入力してエッジの検出を行
うエッジ検出回路４４と、この２値化データ４３と単位
パルス発生回路４２から出力される単位パルス４６とを
入力する差分回路４７と、この差分回路４７の出力パル
ス４９とエッジ検出回路４４の出力するエッジ検出信号
４８とを入力して積分を行う積分器５０と、この積分器
５０の出力５１が負になったときこれを判定する判定器
５２と、この判定器５２の判定結果５３を入力するタイ
マ５４およびこれをセット端子（Ｓ）に入力するＳＲフ
リップフロップ回路５５とから構成されている。タイマ
５４の出力５６はＳＲフリップフロップ回路５５のリセ
ット端子（Ｒ）に入力されるようになっている。ＳＲフ
リップフロップ回路５５からはレートフラグ２２が出力
され、図２で説明した位相誤差抽出回路１２に入力され
ることになる。

【００３５】図５は、このような構成のレート比較回路
の各部の波形を表わしたものである。この図５と共にレ
ート比較回路１４の動作を説明する。ただし、図５に示
した各部の波形は図３に示した各部の波形と時間的に異
なった時点のものを示している。図５（ａ）に示す再生
信号１１は、２値化回路４１に入力されて同図（ｃ）に
示すように零レベルを閾値として２値化された２値化デ
ータ４３を出力する。この２値化データ４３はエッジ検
出回路４４に入力される。エッジ検出回路４４は、２値
化データ４３がＨ（ハイ）レベルになっている状態で、
同図（ｂ）に示す抽出クロック１９の立ち上がりをエッ
ジ検出信号４８として出力する。このエッジ検出信号４
８はトリガ信号として単位パルス発生回路４２に与えら
れる。単位パルス発生回路４２は、例えばワンショット
マルチバイブレータによって構成されており、エッジ検
出信号４８が供給されるたびに同図（ｄ）に示すように
所定時間幅のパルスからなる単位パルス４６を出力す
る。

【００３６】差分回路４７は、同図（ｅ）に示すように
２値化データ４３から単位パルス４６を差し引いた結果
としての出力パルス４９を出力する。この出力パルス４
９は、２値化データ４３のみが存在する区間でプラスと
なり、単位パルス４６のみが存在する区間でマイナスと
なる。２値化データ４３と単位パルス４６の双方が存在
する区間では相殺されて出力パルスは現われない。出力
パルス４９はエッジ検出信号４８と共に積分器５０に入
力され、エッジ検出信号４８が検出タイミングを出力す
るたびに出力パルス４９の積分が繰り返される（同図
（ｆ））。

【００３７】判定器５２は、この積分器５０の出力が負
になるかどうかの判定を行う。すなわち、２値化回路４
１から出力される２値化データ４３（同図（ｃ））のパ
ルス幅が単位パルス４６（同図（ｄ））のパルス幅より
も長い場合、積分器５０の出力が常に正の値をとる。こ
れに対して、２値化データ４３のパルス幅の方が短いよ
うな場合、積分器５０の出力が負の値をとることにな
る。判定器５２は、積分器５０の出力が負になった時点
で、判定結果５３を同図（ｇ）に示すようにＨレベルに
変化させる。これにより、ＳＲフリップフロップ回路５
５がセットされ、Ｈレベルのレートフラグ２２が出力さ
れることになる。

【００３８】なお、判定結果５３はタイマ５４にも与え
られるようになっている。タイマ５４は判定結果５３の
信号レベルが一定時間以上Ｈレベルに変化しないとき、
その出力をＨレベルに変化させる。この時点でＳＲフリ
ップフロップ回路５５がリセットされ、レートフラグ２
２がＬ（ロー）レベルに戻ることになる。

【００３９】変形例

【００４０】図６は、本発明の変形例としてレート比較
回路を表わしたものである。この図６で先の実施例の図
４と同一部分には同一の符号を付しており、これらの説
明を適宜省略する。この変形例では、記録符号がＲＬＬ
符号である場合に適用できるレート比較回路１４Ａを示
している。再生信号１１は２値化回路４１に入力されて
２値化され、エッジ検出回路４４は、２値化データ４３
がＨ（ハイ）レベルになっている状態で、抽出クロック
１９の立ち上がりをエッジ検出信号４８として出力す
る。そして、このエッジ検出信号４８をトリガ信号とし
て３Ｔパルス発生回路６１とカウンタ６２の双方に与え
る。

【００４１】例えばＣＤ（コンパクトディスク）の記録
や再生に使用されているＥＦＭ（Eight to Fourteen Mo
dulation）符号を用いる場合には、再生信号１１の極性
反転間隔は、３Ｔ以上で１１Ｔ以下に制限される。３Ｔ
パルス発生回路６１からは、エッジ検出信号４８に続い
て抽出クロック１９の３周期分のパルス６４が出力され
る。したがって、この３周期分のパルス６４を用いれ
ば、先の実施例の図４で示したレート比較回路１４と同
様にＳＲフリップフロップ回路５５をセットさせる判定
結果５３を判定器５２から出力させることができる。

【００４２】この変形例のレート比較回路１４Ａでは、
ＳＲフリップフロップ回路５５のリセット端子に入力す
るための出力５６をカウンタ６２と比較器６７を用いて
構成することができる。すなわち、カウンタ６２はエッ
ジ検出回路４４のエッジ検出信号４８と抽出クロック１
９を入力しており、抽出クロック１９をカウントすると
共にエッジ検出信号４８でリセットされるようになって
いる。この変形例で再生信号１１の極性反転は１１Ｔ以
上であるので、エッジ検出信号４８のパルス間隔が２２
Ｔを越えるような場合には、抽出クロック１９の周波数
が再生信号１１のビットレートよりも高いことが分か
る。

【００４３】比較器６７は、カウンタ６２の出力するカ
ウント値６８を入力して、これが“２２”を越えたかど
うかの比較を行う。そして、カウント値６８がこの数値
を越えた場合にはＳＲフリップフロップ回路５５のリセ
ット端子に入力する出力５６をＨレベルにして、レート
フラグ２２をリセットすることになる。

【００４４】ところで、再生信号１１中にはノイズが存
在するので、以上説明したような手法でレートフラグ２
２を設定すると、誤った判定が行われる可能性がある。
レートフラグ２２に誤りが発生すると、ＰＬＬ回路の部
分で周波数の引き込みが正常に行われない。このような
事態を防止するためには、極性反転の間隔の検出におい
て、ノイズに対するマージンを加える手法が考えられ
る。この手法では、例えば３Ｔ以上に制限された記録符
号で２Ｔ以下のパルスが発生した場合に、初めてレート
フラグ２２をリセットするようになる。

【００４５】また、極性反転間隔が所定の回数以上外れ
た時点で、初めてレートフラグ２２をセットするような
構成にしてもよい。更に、図４あるいは図６に示したレ
ート比較回路１４、１４Ａのエッジ検出信号（トリガ信
号）４８は、再生信号１１の極性反転のタイミングでは
なく、再生信号１１が一定以上の振幅に達するタイミン
グで発生させるように構成することも可能である。これ
によって、信号の振幅が小さく、ノイズによる誤判定が
発生しやすい符号列を用いることなくレートフラグ２２
の設定が可能になる。

【００４６】レート比較回路１４の更に別の構成として
は、複数のマーク長の和が一定の範囲を外れることを検
出するような配置にしてもよいし、ディスク上に一定の
間隔で記録されているマークを用いるような配置として
もよい。

【００４７】また、実施例では位相誤差が一定の範囲に
入っているときに同期判定回路１３が同期フラグ２１を
立てることにしたが、これに限るものではない。例え
ば、データの判定や復調を行った結果を利用して、同期
フラグ２１を制御するものであってもよい。位相誤差が
一定の範囲に入っていることを同期の検出に用いるよう
にした回路では、応答性が高いものの、ノイズに対する
誤った判定が発生しやすいという問題がある。

【００４８】同期検出の誤った判定によってロック中に
同期外れを検出すると、例えば図２に示す位相誤差信号
３４が強制的にレートフラグ２２で設定された極性で出
力されるため、ロックが不安定になりやすい。

【００４９】復調エラーの有無を利用することによって
同期フラグ２１を制御する手法は、比較的ノイズの許容
度を大きく確保することができ、誤判定による不安定さ
を解消することができる。更に、位相誤差を用いる手法
や復調エラーを用いる手法との双方を利用することも有
効である。すなわち、ロックに対する高速判定が必要な
周波数引き込み時に位相誤差を用い、復調が一旦正常に
行われるようになったら、その時点で復調エラーの有無
に基づいて同期判定を行うようにすることで、安定性と
応答性を両立させることができる。

【００５０】なお、通常の場合、極性指定付位相比較器
３２は同期が確保されていない場合に動作するもので、
抽出クロックの発振周波数をできるだけ速く再生信号１
１のビットレートに近づけるための位相誤差信号１５を
出力することが要求される。この位相誤差に対するゲイ
ンは、位相比較器３１と必ずしも同一である必要はな
い。更には、位相誤差抽出回路１２とループフィルタ１
６を他の構成として、位相比較器３１と極性指定付位相
比較器３２に対してそれぞれ別の応答特性をもつように
してもよい。

【００５１】図７は、このように位相比較器と極性指定
付位相比較器に対してそれぞれ別の応答特性をもつよう
にした位相誤差抽出回路の例を示したものである。図２
に示した位相誤差抽出回路１２と同一部分には同一の符
号を付しており、これらの説明を適宜省略する。この変
形例の位相誤差抽出回路１２Ａでは、先の実施例のセレ
クタ３５が存在せず、代って位相比較器３１の出力する
位相誤差信号３３を入力する第１のスイッチ７１と、極
性指定付位相比較器３２の出力する位相誤差信号３４を
入力する第２のスイッチ７２が配置されている。同期フ
ラグ２１はそのまま第１のスイッチ７１に入力される
他、インバータ７３によって論理を反転させて第２のス
イッチ７２に入力されるようになっている。これによ
り、同期フラグ２１が立っているときに第１のスイッチ
７１が閉じられ、この状態のとき第２のスイッチ７２は
開いている。また、同期フラグ２１が立っていないとき
に第２のスイッチ７２が閉じられ、この状態のとき第１
のスイッチ７１は開くことになる。

【００５２】第１のスイッチ７１が選択されたときに出
力される位相誤差信号３３は、第１のループフィルタ７
５に入力され、第１の特性で周波数特性を調整され、位
相誤差信号７６として加算器７７の一方の入力となる。
第２のスイッチ７２が選択されたときに出力される位相
誤差信号３４は、第２のループフィルタ７８に入力さ
れ、第２の特性で周波数特性を調整され、位相誤差信号
７９として加算器７７の他方の入力となる。したがっ
て、この加算器７７から出力される信号１７Ａは位相比
較器３１と極性指定付位相比較器３２に対してそれぞれ
別の応答特性をもつ信号となる。すなわち、加算器７７
によって加算された２つのループフィルタ７７、７８の
出力する位相誤差信号７６、７９を用いて信号１７Ａを
作成し、これを図１に示した電圧制御発振器１８に入力
し周波数の制御を行う。これにより、周波数の引き込み
と位相の引き込みの応答特性を個別に設定することの可
能なクロック抽出回路を実現することができる。

【００５３】また、極性指定付位相比較器３２の応答特
性として、一定以上の位相誤差に対して出力のパルス幅
を制限するようなリミッタを付加すると、同期消しの判
定に誤りが生じた場合にも安定性を確保することができ
る。また、急激な周波数変動を避けるために、出力を複
数のパルスに分割することもクロック抽出回路の安定性
の改善に有効である。

【００５４】

【発明の効果】以上説明したように請求項１〜請求項５
記載の発明によれば、通常のＰＬＬ回路に使用される第
１の位相比較器の他に第２の位相比較器を設け、再生信
号と抽出クロックを入力して正極性と負極性あるいはい
ずれか一方の位相誤差を抽出するようにしたので、周波
数の同期が確立していない間であっても、抽出クロック
の周波数をできるだけ速く再生信号のビットレートに近
づけることができる。すなわち、再生信号のデータレー
トが大きく変化するような場合であっても、外部からフ
リーラン周波数の変更等を行う必要なく、正常な引き込
みを行うことが期待できる。また、これらの発明によれ
ば、再生信号のデータレートが明らかでないような場合
や、これが変化してしまっているような場合にも、抽出
クロックの周波数が自動的に再生信号のデータレートに
近づくように制御することができるので、取り扱いが容
易で、周波数変化に対する応答特性も良好となるという
長所がある。

【図面の簡単な説明】

【図１】本発明の一実施例におけるクロック抽出回路の
回路構成の概要を表わしたブロック図である。

【図２】本実施例のクロック抽出回路の位相誤差抽出回
路の部分を具体的に示したブロック図である。

【図３】図２に示した位相比較器の各部の波形を表わし
た各種波形図である。

【図４】本実施例のクロック抽出回路のレート比較回路
の部分を具体的に表わしたブロック図である。

【図５】図４に示したレート比較回路の各部の波形を表
わした各種波形図である。

【図６】本発明の変形例としてレート比較回路のブロッ
ク図である。

【図７】本発明の他の変形例としての位相誤差抽出回路
を示したブロック図である。

【図８】従来のクロック抽出回路の構成を表わしたブロ
ック図である。

【符号の説明】

１１ 再生信号 １２ 位相誤差抽出回路 １３ 同期判定回路 １４ レート比較回路 １６ ループフィルタ １８ 電圧制御発振器（ＶＣＯ） １９ 抽出クロック ２１ 同期フラグ ２２ レートフラグ ３１ 位相比較器 ３２ 極性指定付位相比較器 ４１ ２値化回路 ４２ 単位パルス発生回路 ４４ エッジ検出回路 ４７ 差分回路 ５０ 積分器 ５２ 判定器 ５４ タイマ ５５ ＳＲフリップフロップ回路 ６１ ３Ｔパルス発生回路 ６７ 比較器 ７１ 第１のスイッチ ７２ 第２のスイッチ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 符号化され所定のディスク装置に格納さ
   れたデータ系列を読み出すことによって得られた再生信
   号とこの再生信号から抽出された抽出クロックとを入力
   して両者の位相誤差を抽出する第１の位相比較器と、 前記再生信号と前記抽出クロックを入力して正極性と負
   極性の位相誤差をそれぞれ抽出する第２の位相比較器
   と、 これら第１および第２の位相比較器の出力を選択する選
   択回路と、 この選択回路の出力する信号の周波数特性を調整するル
   ープフィルタと、 このループフィルタを通過した信号を入力しその入力電
   圧に応じた周波数の前記抽出クロックを発生させる電圧
   制御発振器と、 前記抽出クロックの周期と前記再生信号との比較を行
   い、その再生信号に規定されたマーク長の制限を外れる
   状態を検出することで抽出クロックの周波数が再生信号
   の周波数に対して高いか低いかを判別するレート比較回
   路と、 前記抽出クロックと前記再生信号との同期がとれている
   か否かを判定する同期判定回路と、 この同期判定回路が同期がとれていることを判定した場
   合には前記第１の位相比較器を選択させ、同期がとれて
   いないことを判定した場合には前記第２の位相比較器に
   おける前記レート比較回路の出力に応じた極性の出力を
   選択させる選択回路制御手段とを具備することを特徴と
   するクロック抽出回路。
2. 【請求項２】 符号化され所定のディスク装置に格納さ
   れたデータ系列を読み出すことによって得られた再生信
   号とこの再生信号から抽出された抽出クロックとを入力
   して両者の位相誤差を抽出する第１の位相比較器と、 前記抽出クロックの周期と前記再生信号との比較を行
   い、その再生信号に規定されたマーク長の制限を外れる
   状態を検出することで抽出クロックの周波数が再生信号
   の周波数に対して高いか低いかを判別するレート比較回
   路と、 前記再生信号、前記抽出クロックおよびレート比較回路
   の比較結果を入力して比較結果に応じて正極性あるいは
   負極性の位相誤差を抽出する第２の位相比較器と、 これら第１および第２の位相比較器の出力を選択する選
   択回路と、 この選択回路の出力する信号の周波数特性を調整するル
   ープフィルタと、 このループフィルタを通過した信号を入力しその入力電
   圧に応じた周波数の前記抽出クロックを発生させる電圧
   制御発振器と、 前記抽出クロックと前記再生信号との同期がとれている
   か否かを判定する同期判定回路と、 この同期判定回路が同期がとれていることを判定した場
   合には前記第１の位相比較器を選択させ、同期がとれて
   いないことを判定した場合には前記第２の位相比較器を
   選択させる選択回路制御手段とを具備することを特徴と
   するクロック抽出回路。
3. 【請求項３】 符号化され所定のディスク装置に格納さ
   れたデータ系列を読み出すことによって得られた再生信
   号とこの再生信号から抽出された抽出クロックとを入力
   して両者の位相誤差を抽出する第１の位相比較器と、 前記抽出クロックの周期と前記再生信号との比較を行
   い、その再生信号に規定されたマーク長の制限を外れる
   状態を検出することで抽出クロックの周波数が再生信号
   の周波数に対して高いか低いかを判別するレート比較回
   路と、 前記再生信号、前記抽出クロックおよびレート比較回路
   の比較結果を入力して比較結果に応じて正極性あるいは
   負極性の位相誤差を抽出する第２の位相比較器と、 前記第１の位相比較器の出力する信号の周波数特性を調
   整する第１のループフィルタと、 前記第２の位相比較器の出力する信号の周波数特性を調
   整する第２のループフィルタと、 これら第１および第２のループフィルタの出力を加算す
   る加算器と、 この加算器によって加算された信号を入力しその入力電
   圧に応じた周波数の前記抽出クロックを発生させる電圧
   制御発振器と、 前記抽出クロックと前記再生信号との同期がとれている
   か否かを判定する同期判定回路と、 この同期判定回路が同期がとれていることを判定した場
   合には前記第１の位相比較器と第１のループフィルタの
   間を導通させ、同期がとれていないことを判定した場合
   には前記第２の位相比較器と第２のループフィルタの間
   を導通させるスイッチ回路とを具備することを特徴とす
   るクロック抽出回路。
4. 【請求項４】 前記レート比較回路は、前記抽出クロッ
   クに対して前記データ系列のマーク長の上限を越えたこ
   とを検出したとき、発振周波数が高いことを示すフラグ
   を立て、前記マーク長の下限を下回ったことを検出した
   ときこのフラグを下ろし、これら以外の場合には現在の
   フラグの状態を維持するようなヒステリシス動作を行う
   ことを特徴とする請求項１〜請求項３記載のクロック抽
   出回路。
5. 【請求項５】 前記レート比較回路は、前記データ系列
   が予め定めた一定の振幅値をとる時間間隔を基に、前記
   マーク長の制限を外れるか否かを検出することを特徴と
   する請求項１〜請求項３記載のクロック抽出回路。