JP2797995B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2797995B2
JP2797995B2 JP7057269A JP5726995A JP2797995B2 JP 2797995 B2 JP2797995 B2 JP 2797995B2 JP 7057269 A JP7057269 A JP 7057269A JP 5726995 A JP5726995 A JP 5726995A JP 2797995 B2 JP2797995 B2 JP 2797995B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
board
insulator
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7057269A
Other languages
Japanese (ja)
Other versions
JPH08255850A (en
Inventor
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7057269A priority Critical patent/JP2797995B2/en
Publication of JPH08255850A publication Critical patent/JPH08255850A/en
Application granted granted Critical
Publication of JP2797995B2 publication Critical patent/JP2797995B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体素子のパッケージを形成する半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device for forming a semiconductor element package.

【0002】[0002]

【課題を解決するための手段】本発明の第1の発明の半
導体装置は、表面から裏面に貫通する開口穴を有し第1
の絶縁体によって形成された配線基板と、半導体素子が
搭載され第2の絶縁体によって形成された部品搭載用基
板と、前記配線基板と前記部品搭載用基板とを接続する
接着層と、前記開口穴を封止する封止手段と、前記配線
基板上に形成された導体配線と、前記導体配線上に形成
される突起電極とを有し、第2の発明の半導体装置は、
表面から裏面に貫通する開口穴を有し第1の絶縁体によ
って形成された多層配線基板と、半導体素子が搭載され
第2の絶縁体によって形成された部品搭載用基板と、前
記多層配線基板と前記部品搭載用基板とを接続する接着
層と、前記配線基板上に形成される配線導体とを有し、
第3の発明の半導体装置は、表面から裏面に貫通する第
1の開口穴を有し第1の絶縁体によって形成された第1
の配線基板と、表面から裏面に貫通する前記第1の開口
穴よりも大きな第2の開口穴を有し第2の絶縁体によっ
て形成された第2の配線基板と、半導体素子と、前記半
導体素子が搭載され第2の絶縁体によって形成された部
品搭載用基板と、前記第1の配線基板の表面と第2の配
線基板の裏面とを接続する第1の接着層と、前記第1の
配線基板の裏面と前記部品搭載用基板とを接続する第2
の接着層と、前記第2の配線基板の表面および前記第1
の配線基板の表面に形成される配線導体と、前記半導体
素子と前記配線導体とを接続するボンディングワイヤと
を有することを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device having an opening hole penetrating from a front surface to a back surface.
A wiring board formed of an insulator, a component mounting board on which a semiconductor element is mounted and formed of a second insulator, an adhesive layer connecting the wiring board and the component mounting board, and the opening Sealing means for sealing the hole, and the wiring
A conductor wiring formed on a substrate; and a conductor wiring formed on the conductor wiring.
Possess a protruding electrode that is, the semiconductor device of the second invention,
A multilayer wiring board having an opening hole penetrating from the front surface to the back surface and formed by a first insulator; a component mounting substrate formed by a second insulator on which a semiconductor element is mounted; An adhesive layer for connecting the component mounting board, and a wiring conductor formed on the wiring board,
A semiconductor device according to a third aspect of the present invention has a first opening having a first opening hole penetrating from a front surface to a back surface and formed by a first insulator.
A second wiring board having a second opening larger than the first opening penetrating from the front surface to the back surface and formed by a second insulator; a semiconductor element; and the semiconductor device. A component mounting substrate on which an element is mounted and formed by a second insulator; a first adhesive layer connecting a front surface of the first wiring substrate to a back surface of the second wiring substrate; A second connecting the back surface of the wiring board to the component mounting board;
Adhesive layer, the surface of the second wiring board and the first
A wiring conductor formed on the surface of the wiring board, and a bonding wire connecting the semiconductor element and the wiring conductor.

【0003】また、特開昭58−159355号公報に
記載されるようなパッケージも提案されている。このパ
ッケージを図9に示す。図9に示されるパッケージは、
基板に開口穴31を形成し、基板の裏面から金属板36
をあてがい、金属板36上に半導体素子を30をマウン
ト剤32を使用して搭載し、樹脂枠38及び封止樹脂2
9により樹脂封止を行い、外部リード33を取り付け整
形加工した、デュアルインライン形式(DIP形式)の
パッケージを形成している。
A package as described in Japanese Patent Application Laid-Open No. 58-159355 has also been proposed. This package is shown in FIG. The package shown in FIG.
An opening hole 31 is formed in the substrate, and a metal plate 36 is formed from the back surface of the substrate.
The semiconductor element 30 is mounted on the metal plate 36 by using the mounting agent 32, and the resin frame 38 and the sealing resin 2 are mounted.
9, a resin packaged in a dual in-line format (DIP format) in which external leads 33 are attached and shaped is formed.

【発明が解決しようとする課題】しかしながら、図8に
示した従来技術では、パッケージを薄型化するためには
ザグリ加工によりキャビティの形成が必要であり、ザグ
リ加工は通常NCドリル装置あるいはルーター加工装置
等の専用加工機が必要とされるためパッケージのコスト
を上げる要因となる。さらに、外部電極がスルーホール
加工した端面電極となっているために、積層された層間
の結線を行うために設けられるスルーホールの他に、こ
の外部電極に対応した数のスルーホールの形成が必要と
なり、このこともパッケージのコストを上げる要因とな
っている。
However, in the prior art shown in FIG. 8, it is necessary to form a cavity by counterbore processing in order to reduce the thickness of the package, and the counterbore processing is usually performed by an NC drill device or a router processing device. Since a dedicated processing machine such as the above is required, this is a factor for increasing the cost of the package. Furthermore, since the external electrode is an end face electrode with through holes, it is necessary to form a number of through holes corresponding to the external electrodes, in addition to the through holes provided for connecting the laminated layers This also increases the cost of the package.

【0004】また、図9に示した従来技術では、基板に
開口穴を形成し、金属板をあてがう構造とする場合、金
属板の取り付け工程として、ガラスエポキシ基板のメッ
キ及び金属板のメッキを行い、その後金属板とガラスエ
ポキシ板とをロウ付けするという工程が必要になり、こ
のことがパッケージのコストを上げる要因となってい
る。さらに、外部リードの取り付けが必要であり、表面
に樹脂封止層が形成され、裏面に金属板をあてがうため
に表面実装型のパッケージとするためには取り付ける外
部リードを整形加工する工程が必要であり、このことも
パッケージのコストを上げる要因となっている。
In the prior art shown in FIG. 9, when an opening is formed in a substrate and a metal plate is applied, plating of a glass epoxy substrate and plating of a metal plate are performed as a metal plate attaching process. Then, a step of brazing the metal plate and the glass epoxy plate is required, which is a factor of increasing the package cost. In addition, it is necessary to attach external leads, a resin sealing layer is formed on the front surface, and a process of shaping the external leads to be attached is required to apply a metal plate on the back surface to make a surface mount type package. This also increases the cost of the package.

【0005】[0005]

【課題を解決するための手段】本発明の第1の発明の半
導体装置は、表面から裏面に貫通する開口穴を有し第1
の絶縁体によって形成された配線基板と、半導体素子が
搭載され第2の絶縁体によって形成された部品搭載用基
板と、前記配線基板と前記部品搭載用基板とを接続する
接着層と、前記開口穴を封止する封止手段とを有し、第
2の発明の半導体装置は、表面から裏面に貫通する開口
穴を有し第1の絶縁体によって形成された多層配線基板
と、半導体素子が搭載され第2の絶縁体によって形成さ
れた部品搭載用基板と、前記多層配線基板と前記部品搭
載用基板とを接続する接着層と、前記配線基板上に形成
される配線導体とを有し、第3の発明の半導体装置は、
表面から裏面に貫通する第1の開口穴を有し第1の絶縁
体によって形成された第1の配線基板と、表面から裏面
に貫通する前記第1の開口穴よりも大きな第2の開口穴
を有し第2の絶縁体によって形成された第2の配線基板
と、半導体素子と、前記半導体素子が搭載され第2の絶
縁体によって形成された部品搭載用基板と、前記第1の
配線基板の表面と第2の配線基板の裏面とを接続する第
1の接着層と、前記第1の配線基板の裏面と前記部品搭
載用基板とを接続する第2の接着層と、前記第2の配線
基板の表面および前記第1の配線基板の表面に形成され
る配線導体と、前記半導体素子と前記配線導体とを接続
するボンディングワイヤとを有することを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device having an opening hole penetrating from a front surface to a back surface.
A wiring board formed of an insulator, a component mounting board on which a semiconductor element is mounted and formed of a second insulator, an adhesive layer connecting the wiring board and the component mounting board, and the opening The semiconductor device according to a second aspect of the present invention has a sealing means for sealing the hole, and the semiconductor device has a multilayer wiring board having an opening hole penetrating from the front surface to the back surface and formed by the first insulator. A component mounting board mounted and formed by a second insulator, an adhesive layer connecting the multilayer wiring board and the component mounting board, and a wiring conductor formed on the wiring board; A semiconductor device according to a third aspect of the present invention
A first wiring board formed of a first insulator having a first opening hole penetrating from the front surface to the back surface, and a second opening hole larger than the first opening hole penetrating from the front surface to the back surface A second wiring board formed by a second insulator, a semiconductor element, a component mounting board on which the semiconductor element is mounted and formed by a second insulator, and the first wiring board A first adhesive layer connecting the front surface of the first wiring board to the back surface of the second wiring board; a second adhesive layer connecting the back surface of the first wiring board to the component mounting board; The semiconductor device includes a wiring conductor formed on a surface of the wiring substrate and a surface of the first wiring substrate, and a bonding wire connecting the semiconductor element and the wiring conductor.

【0006】[0006]

【作用】上記第1の発明の構成では、第1の絶縁体によ
り構成された配線基板と第2の絶縁体により構成された
部品搭載用基板とを接着層によって接着しているため、
コストを低減したパッケージを得ることができる。第2
の発明では、多層配線基板に適用することによって第1
の発明と同様にコストを低減すると共にノイズを低減す
ることができる。第3の発明では、配線基板を複数枚の
基板によって構成することによって、更に薄型化したパ
ッケージを得ることができる。
In the structure of the first aspect of the invention, since the wiring board made of the first insulator and the component mounting board made of the second insulator are bonded by the adhesive layer,
A package with reduced cost can be obtained. Second
In the invention of the first aspect, the first aspect is applied to a multilayer wiring board.
As in the invention of the third aspect, the cost can be reduced and the noise can be reduced. According to the third aspect of the invention, the wiring substrate is constituted by a plurality of substrates, so that a thinner package can be obtained.

【0007】[0007]

【実施例】次に、本発明について、図面を参照しながら
説明する。
Next, the present invention will be described with reference to the drawings.

【0008】図1は、本発明の第1の実施例となる半導
体装置の断面概略図である。
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.

【0009】まず、図2に示すように、部品搭載用基板
1上の半導体素子搭載領域及びガラスエポキシ樹脂の配
線基板4と接続される領域に接着樹脂2を印刷法によっ
て均一な厚みに塗布する。部品搭載用基板1としては厚
さが0.1〜1.0mm程度のガラスエポキシ基板等を
使用し、接着樹脂2としてはエポキシ系の樹脂等使用す
る。塗布される接着樹脂の厚みは、搭載する半導体素子
により幅広く調整可能であるが、おおむね10〜200
μmの厚みの範囲が適当である。
First, as shown in FIG. 2, an adhesive resin 2 is applied in a uniform thickness by a printing method to a semiconductor element mounting area on a component mounting board 1 and an area connected to a glass epoxy resin wiring board 4. . A glass epoxy board or the like having a thickness of about 0.1 to 1.0 mm is used as the component mounting board 1, and an epoxy resin or the like is used as the adhesive resin 2. The thickness of the applied adhesive resin can be adjusted widely depending on the semiconductor element to be mounted.
A thickness range of μm is appropriate.

【0010】次に、図3に示すように、半導体素子3を
部品搭載基板1の半導体素子搭載領域に搭載し、同様に
配線基板4を部品搭載基板1の接続領域に接続する。こ
のとき、配線基板4には予め突起電極5、配線導体6及
び配線導体6を保護する保護樹脂層7を形成しておく。
ここでは、配線基板4として、半導体素子よりも厚いガ
ラスエポキシ基板を用いる。一般的に、半導体素子の厚
さは250〜600μmであるので、配線基板4の厚さ
は0.5〜1.5mm程度のものを使用する。そして、
接着樹脂としてエポキシ系の樹脂を用いた場合、150
〜200℃の温度で硬化し、配線基板4と半導体素子3
とを部品搭載用基板1上に固着することができる。さら
に、図4に示すように、配線導体6の保護樹脂層7に覆
われていない露出部分と半導体素子3上ののボンディン
グパッドとを25〜30μmのAuボンディングワイヤ
8を使用して超音波併用熱圧着ワイヤボンディング(U
TC)法により接続する。この時、半導体素子厚よりも
厚い配線基板を用い、ボンディングワイヤのループをコ
ントロールすることによってAuボンディングワイヤ8
が配線基板4の上面よりも露出しないように接続を行
う。なぜなら、Auボンディングワイヤ8が配線基板4
の上面よりも露出してしまうと、配線基板4を実装する
際にボンディングワイヤ8が実装基板に接触してしまう
ためである。したがって、ボンディングワイヤは、高い
位置の配線導体6から低い位置の半導体素子3上のボン
ディングパッドへと接続される。これによって、ボンデ
ィングワイヤは上から下へ引っ張られて形成されるた
め、ボンディングワイヤのループの上限を低く抑えるこ
とができる。最後に、図5に示しように、搭載した半導
体素子3とAuボンディングワイヤ8とを封止樹脂9に
よって封止する。このとき、封止樹脂9は突起電極5よ
りも樹脂表面が低くなるように形成される。この樹脂封
止には、印刷法を用いることによって均一的な厚みに封
止を行うことができる。その条件として、常温で粘度が
2000poise前後のエポキシ系樹脂を用いる場
合、100〜300メッシュのスクリーンを用いること
により、基板表面からの樹脂厚を100μm以下とし、
ボンディングワイヤを含め、半導体素子を封止すること
ができる。突起電極5としては、配線基板4としてガラ
スエポキシプリント配線基板を使用する場合、配線基板
4上にCuの厚いメッキ層を形成し、Ni/Au層ある
いはPb−Sn半田層を積層することによって100μ
m以上の高さに形成する。このように、配線基板4を貫
通する開口穴10を設け、部品搭載基板1としてガラス
エポキシ樹脂を用いることによって、配線基板4および
部品搭載用基板1をメッキしてロウ付けするという工程
を無くすることができ、半導体装置のコストを低減する
ことができる。
Next, as shown in FIG. 3, the semiconductor element 3 is mounted on the semiconductor element mounting area of the component mounting board 1, and the wiring board 4 is similarly connected to the connection area of the component mounting board 1. At this time, the protruding electrode 5, the wiring conductor 6, and the protective resin layer 7 for protecting the wiring conductor 6 are formed on the wiring substrate 4 in advance.
Here, a glass epoxy substrate thicker than a semiconductor element is used as the wiring substrate 4. Generally, the thickness of the semiconductor element is 250 to 600 μm, so that the thickness of the wiring board 4 is about 0.5 to 1.5 mm. And
When an epoxy resin is used as the adhesive resin, 150
Cured at a temperature of ~ 200 ° C, the wiring board 4 and the semiconductor element 3
Can be fixed on the component mounting board 1. Further, as shown in FIG. 4, the exposed portion of the wiring conductor 6 which is not covered with the protective resin layer 7 and the bonding pad on the semiconductor element 3 are combined with ultrasonic waves using Au bonding wires 8 of 25 to 30 μm. Thermocompression wire bonding (U
The connection is made by the TC) method. At this time, by using a wiring board thicker than the semiconductor element thickness and controlling the loop of the bonding wire, the Au bonding wire 8 is formed.
The connection is made so that is not exposed from the upper surface of the wiring board 4. This is because the Au bonding wire 8 is
If the wiring wires 4 are exposed from the upper surface, the bonding wires 8 come into contact with the mounting board when the wiring board 4 is mounted. Therefore, the bonding wire is connected from the wiring conductor 6 at the higher position to the bonding pad on the semiconductor element 3 at the lower position. Thus, since the bonding wire is formed by being pulled downward from above, the upper limit of the loop of the bonding wire can be kept low. Finally, as shown in FIG. 5, the mounted semiconductor element 3 and the Au bonding wire 8 are sealed with a sealing resin 9. At this time, the sealing resin 9 is formed such that the resin surface is lower than the protruding electrode 5. This resin sealing can be sealed to a uniform thickness by using a printing method. As the condition, when using an epoxy resin having a viscosity of about 2000 poise at room temperature, by using a screen of 100 to 300 mesh, the resin thickness from the substrate surface is set to 100 μm or less,
The semiconductor element including the bonding wire can be sealed. When a glass epoxy printed wiring board is used as the wiring board 4 as the protruding electrode 5, a Cu plating layer is formed on the wiring board 4, and a Ni / Au layer or a Pb—Sn solder layer is laminated on the wiring board 4.
m or more. In this manner, the step of plating and brazing the wiring board 4 and the component mounting board 1 is eliminated by providing the opening 10 penetrating the wiring board 4 and using glass epoxy resin as the component mounting board 1. And the cost of the semiconductor device can be reduced.

【0011】図6は、本願発明の第2の実施例を示す断
面概略図である。
FIG. 6 is a schematic sectional view showing a second embodiment of the present invention.

【0012】基本的に構成は、上記第1の実施例と同じ
であるが、配線基板4として多層配線基板を使用してい
る。多層配線基板を配線基板4として使用することによ
って、多層配線基板の裏面に接地電位を供給するための
パターンを露出させることができる。さらに、部品搭載
基板の部品搭載面を導体パターンによって覆い、多層配
線基板と部品搭載用基板との接着樹脂として導電性ペー
ストを使用することによって接続する。このように、多
層配線基板においては、何等工程を増加すること無く内
部に搭載した電子部品および回路パターンをシールドす
ることができる。
The structure is basically the same as that of the first embodiment, except that a multilayer wiring board is used as the wiring board 4. By using the multilayer wiring board as the wiring board 4, it is possible to expose a pattern for supplying a ground potential to the back surface of the multilayer wiring board. Furthermore, the component mounting surface of the component mounting board is covered with a conductive pattern, and the connection is performed by using a conductive paste as an adhesive resin between the multilayer wiring board and the component mounting board. As described above, in the multilayer wiring board, the electronic components and circuit patterns mounted inside can be shielded without increasing the number of steps.

【0013】図7は、本願発明の第3の実施例を示す断
面概略図である。
FIG. 7 is a schematic sectional view showing a third embodiment of the present invention.

【0014】基本的な構成は、上記第1の実施例と同じ
であるが、上記第1の実施例の構成では配線基板4の厚
さを充分に薄く構成できない場合があるため、配線基板
4を第1の配線基板41、第2の配線基板42を接着す
ることによって構成する点が異なる。すなわち、配線基
板4を一枚のガラスエポキシ基板で構成すると配線導体
6は配線基板4上に形成されるため、ボンディングワイ
ヤ8は配線導体6上に接続される。しかしながら、ボン
ディングワイヤ8は配線導体6上から半導体素子3上の
ボンディングパッドに向かってボンディングされるた
め、どうしても配線基板4上からはみ出すことがある。
したがって、本実施例では配線基板4を第1の配線基板
41、第2の配線基板42を接着することによって構成
している。以下に、第1の配線基板41と第2の配線基
板を用いて配線基板を形成する工程を示す。まず、第1
の配線基板41に開口穴10を形成し、第2の配線基板
42に第1の配線基板41の開口部よりも大きい開口穴
11を形成する。次に第1の配線基板41と第2の配線
基板42とを接着樹脂によって接着する。その後に、第
2の配線基板42の上面に配線導体を形成すると共に第
1の配線基板41の上面に配線導体を形成する。このよ
うに、配線基板4を第1の配線基板41、第2の配線基
板42によって形成することによって配線導体6のボン
ディングされる部分は、配線基板4の上面よりも低い位
置に形成されることになる。したがって、ボンディング
ワイヤ8は配線基板4の上面から飛び出すことはなくな
り、配線基板4をさらに薄く形成することが可能とな
り、パッケージを薄型化することができる。
The basic structure is the same as that of the first embodiment. However, in the structure of the first embodiment, the wiring board 4 may not be made sufficiently thin. Is configured by bonding a first wiring board 41 and a second wiring board 42. That is, when the wiring board 4 is formed of one glass epoxy board, the wiring conductors 6 are formed on the wiring board 4, so that the bonding wires 8 are connected to the wiring conductors 6. However, since the bonding wire 8 is bonded from the wiring conductor 6 to the bonding pad on the semiconductor element 3, the bonding wire 8 may inevitably protrude from the wiring board 4.
Therefore, in this embodiment, the wiring board 4 is configured by bonding the first wiring board 41 and the second wiring board 42. Hereinafter, a process of forming a wiring board using the first wiring board 41 and the second wiring board will be described. First, the first
The opening hole 10 is formed in the wiring board 41 of the second wiring board 41, and the opening hole 11 larger than the opening of the first wiring board 41 is formed in the second wiring board 42. Next, the first wiring board 41 and the second wiring board 42 are bonded with an adhesive resin. Thereafter, a wiring conductor is formed on the upper surface of the second wiring substrate 42 and a wiring conductor is formed on the upper surface of the first wiring substrate 41. As described above, by forming the wiring board 4 by the first wiring board 41 and the second wiring board 42, the bonding portion of the wiring conductor 6 is formed at a position lower than the upper surface of the wiring board 4. become. Therefore, the bonding wires 8 do not protrude from the upper surface of the wiring board 4, so that the wiring board 4 can be formed thinner, and the package can be made thinner.

【0015】上記各々の実施例は、配線基板もしくは多
層配線基板に1つの半導体素子を入れ込んだものを対象
にして説明したが、複数個の半導体素子を入れ込んだも
のにも適用することも可能であり、開口穴も複数個設け
ることも可能である。また、第3の実施例では配線基板
4を2つの配線基板によって形成する例を示したが2つ
以上の配線基板によって形成しても良く、配線導体の段
切れを防止するために開口部に適宜テーパを設けてもよ
い。
Although each of the above embodiments has been described with reference to the case where one semiconductor element is inserted in a wiring board or a multilayer wiring board, the present invention can also be applied to a case where a plurality of semiconductor elements are inserted. It is possible, and it is also possible to provide a plurality of opening holes. Further, in the third embodiment, the example in which the wiring board 4 is formed by two wiring boards has been described. However, the wiring board 4 may be formed by two or more wiring boards. An appropriate taper may be provided.

【0016】[0016]

【発明の効果】このように、半導体素子を搭載する部品
搭載基板を配線基板と同じ材料で形成し、配線基板を貫
通する開口穴を設けることによって、配線基板と部品搭
載基板とを接着樹脂によって接着することができ、パッ
ケージを構成する工程を減少させることができると共
に、突起電極を使用することによって外部リードの整形
加工等の工程を省略することができ更に工程を減少させ
ることができる。したがって、パッケージのコストを低
減することが可能となる。さらに、パッケージを薄型化
する際には、配線基板を複数の配線基板によって形成す
ることにより薄型化することができる。また、多層配線
基板に適用することによって、シールドされたパッケー
ジを得ることもできる。
As described above, the component mounting board on which the semiconductor element is mounted is formed of the same material as the wiring board, and the opening hole penetrating the wiring board is provided, so that the wiring board and the component mounting board are bonded with the adhesive resin. Adhesion can be performed, and the number of steps for forming the package can be reduced. In addition, the use of the protruding electrodes can omit steps such as shaping of external leads and can further reduce the number of steps. Therefore, the cost of the package can be reduced. Further, when the package is reduced in thickness, the thickness can be reduced by forming the wiring board with a plurality of wiring boards. Further, by applying to a multilayer wiring board, a shielded package can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す断面図FIG. 1 is a sectional view showing a first embodiment of the present invention.

【図2】図1の実施例を得るための工程の断面図FIG. 2 is a sectional view of a process for obtaining the embodiment of FIG. 1;

【図3】図1の実施例を得るための工程の断面図FIG. 3 is a sectional view of a process for obtaining the embodiment of FIG. 1;

【図4】図1の実施例を得るための工程の断面図FIG. 4 is a sectional view of a process for obtaining the embodiment of FIG. 1;

【図5】図1の実施例を得るための工程の断面図FIG. 5 is a sectional view of a process for obtaining the embodiment of FIG. 1;

【図6】本発明の第2の実施例を示す断面図FIG. 6 is a sectional view showing a second embodiment of the present invention.

【図7】本発明の第3の実施例を示す断面図FIG. 7 is a sectional view showing a third embodiment of the present invention.

【図8】第1の従来技術を示す断面図FIG. 8 is a sectional view showing a first conventional technique.

【図9】第2の従来技術を示す断面図FIG. 9 is a sectional view showing a second conventional technique.

【符号の説明】[Explanation of symbols]

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表面から裏面に貫通する開口穴を有し第1
の絶縁体によって形成された配線基板と、半導体素子が
搭載され第2の絶縁体によって形成された部品搭載用基
板と、前記配線基板と前記部品搭載用基板とを接続する
接着層と、前記開口穴を封止する封止手段と、前記配線
基板上に形成された導体配線と、前記導体配線上に形成
される突起電極とを有することを特徴とする半導体装
置。
A first hole having an opening penetrating from the front surface to the rear surface;
The wiring board formed by the insulator of the
Component mounting base mounted and formed by second insulator
Connecting the board, the wiring board and the component mounting board
An adhesive layer, sealing means for sealing the opening hole, and the wiring
A conductor wiring formed on a substrate; and a conductor wiring formed on the conductor wiring.
Semiconductor device, comprising:
Place.
【請求項2】前記第1の絶縁体および第2の絶縁体は樹
脂であることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said first insulator and said second insulator are resin.
【請求項3】前記接着層は樹脂によって構成されている
ことを特徴とする請求項1または2記載の半導体装置。
Wherein the adhesive layer is a semiconductor device according to claim 1 or 2, wherein it is configured by a resin.
【請求項4】前記導体配線と前記半導体素子とを接続す
るボンディングワイヤを有することを特徴とする請求項
1記載の半導体装置。
4. A connection between the conductor wiring and the semiconductor element.
And a bonding wire.
2. The semiconductor device according to 1.
【請求項5】表面から裏面に貫通する開口穴を有し第1
の絶縁体によって形成された多層配線基板と、半導体素
子が搭載され第2の絶縁体によって形成された部品搭載
用基板と、前記多層配線基板と前記部品搭載用基板とを
接続する接着層と、前記配線基板上に形成される配線導
体とを有することを特徴とする半導体装置。
5. An apparatus according to claim 1 , further comprising an opening hole penetrating from the front surface to the back surface.
Multi-layer wiring board made of insulator
Mounting of a component on which a component is mounted and formed by a second insulator
Board, the multilayer wiring board and the component mounting board
An adhesive layer to be connected, and a wiring conductor formed on the wiring board.
A semiconductor device having a body.
【請求項6】前記配線基板上には突起電極が形成されて
いることを特徴とする請求項5記載の半導体装置。
6. A projection electrode is formed on said wiring board.
6. The semiconductor device according to claim 5, wherein:
【請求項7】前記接着層を導電性接着剤によって形成し
たことを特徴とする請求項5記載の半導体装置。
7. The method according to claim 1, wherein the adhesive layer is formed by a conductive adhesive.
The semiconductor device according to claim 5, wherein
【請求項8】表面から裏面に貫通する第1の開口穴を有
し第1の絶縁体によって形成された第1の配線基板と、
表面から裏面に貫通する前記第1の開口穴よりも大きな
第2の開口穴を有し第2の絶縁体によって形成された第
2の配線基板と、半導体素子と、前記半導体素子が搭載
され第2の絶縁体によって形成された部品搭載用基板
と、前記第1の配線基板の表面と第2の配線基板の裏面
とを接続する第1の接着層と、前記第1の配線基板の裏
面と前記部品搭載用基板とを接続する第2の接着層と、
前記第2の配線基板の表面および前記第1の配線基板
表面に形成される配線導体と、前記半導体素子と前記配
線導体とを接続するボンディングワイヤとを有すること
を特徴とする半導体装置。
8. A first opening hole penetrating from the front surface to the back surface.
A first wiring board formed of a first insulator;
Larger than the first opening hole penetrating from the front surface to the back surface
A second opening formed by a second insulator having a second opening;
2, a wiring board, a semiconductor element, and the semiconductor element are mounted.
Component mounting substrate formed by the second insulator
And a front surface of the first wiring substrate and a back surface of the second wiring substrate
A first adhesive layer connecting the first wiring board and a back of the first wiring board;
A second adhesive layer connecting a surface and the component mounting board;
Surface and said first wiring board of the second wiring board
A wiring conductor formed on a surface, the semiconductor element and the wiring conductor;
Having a bonding wire for connecting to a wire conductor
A semiconductor device characterized by the above-mentioned.
JP7057269A 1995-03-16 1995-03-16 Semiconductor device Expired - Lifetime JP2797995B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7057269A JP2797995B2 (en) 1995-03-16 1995-03-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7057269A JP2797995B2 (en) 1995-03-16 1995-03-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08255850A JPH08255850A (en) 1996-10-01
JP2797995B2 true JP2797995B2 (en) 1998-09-17

Family

ID=13050820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7057269A Expired - Lifetime JP2797995B2 (en) 1995-03-16 1995-03-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2797995B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783070B2 (en) * 1988-02-22 1995-09-06 株式会社東芝 Semiconductor device
JPH0574972A (en) * 1991-09-13 1993-03-26 Nippon Avionics Co Ltd Ic package
JPH0582666A (en) * 1991-09-19 1993-04-02 Matsushita Electric Works Ltd Semiconductor chip carrier and manufacturing method thereof
JP3026126B2 (en) * 1991-12-13 2000-03-27 日本ミクロン株式会社 Chip carrier by cutting
JPH065641A (en) * 1992-06-16 1994-01-14 Nec Corp Chip carrier type semiconductor device
JPH06120660A (en) * 1992-10-05 1994-04-28 Ibiden Co Ltd Production of multilayer electronic component mounting board

Also Published As

Publication number Publication date
JPH08255850A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
KR20080035974A (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JPH06120670A (en) Multilayer wiring board
JPH11233531A (en) Structure and method for packaging electronic part
JP2870533B1 (en) Semiconductor device and manufacturing method thereof
JP2797995B2 (en) Semiconductor device
JP2859741B2 (en) Manufacturing method of printed wiring board
JPS60100454A (en) Manufacture of printed circuit board
JPH0342860A (en) Flexible printed wiring board
JPH05327152A (en) Wiring substrate and manufacutring method thereof
JP2970075B2 (en) Chip carrier
JP3279225B2 (en) Electronic component having bump and its mounting structure
JPH02121359A (en) Electronic component mounting substrate
JPH1074859A (en) Qfn semiconductor package
JP2614495B2 (en) Substrate for mounting electronic components
JPH11154758A (en) Manufacture of infrared remote-control optical receiver unit
JP2001291800A (en) Package for electronic component
JPS59215753A (en) Sealing process of circuit parts
JPH04147692A (en) Printed board
JPH05166961A (en) Semiconductor device and mounting method thereof
JPH03112156A (en) Hybrid integrated circuit device
JPH07142632A (en) Holding jig for semiconductor device
JPH07170050A (en) Semiconductor device
JPH04356948A (en) Substrate for mounting semiconductor-device and mounting structure for semiconductor device
JPH0734445B2 (en) Method of manufacturing flexible circuit board for mounting IC
JPS59143336A (en) Method for packaging of chip of integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980602