JP2785266B2

JP2785266B2 - 回転ヘッド型ディジタル信号再生装置

Info

Publication number: JP2785266B2
Application number: JP7552088A
Authority: JP
Inventors: 宣裕千葉; 芳弘村上
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-03-29
Filing date: 1988-03-29
Publication date: 1998-08-13
Anticipated expiration: 2013-08-13
Also published as: JPH01248367A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルビデオ信号及びディジタルオ
ーディオ信号を記録／再生するディジタルVTRのオーデ
ィオ信号の処理に適用されるディジタル情報信号処理装
置に関する。

〔発明の概要〕

この発明では、記録時と異なる記録媒体の速度でディ
ジタル信号を再生する変速再生時に、回転ヘッドの回転
数を制御して再生ディジタル信号のレートを略々一定と
するようにした回転ヘッド型ディジタル信号再生装置に
おいて、変速再生の際に、エラー訂正ブロックを形成するため
のメモリの読み出し開始基準として、回転ヘッドの回転
と同期した信号を用いることにより、変速再生時に再生
できたディジタル信号を効率良く出力することができ
る。

〔従来の技術〕

例えばコンポジットのディジタルビデオ信号とディジ
タルオーディオ信号とを記録／再生するディジタルVTR
では、再生されたディジタルオーディオ信号がエラー訂
正等の処理がされてメモリに書き込まれる。そして、サ
ンプリング周波数（例えば48kHz）で読み出され、更
に、エラー修整の処理を受けて出力される。かかるディ
ジタルVTRでは、磁気テープの速度が記録時と等しいノ
ーマル再生動作の他に、磁気テープの速度が記録と異な
る変速再生が可能とされている。

変速再生の一つとして、記録時に比して磁気テープを
例えば40倍程度速くするシャトル再生がある。シャトル
再生時には、テープ及びヘッドの相対速度がノーマル再
生時と比して異なるために、再生されたデータのレート
が変化する。例えば正方向早送りの時には、データレー
トが上がり、逆方向早送りの時には、データレートが下
がる。データレートが大きく変化すると、クロック抽出
用のPLLの負担が増すので、データレートの変化を緩和
するために、正方向早送りの場合には、ヘッド回転数を
高くし、一方、逆方向早送りの場合には、ヘッド回転数
を下げる方法が使用されている。

この方法が適用されたディジタルVTRでは、エラー訂
正符号のブロックを形成するためのメモリの読み出し開
始基準として、ヘッドの回転と無関係な基準信号を使用
していた。

〔発明が解決しようとする課題〕

従来のように、ヘッドの回転と無関係のタイミングで
メモリの読み出しを開始すると、再生データが得られる
期間とエラー訂正している期間とが重なり、再生データ
が有効に出力されない問題があった。

従って、この発明の目的は、シャトル再生時に再生さ
れたデータを有効に利用することができる回転ヘッド型
ディジタル信号再生装置を提供することにある。

〔課題を解決するための手段〕

この発明では、記録時と異なる記録媒体の速度でディ
ジタル信号を再生する変速再生時に、回転ヘッドの回転
数を制御して再生ディジタル信号のレートを略々一定と
するようにした回転ヘッド型ディジタル信号再生装置に
おいて、変速再生の際に、エラー訂正ブロックを形成するため
のメモリの読み出し開始基準として、回転ヘッドの回転
と同期した信号が用いられる。

〔作用〕

再生されたディジタル信号例えばディジタルオーディ
オ信号がメモリに書き込まれ、このメモリから読み出さ
れ、エラー訂正符号例えば外符号のデコーダに供給され
る。外符号デコーダの出力がメモリに書き込まれ、この
メモリからサンプリングレートでオーディオデータの読
み出しがなされる。記録時と比して、磁気テープの走行
速度が数十倍と速くされるシャトル再生時には、再生デ
ータのレートが略々一定となるように、回転ヘッドの回
転数が制御される。従って、再生オーディオデータの入
力される周期がノーマル再生時と比して短くなったり、
或いは長くなる。この発明では、再生オーディオデータ
が書き込まれるメモリの読み出し開始基準として、回転
ヘッドの回転と同期した信号を用いるので、メモリから
の読み出しが終了していない時に、再生データが得られ
る問題が生じない。従って、再生データを有効に出力す
ることができる。

〔実施例〕

以下、この発明をディジタルVTRのオーディオデータ
の処理に適用した一実施例について図面を参照して説明
する。

第１図は、ディジタルVTRの記録側の構成を示す。第
１図において、１は、アナログオーディオ信号の入力端
子、２は、ディジタルオーディオ信号の入力端子、３
は、アナログ／ディジタルインターフェースである。イ
ンターフェース３に対して、バッファメモリ４が接続さ
れ、バッファメモリ４により、オーディオデータの時間
軸が圧縮されると共に、ブロック構造の順序に変換され
る。５は、外符号エンコーダを示し、６は、シャフリン
グ回路を示す。外符号エンコーダ５により、エラー訂正
符号である外符号の符号化がなされる。シャフリング回
路６は、メモリにより構成され、データの順序の並び替
えを行う。

７は、アナログビデオ信号の入力端子、８は、ディジ
タルビデオ信号の入力端子、９は、アナログ／ディジタ
ルインターフェースである。インターフェース９の出力
信号がチャンネルディマルチプレクサ10に供給され、２
チャンネルのデータ系列に変換される。各チャンネルの
データ系列が外符号エンコーダ11に供給され、外符号の
符号化の処理を受ける。エンコーダ11の出力データがセ
クタ内シャフリング回路12に供給され、セクタ内におけ
るデータの順序の並び替えがなされる。

シャフリング回路６からのオーディオデータとセクタ
内シャフリング回路12からのビデオデータと同期及びID
発生回路13からの同期信号及びID信号とがデータマルチ
プレクサ14に供給される。データマルチプレクサ14の出
力信号が内符号エンコーダ15に供給される。内符号エン
コーダ15により、内符号の符号化の処理がなされる。内
符号エンコーダ15の出力信号がチャンネルエンコーダ16
に供給され、ミラー二乗コードの符号化の処理を受け
る。チャンネルエンコーダ16の出力信号が記録アンプ17
を介して出力端子18に取り出される。

出力端子18には、回転ヘッドが接続されている。回転
ヘッドにより、記録データが磁気テープに記録される。
回転ヘッドにより、磁気テープから再生されたデータが
第２図における入力端子21から再生アンプ22に供給され
る。再生アンプ22の出力信号がチャンネルデコーダ23に
供給され、ミラー二乗コードの復号がなされる。

チャンネルデコーダ23の出力信号が同期検出回路24に
供給され、同期信号の検出がなされる。同期検出回路24
の出力信号が内符号デコーダ25に供給され、内符号の復
号がなされる。内符号デコーダ25の出力信号がスイッチ
回路26に供給され、オーディオデータとビデオデータと
が分離される。

オーディオデータがディシャフリング回路27によりデ
ィシャフリングされてから外符号デコーダ28に供給され
る。外符号デコーダ28で、外符号の復号がされ、メモリ
29に書き込まれる。メモリ29により、データの時間軸伸
長がされる。メモリ29から読み出されたオーディオデー
タがエラー修整回路30に供給され、エラーデータの修整
がなされる。エラー修整回路30の出力データがアナログ
／オーディオインターフェース31に供給され、出力端子
32にアナログオーディオ信号が得られ、出力端子33にデ
ィジタルオーディオ信号が得られる。

上述のディシャフリング回路27、外符号デコーダ28、
メモリ29には、後述するスタート信号発生回路42の出力
端子51に得られるスタート信号が供給される。このスタ
ート信号で規定されるタイミングで、ディシャフリング
回路27のメモリの読み出しが開始され、また、外符号デ
コーダ28の復号が開始され、更に、メモリ29への書き込
みが開始される。

スイッチ回路26で分離されたビデオデータがバッファ
メモリ34に書き込まれる。バッファメモリ34から読み出
されたビデオデータがセクタ内ディシャフリング回路35
を介して外符号デコーダ36に供給される。外符号デコー
ダ36からのエラー訂正がされたデータがチャンネルマル
チプレクサ37に供給され、２チャンネルのデータが１チ
ャンネルのデータに変換される。チャンネルマルチプレ
クサ37の出力信号がエラー修整回路38に供給され、エラ
ーデータの修整がされる。エラー修整回路38の出力信号
がアナログ／ディジタルインターフェース39に供給され
る。出力端子40にアナログビデオ信号が得られ、出力端
子41にディジタルビデオ信号が得られる。

第３図は、ディジタルVTRのスキャナの一例を示す。
矢印方向に回転するドラム43に対して、４個のヘッドチ
ップH1〜H4が取りつけられている。ヘッドチップH1及び
H2が近接し、ヘッドチップH3及びH4が近接し、ヘッドチ
ップH1及びH3が180゜の対向間隔を有し、ヘッドチップH
2及びH4が180゜の対向間隔を有している。ドラム43の周
面には、180゜よりやや広い巻きつけ角で磁気テープ44
が斜めに巻きつけられている。磁気テープ44には、ヘッ
ドチップH1及びH2の組みとヘッドチップH3及びH4の組み
とが交互に摺接する。ヘッドチップH1及びH2のギャップ
の角度が異ならされ、同様にヘッドチップH3及びH4のギ
ャップの角度が異ならされ、アジマス記録を行うように
されている。

NTSC方式のようなフィールド周波数が60Hzのビデオ信
号の場合、１フィールドが３セグメントに分割され、１
セグメントが２本のトラックとして記録される。つま
り、１フィールド分のビデオ信号が３セグメント６トラ
ックとして磁気テープ44に記録される。

第４図Ａ及第４図Ｂは、磁気テープ44に形成されたト
ラックフォーマットを示す。第４図Ａは、磁気テープ44
の磁性面側から見たトラックパターンを示し、第４図Ｂ
は、１本のトラックをヘッドの走査の順に示すものであ
る。A0,A1,A2,A3は、オーディオセクタを示し、これら
のオーディオセクタA0〜A3は、トラック端部に配置され
る。また、オーディオデータは、二つのトラックの別々
の端に同一内容が２回記録される。つまり、前のトラッ
クのヘッド離間側の端部と現在のトラックのヘッド突入
側の端部との夫々に同一内容のオーディオデータが記録
される。ビデオセクタがトラックの中央に位置する。T
0,T1がトラックナンバー、S0がセグメントナンバーであ
る。

第４図Ｂに示すように、オーディオセクタ間とオーデ
ィオセクタ及びビデオセクタ間には、編集用のギャップ
が設けられている。オーディオセクタA0〜A3は、夫々６
個のシンクブロックからなり、ビデオセクタは、204個
のシンクブロックからなる。第４図Ｂにおいて、Ｔは、
トラックプリアンブルを示し、Ｅは、編集ギャッププリ
アンプルを示し、Ｐは、ポストプリアンブルを示す。

各シンクブロックは、第５図に示すように、190バイ
トの長さとされ、先頭に２バイトの同期パターンが付加
されている。次に、２バイトのIDパターンが付加され、
このIDパターンと85バイトのデータとに対して内符号の
符号化がされ、８バイトのチェックコードが形成され
る。また、他の85バイトのデータに対して８バイトのチ
ェックコードが付加され、内符号のブロックが構成され
る。

内符号は、オーディオデータ及びビデオデータに共通
のものである。内符号及び外符号としては、リード・ソ
ロモン符号が使用される。各オーディオセクタに記録さ
れるオーディオデータのサンプル数は、266サンプル又
は267サンプルとされる。第６図に一つのオーディオセ
クタに含まれるブロックが示される。０〜266の数字が
オーディオサンプルの番号を示し、PV0〜PV3が外符号の
チェックコードを示す。これらのオーディオデータ及び
チェックコードは、シャフリングされている。また、第
６図では、内符号のチェックコードの図示が省略されて
いる。オーディオデータの１サンプルのビット長が20ビ
ットであるが、内符号の符号化は、１バイトを１シンボ
ルとしている。

第７図は、スタート信号発生回路42の一例を示す。入
力端子45からの基準スタート信号がセレクタ46に供給さ
れる。基準スタート信号は、１フィールドを３分割する
信号である。入力端子47には、対向するヘッドを選択す
るタイミング信号が供給される。このタイミング信号
は、ヘッドチップH1,H2の組みとヘッドチップH3,H4の組
みとの両者の内で磁気テープ44を走査している組みのヘ
ッドの出力信号を選択するために使用され、例えば回転
ドラム43の回転位相を検出する検出器の出力から形成さ
れる。このタイミング信号がエッジ検出回路48に供給さ
れ、エラー検出回路48からタイミング信号のエッジで発
生するパルスが得られる。このパルスが単安定マルチバ
イブレータ（モノマルチ）49に供給され、所定時間、上
述のエッジから所定時間遅延されたパルスがモノマルチ
49から発生する。このモノマルチ49の出力信号がセレク
タ46に供給される。

セレクタ46には、シャトル再生時とノーマル再生時と
でレベルが反転する制御信号が端子50から供給される。
この制御信号により、ノーマル再生時には、入力端子45
からの基準スタート信号が選択され、シャトル再生時に
は、モノマルチ49の出力信号が選択される。セレクタ46
の出力端子51に得られるスタート信号が前述のように、
ディシャフリング回路27、外符号デコーダ28及びメモリ
29に供給され、ディシャフリング回路27からのデータの
読み出しの開始、外符号デコーダ28の復号開始、メモリ
29の書き込み開始のタイミングが制御される。

第８図及び第９図は、この一実施例のタイミングを示
し、第８図はノーマル再生時のタイミングチャートであ
り、第９図は、シャトル再生時のタイミングチャートで
ある。

第８図Ａは、入力端子21に供給される再生データを示
し、第８図Ｂは、セレクタ46により選択された基準スタ
ート信号を示す。基準スタート信号は、１フィールドを
３分割する信号であり、このスタート信号と同期してデ
ィシャフリング回路27、外符号デコーダ28及びメモリ29
が動作する。ディシャフリング回路27のメモリは、スタ
ート信号に同期して読み出しを開始し、ディシャフリン
グ回路27からは、第８図Ｃに示す出力データが得られ
る。前述のように、オーディオセクタは、A0〜A3の４チ
ャンネルあり、これらのチャンネルのオーディオデータ
が並列的に処理される。しかし、第８図及び第９図で
は、説明の簡単のために、ビデオデータの前に夫々１チ
ャンネルのオーディオセクタA11,A12,A13,・・・が位置
する形態としている。

ディシャフリング回路27の出力データが外符号デコー
ダ28に供給され、外符号のエラー訂正処理を受ける。外
符号は、第６図における列（垂直）方向の12シンボルを
ブロックとしている。外符号デコーダ28から第８図Ｄに
示すエラー訂正後のオーディオデータが得られる。この
オーディオデータがメモリ29に書き込まれる。メモリ29
からは、実時間（48kHzのサンプリングレート）でオー
ディオデータが読み出され、第８図Ｅに示すオーディオ
データが得られる。１セクタのオーディオデータは、26
6又は267個のサンプルからなる。

オーディオデータは、１サンプルが20ビットであるの
で、外符号の３個のブロックが復号され、メモリ29に書
き込まれた後から、メモリ29の読み出しが開始される。
第８図Ｅにおいて、τは、メモリ29へオーディオデータ
が書き込まれてから読み出しが開始される迄の遅れ時間
（上述の３個の外符号ブロックが書き込まれる迄の時間
と対応している）を示す。メモリ29では、オーディオデ
ータのサンプリング周期内で書き込みと読み出しとが混
在することになり、時分割で読み出し及び書き込みが行
われる。書き込み期間は、読み出し期間より短いので、
読み出しが書き込みを追い越すたとはない。

シャトル再生時に例えば逆方向早送り時には、第９図
Ａに示すように、ノーマル再生時に比して周期が短くな
ったオーディオデータが入力端子21に供給される。シャ
トル再生時には、スタート信号発生回路42から第９図Ｂ
に示すようなスタート信号が得られる。

従って、ディシャフリング回路27からは、第９図Ｃに
示す出力データが得られる。ディシャフリング回路27の
出力データが外符号デコーダ28に供給され、外符号のエ
ラー訂正処理を受ける。外符号デコーダ28から第９図Ｄ
に示すエラー訂正後のオーディオデータが得られる。こ
のオーディオデータがメモリ29に書き込まれる。メモリ
29からは、実時間（48kHzのサンプリングレート）でオ
ーディオデータが読み出され、第９図Ｅに示すオーディ
オデータが得られる。

若し、この発明と異なり、上述の逆方向早送り時に
も、基準スタート信号により、第８図に示すタイミング
の動作を行っているとすると、第９図Ａに示す再生デー
タが得られるタイミングと外符号デコーダ28が復号動作
をしている期間とが重なる状態が生じる。この場合に
は、ディシャフリング回路27から出力されるデータが壊
されるか、メモリ29へのデータの書き込みを止める必要
が生じ、効率良くデータを出力することができなくな
る。この発明では、上述のタイミングの衝突が生ぜず、
データを効率良く出力できる。

また、逆方向早送り時には、第９図から分るように、
スタート信号の間隔が基準スタート信号より短くなり、
ブロックの継ぎ目でオーディオデータが不連続となる。
従って、継ぎ目のサンプルでは、エラー修整が施され、
滑らかなオーディオ信号が出力される。テープ送り方向
が正方向の早送りでは、スタート信号の間隔が基準スタ
ート信号より長くなり、再生されたオーディオデータが
足りなくなる。この場合には、最後のオーディオサンプ
ルがホールドされて、連続のオーディオデータが形成さ
れる。

〔発明の効果〕

この発明に依れば、シャトル再生時に、ドラムの回転
と同期したスタート信号により、再生回路に設けられた
メモリの読み出しを開始するので、シャトル再生時に得
られたオーディオデータを効率良く出力することができ
る。

【図面の簡単な説明】

第１図はこの発明を適用することができるディジタルVT
Rの一例の記録側のブロック図、第２図はこの発明を適
用することができるディジタルVTRの一例の再生側のブ
ロック図、第３図はスキャナの構成を示す平面図、第４
図はディジタルVTRのテープ上のフォーマットを示す略
線図、第５図はシンクブロックの構成を示す略線図、第
６図はオーディオデータのブロック配置を示す略線図、
第７図はこの発明の一実施例におけるスタート信号発生
回路のブロック図、第８図はこの発明の一実施例のノー
マル再生時の説明に用いるタイミングチャート、第９図
はこの発明の一実施例のシャトル再生時の説明に用いる
タイミングチャートである。図面における主要な符号の説明 21:再生データの入力端子、 27:ディシャフリング回路、 28:外符号デコーダ、29:メモリ、 30:エラー修整回路、 42:スタート信号発生回路。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/18 G11B 20/10

Claims

(57)【特許請求の範囲】

【請求項１】記録時と異なる記録媒体の速度でディジタ
ル信号を再生する変速再生時に、回転ヘッドの回転数を
制御して再生ディジタ信号のレートを略々一定とするよ
うにした回転ヘッド型ディジタル信号再生装置におい
て、上記変速再生の際に、エラー訂正ブロックを形成するた
めのメモリの読み出し開始基準として、上記回転ヘッド
の回転と同期した信号を用いることを特徴とするディジ
タル情報信号処理装置。