JP2784803B2 - Line signal generator - Google Patents

Line signal generator

Info

Publication number
JP2784803B2
JP2784803B2 JP1181412A JP18141289A JP2784803B2 JP 2784803 B2 JP2784803 B2 JP 2784803B2 JP 1181412 A JP1181412 A JP 1181412A JP 18141289 A JP18141289 A JP 18141289A JP 2784803 B2 JP2784803 B2 JP 2784803B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
base
output
gilbert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1181412A
Other languages
Japanese (ja)
Other versions
JPH0345084A (en
Inventor
昌利 山崎
康太郎 仲
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1181412A priority Critical patent/JP2784803B2/en
Publication of JPH0345084A publication Critical patent/JPH0345084A/en
Application granted granted Critical
Publication of JP2784803B2 publication Critical patent/JP2784803B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば液晶テレビ受像機のガンマ補正回
路等に用いて好適な折れ線信号発生回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line signal generating circuit suitable for use in, for example, a gamma correction circuit of a liquid crystal television receiver.

〔発明の概要〕[Summary of the Invention]

この発明は、エミッタが抵抗器を介して互いに接続さ
れ、夫々のコレクタにベースが第1の基準電位源に接続
された第1と第2のトランジスタが接続されると共に、
一方のベースが第2の基準電位源に接続され他方のベー
スに入力信号が供給される第3と第4のトランジスタか
ら成る第1の差動増幅器、この第1の差動増幅器の差動
出力が各ベースに供給され、エミッタ同士が共通接続さ
れた第5と第6のトランジスタから成る第2の差動増幅
器、第3及び第4のトランジスタのエミッタと第3の基
準電位源の間に設けられた第1の電流源、第5及び第6
のトランジスタのエミッタと基準電位源の間に設けられ
た第2の電流源を有する複数個のギルバートアンプと、
第1及び第2の電流源を制御信号により所定比に分割す
る第1と第2の差動型回路構成のスイッチとを具備して
成り、第1及び第2のスイッチにより入力信号に対応し
て第2の差動増幅器の出力側から加算された所定の出力
特性と得るようにすることにより、種々の折れ線信号を
得ることができるようにしたものである。
According to the present invention, first and second transistors whose emitters are connected to each other via a resistor and whose bases are connected to a first reference potential source are connected to respective collectors,
A first differential amplifier including third and fourth transistors having one base connected to a second reference potential source and an input signal supplied to the other base; a differential output of the first differential amplifier; Is supplied to each base, and a second differential amplifier composed of fifth and sixth transistors whose emitters are commonly connected is provided between the emitters of the third and fourth transistors and the third reference potential source. The first current source, the fifth and sixth
A plurality of Gilbert amplifiers having a second current source provided between the emitter of the transistor and a reference potential source;
A switch having first and second differential circuit configurations for dividing the first and second current sources into predetermined ratios by a control signal, wherein the first and second switches correspond to input signals. By obtaining a predetermined output characteristic added from the output side of the second differential amplifier, various broken line signals can be obtained.

〔従来の技術〕[Conventional technology]

従来の液晶テレビ受像機に用いられている液晶パネル
の印加電圧対輝度信号は第10図のように印加電圧が大き
くなるに従って飽和状態となるいわゆる非直線性を有し
ている。この非直線性を補正するために従来は第11図に
示すようなガンマ補正回路を用いていた。すなわち、第
11図において入力端子(1)より入力電圧Vをログ変換
回路(2)に供給してlog(v)なる出力電圧を得、こ
れを増幅率Aのアンプ(3)を通してA・log(v)な
る出力電圧を得た後指数関数変換回路(4)で逆変換し
てVAなる出力電圧を出力端子(5)に導出するようにし
ている。このときの入出力特性を示すと第12図の如くで
ある。
As shown in FIG. 10, an applied voltage versus a luminance signal of a liquid crystal panel used in a conventional liquid crystal television receiver has a so-called non-linearity that becomes saturated as the applied voltage increases. Conventionally, a gamma correction circuit as shown in FIG. 11 has been used to correct this nonlinearity. That is,
In FIG. 11, an input voltage V is supplied from an input terminal (1) to a log conversion circuit (2) to obtain an output voltage of log (v), which is passed through an amplifier (3) having an amplification factor of A · log (v). After obtaining the output voltage V A, the output voltage V A is inversely converted by the exponential function conversion circuit 4 to derive the output voltage V A to the output terminal 5. FIG. 12 shows the input / output characteristics at this time.

なお、1個のトランジスタと、コレクタ・エミッタ間
が互いに並列接続されたN対のトランジスタを用いて非
直線性の出力を取り出す非直線回路が実開昭59−125170
号公報に記載されている。
A non-linear circuit for extracting a non-linear output by using one transistor and N pairs of transistors whose collector and emitter are connected in parallel with each other is disclosed in JP-A-59-125170.
No., published in Japanese Unexamined Patent Publication No.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、第11図の如き従来回路の場合、第12図の如
き入出力特性を有しているので入力電圧が大きくなるに
つれて出力電圧が大きくなるもしまいには出力電圧が飽
和してしまう。このような特性のものを液晶パネルのガ
ンマ補正回路として使用すると、液晶パネルでは白等映
像の明るい部分が実質的につぶれたような形となりコン
トラストが減少して画質が劣化する欠点があった。
By the way, the conventional circuit as shown in FIG. 11 has input / output characteristics as shown in FIG. 12, so that as the input voltage increases, the output voltage increases and eventually the output voltage is saturated. When such a characteristic is used as a gamma correction circuit of a liquid crystal panel, the liquid crystal panel has a drawback that a bright portion of an image such as white is substantially crushed, the contrast is reduced, and the image quality is deteriorated.

この発明は斯る点に鑑みてなされたもので、任意の特
性を持つ折れ線信号を発生することができる折れ線信号
発生回路を提供するものである。
The present invention has been made in view of the above, and an object of the present invention is to provide a broken line signal generation circuit capable of generating a broken line signal having arbitrary characteristics.

〔課題を解決するための手段〕[Means for solving the problem]

この発明による折れ線信号発生回路は、エミッタが抵
抗器(21j〜23j)を介して互いに接続され、夫々のコレ
クタにベースが第1の基準電位源(31,32)に接続され
た第1と第2のトランジスタ(21g〜23g,21h〜23h)が
接続されると共に、一方のベースが第2の基準電位源
(21i〜23i)に接続され他方のベースに入力信号が供給
される第3と第4のトランジスタ(21a〜23a,21b〜23
b)から成る第1の差動増幅器(21c〜23c)、この第1
の差動増幅器の差動出力が各ベースに供給され、エミッ
タ同士が共通接続された第5と第6のトランジスタ(21
d〜23d,21e〜23e)から成る第2の差動増幅器(21f〜23
f)、第3及び第4のトランジスタのエミッタと第3の
基準電位源(アース)の間に設けられた第1の電流源
(21k〜23k,21l〜23l)、第5及び第6のトランジスタ
のエミッタと基準電位源(アース)の間に設けられた第
2の電流源(21o〜23o)を有する複数個のギルバートア
ンプ(21〜23)と、第1及び第2の電流源を制御信号に
より所定比に分割する第1と第2の差動型回路構成のス
イッチ(25,26)とを具備して成り、第1及び第2のス
イッチにより入力信号に対応して第2の差動増幅器の出
力側から加算された所定の出力特性と得るよう構成して
いる。
In the polygonal line signal generation circuit according to the present invention, the first and second emitters whose emitters are connected to each other via the resistors (21j to 23j) and whose bases are connected to the first reference potential sources (31, 32) are connected to the respective collectors. Third and second transistors (21g to 23g, 21h to 23h) are connected, one base is connected to a second reference potential source (21i to 23i), and an input signal is supplied to the other base. 4 transistors (21a-23a, 21b-23
b) a first differential amplifier (21c-23c),
The differential output of the differential amplifier is supplied to each base, and the fifth and sixth transistors (21
d to 23d and 21e to 23e).
f) a first current source (21k to 23k, 21l to 23l) provided between the emitters of the third and fourth transistors and a third reference potential source (earth); a fifth and sixth transistor A plurality of Gilbert amplifiers (21 to 23) having second current sources (21o to 23o) provided between the emitters of the first and second potential sources (ground) and control signals for the first and second current sources. And a switch (25, 26) having a first and second differential circuit configuration for dividing the input signal into a predetermined ratio by the first and second switches. A predetermined output characteristic added from the output side of the amplifier is obtained.

〔作用〕[Action]

1つのギルバートアンプを第1及び第2の差動増幅器
及び第1及び第2の電流源で構成し、これを複数個設け
る。そして第1及び第2のスイッチに制御信号を与えこ
れにより第1及び第2の電流源を流れる電流を所定比に
分割し、終段のギルバートアンプの第2の差動増幅器の
出力側より所定の出力特性すなわち折れ線信号を行なう
ようにする。
One Gilbert amplifier is composed of the first and second differential amplifiers and the first and second current sources, and a plurality of these are provided. Then, a control signal is supplied to the first and second switches, whereby the current flowing through the first and second current sources is divided into a predetermined ratio, and a predetermined ratio is output from the output side of the second differential amplifier of the final stage Gilbert amplifier. , That is, a broken line signal is performed.

〔実施例〕〔Example〕

以下、この発明の一実施例をガンマ補正を行う場合を
例にとり、第1図〜第9図に基づいて詳しく説明する。
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 9, taking a case where gamma correction is performed as an example.

先ず、この発明の実施例に入る前にこの発明の基本原
理を第4図及び第9図を参照して説明する。
First, before entering the embodiment of the present invention, the basic principle of the present invention will be described with reference to FIGS.

第4図は基本原理の構成を示すもので、同図におい
て、(10)はR,G,Bの3原色信号の1つが供給される入
力端子であって、この入力端子(10)からの原色信号は
ペデスタルクランプ回路(11)でクランプ電源(12)の
クランプ電位VCLP(ペデスタルレベル相当)にクランプ
された状態で夫々入出力特性の異なるアンプ(13)〜
(15)に供給される。
FIG. 4 shows the configuration of the basic principle. In FIG. 4, (10) is an input terminal to which one of the three primary color signals of R, G, and B is supplied. The primary color signals are clamped by the pedestal clamp circuit (11) to the clamp potential V CLP (equivalent to the pedestal level) of the clamp power supply (12), and the amplifiers (13) to (13) with different input / output characteristics respectively
Supplied to (15).

アンプ(13)〜(15)としては例えばいわゆるギルバ
ートアンプが使用され、その入出力特性は夫々第5図A
〜Cに示すようなものとされている。
For example, so-called Gilbert amplifiers are used as the amplifiers (13) to (15), and their input / output characteristics are respectively shown in FIG.
To C.

アンプ(13)〜(15)で増幅された信号は加算器(1
6)で加算され、第5図Dに示すような入出力特性をも
った信号として出力端子(17)に取り出される。第5図
Dの入出力特性のうち直線A〜Bの間にはアンプ(13)
が動作してアンプ(14),(15)は非動作状態にあり、
直線B−Cの間にはアンプ(14)が動作してアンプ(1
3),(15)は非動作状態にあり、直線C−Dの間には
アンプ(15)が動作してアンプ(13),(14)は非動作
状態にある。
The signals amplified by the amplifiers (13) to (15) are added to the adder (1
The signal is added in 6) and is taken out to the output terminal (17) as a signal having input / output characteristics as shown in FIG. 5D. Among the input / output characteristics of FIG. 5D, an amplifier (13) is provided between the straight lines A and B.
Operates and the amplifiers (14) and (15) are in a non-operation state,
The amplifier (14) operates between the straight lines BC and the amplifier (1).
3) and (15) are in a non-operating state, and the amplifier (15) operates and the amplifiers (13) and (14) are in a non-operating state between the straight lines CD.

さて、ここでギルバートアンプの一般的回路構成を示
すと第6図の如くである。ここでは代表的にギルバート
アンプ(13)を示す。
FIG. 6 shows a general circuit configuration of a Gilbert amplifier. Here, the Gilbert amplifier (13) is representatively shown.

ギルバートアンプ(13)は一対のトランジスタ(13
a),(13b)から成る一の差動増幅器(13c)及び一対
のトランジスタ(13d),(13e)から成る他の差動増幅
器(13f)を有し、トランジスタ(13a),(13b)の各
コレクタは夫々トランジスタ(13g),(13h)のエミッ
タ−コレクタを介して正の電源端子+Vccに接続される
と共にトランジスタ(13d),(13e)の各ベースに接続
される。また、トランジスタ(13a)のベースは入力端
子(13g)に接続され、トランジスタ(13b)のベースは
基準電源(13i)に接続される。
The Gilbert amplifier (13) is a pair of transistors (13
a) a differential amplifier (13c) composed of (13b) and another differential amplifier (13f) composed of a pair of transistors (13d) and (13e). Each collector is connected to the positive power supply terminal + Vcc via the emitter-collector of the transistor (13g) and (13h) and to the base of each of the transistors (13d) and (13e). The base of the transistor (13a) is connected to the input terminal (13g), and the base of the transistor (13b) is connected to the reference power supply (13i).

トランジスタ(13a),(13b)の各エミッタは抵抗器
(13j)を介して相互接続されると共に夫々電流源(13
h),(13l)を介して接地される。トランジスタ(13
d)のコレクタは負荷抵抗器(13r)を介して正の電源端
子+Vccに接続されると共に出力端子(13s)に接続さ
れ、トランジスタ(13e)のコレクタは正の電源端子+V
ccに接続される。また、トランジスタ(13d),(13e)
の各エミッタは共通接続された後電流源(13o)を介し
て接地される。
The emitters of the transistors (13a) and (13b) are interconnected via a resistor (13j) and the current sources (13
h) and (13l) are grounded. Transistor (13
The collector of d) is connected to the positive power supply terminal + Vcc via the load resistor (13r) and to the output terminal (13s). The collector of the transistor (13e) is connected to the positive power supply terminal + V
Connected to cc. Transistors (13d), (13e)
Are connected together and then grounded via a current source (13o).

トランジスタ(13g),(13h)の各ベースは共通接続
され、正の電源端子+Vccとアース間に設けられたバイ
アス用抵抗器(13t),(13u)の接続点に接続される。
The bases of the transistors (13g) and (13h) are commonly connected, and are connected to a connection point of bias resistors (13t) and (13u) provided between a positive power supply terminal + Vcc and the ground.

いま、基準電源(13i)の基準電位をVx,抵抗器(13
j)の値をRin,抵抗器(13r)の値をRout,電流源(13
k),(13l)を流れる電流をIin,電流源(13o)を流れ
る電流をIoutとすると、入力端子(13q)に印加される
入力電圧Vinと出力端子(13s)に取り出される出力電圧
Voutの入出力特性は第7図の如くなる。
Now, the reference potential of the reference power supply (13i) is set to Vx,
j) is the value of Rin, the value of the resistor (13r) is Rout, and the current source (13
k), the current flowing through (13l) is Iin and the current flowing through the current source (13o) is Iout, the input voltage Vin applied to the input terminal (13q) and the output voltage extracted to the output terminal (13s).
The input / output characteristics of Vout are as shown in FIG.

そこで、3つのキルバートアンプ(13)〜(15)を用
い、夫々の抵抗器(13j)の値Rinは同じ値とし、負荷抵
抗器(13r)を共通にし、そして、Vx,Iin,Ioutの値を適
当な値にすると、夫々3つのギルバートアンプ(13)〜
(15)の入出力特性を夫々第8図A〜Cに示すようにす
ることが出来る。但し、V1,V2及びV3は夫々Vxに対応し
たギルバートアンプ(13),(14)及び(15)の各基準
電位であり、V1<V2<V3の関係にある。
Therefore, three quilt amplifiers (13) to (15) are used, the value Rin of each resistor (13j) is set to the same value, the load resistor (13r) is made common, and Vx, Iin, and Iout When the values are set to appropriate values, each of the three Gilbert amplifiers (13)
The input / output characteristics of (15) can be as shown in FIGS. 8A to 8C, respectively. However, V 1 , V 2 and V 3 are the respective reference potentials of the Gilbert amplifiers (13), (14) and (15) corresponding to Vx, and have a relationship of V 1 <V 2 <V 3 .

そして最終的な出力特性は3つのアンプの出力を加算
したものであるから、第9図の如く表わすことができ
る。そして第4図のペテスタルクランプ回路(11)でク
ランプ電圧VCLPを基準電位V1に設定すれば第5図Dに示
すような二点折線の入出力特性とすることができる。
Since the final output characteristic is obtained by adding the outputs of three amplifiers, it can be expressed as shown in FIG. If the clamp voltage V CLP is set to the reference potential V 1 by the petestal clamp circuit (11) in FIG. 4, the input / output characteristics of the two-point broken line as shown in FIG. 5D can be obtained.

ここで、液晶パネルのインチサイズやメーカーにより
輝度特性が異なるため、またセットメーカにより補正量
のため第5図Dの入出力特性のうちA点,D点を固定と
し、B点,C点を可変する必要がある。これを実現するた
めに実施した回路例が第1図である。
Here, since the luminance characteristics differ depending on the inch size and the maker of the liquid crystal panel, and due to the amount of correction by the set maker, the points A and D in the input / output characteristics of FIG. 5D are fixed, and the points B and C are fixed. Need to be variable. FIG. 1 shows an example of a circuit implemented to realize this.

第1図は本実施例の回路構成を示すもので、同図にお
いて、(20)は入力信号Vinが供給される入力端子、(2
1),(22)及び(23)は夫々第1,第2及び第3のギル
バートアンプ、(24)は出力信号Voutが取り出される出
力端子、(25)及び(26)は夫々差動型回路構成の第1
及び第2のスイッチ、(27),(28),(29)及び(3
0)は夫々制御信号VCTL1,VCTL2,VCTL3及びVCTL4が供給
される制御端子である。
FIG. 1 shows a circuit configuration of the present embodiment. In FIG. 1, (20) is an input terminal to which an input signal Vin is supplied, (2)
1), (22) and (23) are first, second and third Gilbert amplifiers respectively, (24) is an output terminal from which an output signal Vout is taken out, and (25) and (26) are differential circuits, respectively. First of configuration
And the second switch, (27), (28), (29) and (3
Reference numeral 0) denotes control terminals to which control signals V CTL1 , V CTL2 , V CTL3 and V CTL4 are supplied, respectively.

第1のギルバートアンプ(21)は一対のトランジスタ
(21a),(21b)から成る第1の差動増幅器(21c)及
び一対のトランジスタ(21d),(21e)から成る第2の
差動増幅器(21f)を有し、トランジスタ(21a),(21
b)の各コレクタは夫々トランジスタ(21g),(21h)
のエミッタ−コレクタを介して正の電源端子+Vccに接
続されると共にトランジスタ(21d),(21e)の各ベー
スに接続される。また、トランジスタ(21a)のベース
は入力端子(20)に接続され、トランジスタ(21b)の
ベースは基準電位V1を有する基準電源(21i)に接続さ
れる。
The first Gilbert amplifier (21) is a first differential amplifier (21c) including a pair of transistors (21a) and (21b) and a second differential amplifier (21d) including a pair of transistors (21d) and (21e). 21f) and transistors (21a), (21
Each collector in b) is a transistor (21g), (21h)
Is connected to a positive power supply terminal + Vcc through the emitter-collector of each of the transistors (21d) and (21e). The base of the transistor (21a) is connected to the input terminal (20), the base of the transistor (21b) is connected to a reference power source (21i) having a reference potential V 1.

トランジスタ(21a),(21b)の各エミッタは抵抗器
(21j)を介して相互接続されると共に第1の電流源を
構成するトランジスタ(21k),(21l)のコレクタ−エ
ミッタを夫々通り、更に夫々抵抗器(21m),(21n)を
介して接地される。
The emitters of the transistors (21a) and (21b) are interconnected via a resistor (21j) and respectively pass through the collector-emitter of the transistors (21k) and (21l) constituting a first current source. Grounded via resistors (21m) and (21n), respectively.

トランジスタ(21a)のコレクタは出力端子(24)に
接続され、トランジスタ(21e)のコレクタは正の電源
端子+Vccに接続される。また、トランジスタ(21d),
(21e)の各エミッタは共通接続された後第2の電流源
を構成するトランジスタ(21o)のコレクタ−エミッタ
を通り、抵抗器(21p)を介して接地される。
The collector of the transistor (21a) is connected to the output terminal (24), and the collector of the transistor (21e) is connected to the positive power supply terminal + Vcc. Also, transistors (21d),
After each emitter of (21e) is connected in common, it passes through the collector-emitter of the transistor (21o) constituting the second current source and is grounded via the resistor (21p).

トランジスタ(21g),(21h)の各ベースは共通接続
され、正の電源端子+Vccとアース間に設けられたバイ
アス用抵抗器(31),(32)の接続点に接続される。
The bases of the transistors (21g) and (21h) are commonly connected, and are connected to a connection point of bias resistors (31) and (32) provided between a positive power supply terminal + Vcc and the ground.

第2及び第3のギルバートアンプ(22)及び(23)も
第1のギルバートアンプ(21)と全く同様の回路構成を
しており、従って、ここでは対応する部分の符号には同
一のサフックスを付し、その接続構成の説明を省略す
る。但し、第2及び第3のギルバートアンプ(22)及び
(23)の基準電源(22i)及び(23i)は第1のギルバー
トアンプ(21)の基準電源(21i)とその基準電位を異
にし、夫々V2,V3なる値をとり、これ等はV1<V2<V3
電位関係にある。また、第3のギルバートアンプ(23)
の出力側すなわち出力端子(24)と正の電源端子+Vcc
の間には負荷抵抗器(33)が接続されている。
The second and third Gilbert amplifiers (22) and (23) have exactly the same circuit configuration as the first Gilbert amplifier (21), and therefore, the same reference numerals denote the same subwoofers here. And the description of the connection configuration is omitted. However, the reference power supplies (22i) and (23i) of the second and third Gilbert amplifiers (22) and (23) have different reference potentials from the reference power supply (21i) of the first Gilbert amplifier (21). Each of them takes a value of V 2 and V 3 , which are in a potential relationship of V 1 <V 2 <V 3 . Also, the third Gilbert amplifier (23)
Output side, that is, the output terminal (24) and the positive power supply terminal + Vcc
A load resistor (33) is connected between them.

第1のスイッチ(25)は定電流源(25a),一の差動
増幅器を構成する一対のトランジスタ(25b),(25
c),他の差動増幅器を構成する一対のトランジスタ(2
5d),(25e)を有し、トランジスタ(25b),(25c)
の各エミッタは共通接続された後定電流源(25a)を介
して正の電源端子+Vccに接続され、トランジスタ(25
b)のベースは制御端子(27)に接続され、トランジス
タ(25c)のベースは基準電源(25f)に接続される。
The first switch (25) includes a constant current source (25a), a pair of transistors (25b), (25
c), a pair of transistors (2
5d), (25e), and transistors (25b), (25c)
Are connected in common to a positive power supply terminal + Vcc via a constant current source (25a), and the transistors (25
The base of b) is connected to the control terminal (27), and the base of the transistor (25c) is connected to the reference power supply (25f).

トランジスタ(25d),(25e)の各エミッタは共通接
続された後トランジスタ(25b)のコレクタに接続さ
れ、トランジスタ(25d)のベースは制御端子(29)に
接続され、トランジスタ(25e)のベースは基準電源(2
5g)に接続される。
The emitters of the transistors (25d) and (25e) are connected together and then connected to the collector of the transistor (25b), the base of the transistor (25d) is connected to the control terminal (29), and the base of the transistor (25e) is Reference power supply (2
5g) is connected.

トランジスタ(25d)のコレクタはダイオード接続構
成のトランジスタ(25h)のコレクタ−エミッタを通
り、抵抗器(25i)を介して接地され、トランジスタ(2
5h)のコレクタ(及びベース)は第1のギルバートアン
プ(21)の第1の電流源であるトランジスタ(21k),
(21l)の各ベースに接続される。トランジスタ(25e)
のコレクタはダイオード接続構成のトランジスタ(25
j)のコレクタ−エミッタを通り、抵抗器(25k)を介し
て接地され、トランジスタ(25j)のコレクタ(及びベ
ース)は第2のギルバートアンプ(22)の第1の電流源
であるトランジスタ(22k),(22l)の各ベースに接続
される。トランジスタ(25c)のコレクタはダイオード
接続構成のトランジスタ(25l)のコレクタ−エミッタ
を通り、抵抗器(25m)を介して接地され、トランジス
タ(25l)のコレクタ(及びベース)は第3のギルバー
トアンプ(23)の第1の電流源であるトランジスタ(23
k),(23l)の各ベースに接続される。
The collector of the transistor (25d) passes through the collector-emitter of the transistor (25h) in a diode connection configuration, is grounded via the resistor (25i), and is connected to the transistor (2d).
The collector (and base) of 5h) is a transistor (21k) which is a first current source of the first Gilbert amplifier (21),
(21l) Connected to each base. Transistor (25e)
Is a diode-connected transistor (25
The collector (and base) of the transistor (25j) is connected to the transistor (22k) which is the first current source of the second Gilbert amplifier (22) through the collector-emitter of the transistor (j) and the ground through the resistor (25k). ) And (22l). The collector of the transistor (25c) passes through the collector-emitter of the transistor (25l) in a diode connection configuration and is grounded via a resistor (25m). The collector (and base) of the transistor (25l) is connected to a third Gilbert amplifier ( The transistor (23), which is the first current source of (23)
k) and (23l) are connected to each base.

第2のスイッチ(26)も第1のスイッチ(25)と全く
同様の回路構成をしており、従ってここでは対応する部
分の符号には同一のサフィックスを付し、その接続構成
の説明を省略する。但し、第2のスイッチのトランジス
タ(26b)のベースは制御端子(28)に接続され、トラ
ンジスタ(26d)のベースは制御端子(30)に接続され
ている。また、トランジスタ(26h)のコレクタ(及び
ベース)は第1のギルバートアンプ(21)の第2の電流
源であるトランジスタ(21o)のベースに接続され、ト
ランジスタ(26j)のコレクタ(及びベース)は第2の
ギルバートアンプ(22)の第2の電流源であるトランジ
スタ(22o)のベースに接続され、トランジスタ(26l)
のコレクタ(及びベース)は第3のギルバートアンプ
(23)の第2の電流源であるトランジスタ(23o)のベ
ースに接続されている。
The second switch (26) has exactly the same circuit configuration as the first switch (25). Therefore, here, the same reference numerals are assigned to the corresponding parts, and the description of the connection configuration is omitted. I do. However, the base of the transistor (26b) of the second switch is connected to the control terminal (28), and the base of the transistor (26d) is connected to the control terminal (30). The collector (and base) of the transistor (26h) is connected to the base of the transistor (21o), which is the second current source of the first Gilbert amplifier (21), and the collector (and base) of the transistor (26j) is The transistor (26l) is connected to the base of a transistor (22o) as a second current source of the second Gilbert amplifier (22).
Is connected to the base of a transistor (23o), which is the second current source of the third Gilbert amplifier (23).

ここで、定電流源(25a)を流れる電流をIin,トラン
ジスタ(25h),(25j)及び(25l)を夫々流れる電流
をIin1,Iin2及びIin3とすると、Iin=Iin1+Iin2+Iin3
=一定の関係にある。また、定電流源(26a)を流れる
電流をIout,トランジスタ(26h),(26j)及び(26l)
を夫々流れる電流をIout1,Iout2及びIout3とすると、Io
ut=Iout1+Iout2+Iout3=一定の関係にある。つま
り、夫々のギルバートアンプ(21),(22)及び(23)
に必要な電流源Iin1〜Iin3,Iout1〜Iout3は電流源Iin,I
outを分割して作られている。なお、本実施例では図示
せずもギルバートアンプ(21)の前段には第4図の如き
ペデスタルクランプ回路があるものとする。
Here, assuming that the current flowing through the constant current source (25a) is Iin and the currents flowing through the transistors (25h), (25j) and (25l) are Iin 1 , Iin 2 and Iin 3 , respectively, Iin = Iin 1 + Iin 2 + Iin Three
= There is a certain relationship. The current flowing through the constant current source (26a) is represented by Iout, transistors (26h), (26j) and (26l).
The When the respective current flowing to Iout 1, Iout 2 and Iout 3, Io
ut = Iout 1 + Iout 2 + Iout 3 = in fixed relationship. In other words, the respective Gilbert amplifiers (21), (22) and (23)
Current sources Iin 1 to Iin 3 and Iout 1 to Iout 3
It is made by dividing out. In this embodiment, although not shown, it is assumed that a pedestal clamp circuit as shown in FIG. 4 is provided at a stage preceding the Gilbert amplifier (21).

第2図は本実施例の回路で得られた入出力特性を示す
もので、その導出の仕方は第6図〜第9図で説明したの
と同様であるのでその説明を省略する。
FIG. 2 shows the input / output characteristics obtained by the circuit of this embodiment. The method of deriving the input / output characteristics is the same as that described with reference to FIGS.

さて、本実施例では第2図のB点,C点の位置を任意に
変化させて折れ線特性を得ることができるわけである
が、その変化の仕方を第3図を参照し乍ら説明する。
In this embodiment, the broken line characteristic can be obtained by arbitrarily changing the positions of points B and C in FIG. 2. The manner of the change will be described with reference to FIG. .

いま、第1図の回路の入出力特性が第3図Aに示すよ
うなものとする。この状態で第1のスイッチ(25)のト
ランジスタ(25b)のベースに印加される制御端子(2
7)からの制御電圧VCTL1を下げると、トランジスタ(25
b)を流れる電流が増加し、トランジスタ(25c)を流れ
る電流が減少する。この結果トランジスタ(25h),(2
5j)を流れる電流Iin1,Iin2が増大し(但し両者の混合
比は一定)、トランジスタ(25l)を流れる電流Iin3
減少する。これにより入出力特性は第3図Bの如く変化
し、B点,C点は共にX軸上を右方向にずれる。
Assume that the input / output characteristics of the circuit shown in FIG. 1 are as shown in FIG. 3A. In this state, the control terminal (2) applied to the base of the transistor (25b) of the first switch (25)
When the control voltage VCTL1 from 7) is lowered, the transistor (25
The current flowing through b) increases and the current flowing through transistor (25c) decreases. As a result, the transistors (25h), (2
The currents Iin 1 and Iin 2 flowing through 5j) increase (however, the mixing ratio of the two is constant), and the current Iin 3 flowing through the transistor (25l) decreases. As a result, the input / output characteristics change as shown in FIG. 3B, and both points B and C are shifted rightward on the X axis.

次に第2のスイッチ(26)のトランジスタ(26b)の
ベースに印加される制御端子(28)からの制御電圧V
CTL2を下げると、トランジスタ(26b)を流れる電流が
増加し、トランジスタ(26c)を流れる電流が減少す
る。この結果トランジスタ(26h),(26j)を流れる電
流Iout1,Iout2が増大し(但し両者の混合比一定)、ト
ランジスタ(26l)を流れる電流Iout3は減少する。これ
により入出力特性は第3図Cの如く変化し、B点,C点は
共にY軸上を上方向にずれる。
Next, the control voltage V from the control terminal (28) applied to the base of the transistor (26b) of the second switch (26)
When CTL2 is lowered, the current flowing through the transistor (26b) increases and the current flowing through the transistor (26c) decreases. Consequently transistor (26h), a current flows through the (26j) Iout 1, Iout 2 increases (provided that both mixing ratio constant), the current Iout 3 through transistor (26l) is reduced. As a result, the input / output characteristics change as shown in FIG. 3C, and both the points B and C are shifted upward on the Y axis.

次に第1のスイッチ(25)のトランジスタ(25d)の
ベースに印加される制御端子(29)からの制御電圧V
CTL3を下げるとトランジスタ(25d)を流れる電流が増
加し、トランジスタ(25e)を流れる電流が減少する。
この結果トランジスタ(25h)を流れる電流Iin1が増大
し、トランジスタ(25j)を流れる電流Iin2は減少す
る。これにより入出力特性は第3図Dの如く変化し、B
点はX軸上を右方向にずれ、B点のX座標が決まる。こ
のとき電流Iin3は無関係であるからC点のX軸方向の位
置は制御電圧VCTL1を下げた時点で動いた位置のままで
ある。つまり、この時点でc点のX座標が決定されてい
る。
Next, the control voltage V from the control terminal (29) applied to the base of the transistor (25d) of the first switch (25)
When CTL3 is lowered, the current flowing through the transistor (25d) increases, and the current flowing through the transistor (25e) decreases.
As a result increased current Iin 1 flowing transistor (25h) is current Iin 2 through transistor (25j) is reduced. As a result, the input / output characteristics change as shown in FIG.
The point is shifted rightward on the X axis, and the X coordinate of point B is determined. Position in the X-axis direction at this time current Iin 3 point C because it is irrelevant remains positions moved at the time of lowering the control voltage V CTL1. That is, at this point, the X coordinate of the point c has been determined.

次に第2のスイッチ(26)のトランジスタ(26d)の
ベースに印加される制御端子(30)からの制御電圧V
CTL4を下げるとトランジスタ(26d)を流れる電流が増
加し、トランジスタ(26e)を流れる電流が減少する。
この結果トランジスタ(26h)を流れるIout1が増大し、
トランジスタ(26j)を流れる電流Iout2は減少する。こ
れにより入出力特性は第3図Eの如く変化し、B点はY
軸上を上方向にずれ、B点のY座標が決まる。つまりB
点の位置(XY座標)が決定される。このとき電流Iout3
は無関係であるからC点のY軸方向の位置は制御電圧V
CTL2を下げた時点で動いた位置のままである。つまりこ
の時点C点のY座標すなわち位置(XY座標)が決定され
ている。
Next, the control voltage V from the control terminal (30) applied to the base of the transistor (26d) of the second switch (26)
When CTL4 is lowered, the current flowing through the transistor (26d) increases and the current flowing through the transistor (26e) decreases.
As a result, Iout 1 flowing through the transistor (26h) increases,
Current Iout 2 flowing transistor (26j) is reduced. As a result, the input / output characteristics change as shown in FIG.
The Y coordinate of point B is determined by shifting the axis upward. That is, B
The position of the point (XY coordinates) is determined. At this time, the current Iout 3
Is not relevant, the position of point C in the Y-axis direction is
It remains at the position it moved when CTL2 was lowered. That is, the Y coordinate, that is, the position (XY coordinate) of the point C is determined.

斯くしてB点,C点のみを動かして第3図Aの如き入出
力特性から第3図Eの如き入出力特性に変更でき、所望
の折れ線特性を得ることができる。そして、明るい絵柄
(部分)でもコントラストを向上させるような特性を有
しているため、例えば液晶テレビ受像機においては良好
な画質(コントラスト)が得られる。
Thus, by moving only the points B and C, the input / output characteristic as shown in FIG. 3A can be changed to the input / output characteristic as shown in FIG. 3E, and a desired polygonal line characteristic can be obtained. And, since it has a characteristic of improving the contrast even in a bright picture (part), a good image quality (contrast) can be obtained, for example, in a liquid crystal television receiver.

なお、これは一例であって、制御端子(28)〜(30)
に印加される制御電圧VCTL1〜VCTL4を任意に可変するこ
とにより、任意の折れ線特性を得ることができることは
勿論である。
This is an example, and the control terminals (28) to (30)
It is needless to say that an arbitrary polygonal line characteristic can be obtained by arbitrarily changing the control voltages V CTL1 to V CTL4 applied to.

〔発明の効果〕〔The invention's effect〕

上述の如くこの発明によれば、複数のギルバートアン
プと、これ等のギルドートアンプの電流源を制御信号に
より所定比に分割する第1及び第2のスイッチを備え、
第1及び第2のスイッチにより入力信号に対応して終段
のボキバートアンプの出力側から所定の出力特性を得る
ようにしたので、種々の折れ線信号を得ることができ
る。
As described above, according to the present invention, there are provided a plurality of Gilbert amplifiers, and first and second switches for dividing current sources of these guild amplifiers into a predetermined ratio by a control signal,
Since the first and second switches obtain predetermined output characteristics from the output side of the final stage Bokibert amplifier corresponding to the input signal, various broken line signals can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示す回路構成図、第2図
及び第3図は第1図の動作説明に供するための図、第4
図〜第9図はこの発明の基本原理を説明するための図、
第10図〜第12図は従来例の説明に供するための図であ
る。 (21),(22),(23)はギルバートアンプ、(25),
(26)はスイッチ、(21c),(22c),(23c)は第1
の差動増幅器、(21f),(22f),(23f)は第2の差
動増幅器、(21k),(21l),(22k),(22l),(23
k),(23l)は第1の電流源、(21o),(22o),(23
o)は第2の電流源である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIGS. 2 and 3 are diagrams for explaining the operation of FIG.
FIG. 9 is a diagram for explaining the basic principle of the present invention.
10 to 12 are views for explaining the conventional example. (21), (22), (23) are Gilbert amplifiers, (25),
(26) is the switch, (21c), (22c) and (23c) are the first
The differential amplifiers (21f), (22f), and (23f) are the second differential amplifiers, (21k), (21l), (22k), (22l), and (23f).
k) and (23l) are the first current sources, (21o), (22o) and (23
o) is a second current source.

フロントページの続き (56)参考文献 特開 平2−260976(JP,A) 特開 昭63−296473(JP,A) 特開 昭59−127479(JP,A) 特開 昭63−269610(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 5/14 - 5/217 H03G 5/00 - 11/08Continuation of the front page (56) References JP-A-2-260976 (JP, A) JP-A-63-296473 (JP, A) JP-A-59-127479 (JP, A) JP-A-63-269610 (JP) , A) (58) Field surveyed (Int. Cl. 6 , DB name) H04N 5/14-5/217 H03G 5/00-11/08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】エミッタが抵抗器を介して互いに接続さ
れ、夫々のコレクタにベースが第1の基準電位源に接続
された第1と第2のトランジスタが接続されると共に、
一方のベースが第2の基準電位源に接続され他方のベー
スに入力信号が供給される第3と第4のトランジスタか
ら成る第1の差動増幅器、該第1の差動増幅器の差動出
力が各ベースに供給され、エミッタ同士が共通接続され
た第5と第6のトランジスタから成る第2の差動増幅
器、上記第3及び第4のトランジスタのエミッタと第3
の基準電位源の間に設けられた第1の電流源、上記第5
及び第6のトランジスタのエミッタと上記基準電位源の
間に設けられた第2の電流源を有する複数個のギルバー
トアンプと、 上記第1及び第2の電流源を制御信号により所定比に分
割する第1と第2の差動型回路構成のスイッチと を具備して成り、上記第1及び第2のスイッチにより入
力信号に対応して上記第2の差動増幅器の出力側から加
算された所定の出力特性を得るようにしたことを特徴と
する折れ線信号発生回路。
An emitter is connected to each other via a resistor, and first and second transistors each having a base connected to a first reference potential source are connected to respective collectors.
A first differential amplifier including third and fourth transistors having one base connected to a second reference potential source and an input signal supplied to the other base; a differential output of the first differential amplifier; Is supplied to each base, and a second differential amplifier composed of fifth and sixth transistors whose emitters are commonly connected, the emitters of the third and fourth transistors and the third
A first current source provided between the reference potential sources
A plurality of Gilbert amplifiers having a second current source provided between the emitter of the sixth transistor and the reference potential source; and dividing the first and second current sources into a predetermined ratio by a control signal. A switch having a first and second differential circuit configuration, wherein a predetermined value added from the output side of the second differential amplifier by the first and second switches in response to an input signal. A polygonal line signal generation circuit characterized by obtaining the output characteristic of (1).
JP1181412A 1989-07-13 1989-07-13 Line signal generator Expired - Fee Related JP2784803B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181412A JP2784803B2 (en) 1989-07-13 1989-07-13 Line signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181412A JP2784803B2 (en) 1989-07-13 1989-07-13 Line signal generator

Publications (2)

Publication Number Publication Date
JPH0345084A JPH0345084A (en) 1991-02-26
JP2784803B2 true JP2784803B2 (en) 1998-08-06

Family

ID=16100314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181412A Expired - Fee Related JP2784803B2 (en) 1989-07-13 1989-07-13 Line signal generator

Country Status (1)

Country Link
JP (1) JP2784803B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889398B2 (en) * 1991-05-28 1999-05-10 シャープ株式会社 Gamma correction circuit for liquid crystal display
JP2774881B2 (en) * 1991-07-26 1998-07-09 シャープ株式会社 Gamma correction circuit
JP2000307897A (en) 1999-04-23 2000-11-02 Nec Corp Gamma conversion circuit
JP4812276B2 (en) * 2003-11-21 2011-11-09 オリンパス株式会社 Photodetection circuit and laser microscope provided with the photodetection circuit

Also Published As

Publication number Publication date
JPH0345084A (en) 1991-02-26

Similar Documents

Publication Publication Date Title
EP0938188B1 (en) Variable gain amplifier circuit
JP2971552B2 (en) Display device
JP2837080B2 (en) Multiplication circuit
JP2784803B2 (en) Line signal generator
JPH05291834A (en) Power amplifier
US5299008A (en) Video tone correction control circuit
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
EP0127832B1 (en) Improved differential stage particularly for active filters
US5448188A (en) Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JP2523988B2 (en) Quadrature detector
JPH02135810A (en) Gain control circuit
JP3503297B2 (en) Voltage-current conversion circuit
KR840002012B1 (en) Chrominance signal processing circuit
JPH03291571A (en) Maximum output circuit and minimum output circuit
JP3290264B2 (en) Gamma correction circuit
JP2970178B2 (en) RGB matrix circuit
JP3363001B2 (en) Differential amplifier circuit and image processing device
JP3441260B2 (en) Offset adjustment circuit in differential amplifier circuit
JPH01268264A (en) Clip circuit
JPH04340869A (en) Gamma correction circuit
JPH0865065A (en) Differential amplifier circuit
JPH0564486B2 (en)
JPH05344479A (en) Brightness correction signal generating circuit
JPS63122308A (en) Phase shifter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees