JP2783875B2 - amplifier - Google Patents
amplifierInfo
- Publication number
- JP2783875B2 JP2783875B2 JP1288248A JP28824889A JP2783875B2 JP 2783875 B2 JP2783875 B2 JP 2783875B2 JP 1288248 A JP1288248 A JP 1288248A JP 28824889 A JP28824889 A JP 28824889A JP 2783875 B2 JP2783875 B2 JP 2783875B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- differential
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （イ）産業上に利用分野 本発明は、直線性の良好な増幅器に関するものであ
る。The present invention relates to an amplifier having good linearity.
（ロ）従来の技術 第２図は、従来の増幅器を示す回路図である。(B) Conventional technology FIG. 2 is a circuit diagram showing a conventional amplifier.
第２図において、（１）は、電流IDを流す定電流源で
ある。（２）（３）（４）（５）は、電流ミラー回路を
構成するトランジスタであり、ダイオード接続された前
記トランジスタ（２）のコレクタは前記定電流源（１）
と接続され、前記トランジスタ（２）（３）（４）
（５）のエミッタはアースされる。（６）（７）は差動
トランジスタであり、前記トランジスタ（６）のベース
には入力電圧VLが印加され、前記トランジスタ（７）の
ベースは定電圧VBと接続され、前記トランジスタ（６）
（７）のエミッタは各々前記トランジスタ（３）（４）
のコレクタと接続される。尚、前記トランジスタ（３）
（４）及び前記差動トランジスタ（６）（７）より差動
増幅回路が構成される。（８）は、前記入力電圧VLを電
流変換するための抵抗であり、前記差動トランジスタ
（６）（７）のエミッタと接続される。（９）（10）
は、電流ミラー回路を構成するトランジスタであり、ダ
イオード接続された前記トランジスタ（９）のコレクタ
は前記トランジスタ（６）のコレクタと接続され、前記
トランジスタ（９）（10）のエミッタは電源VCCと接続
される。同様に、（11）（12）は、電流ミラー回路を構
成するトランジスタであり、ダイオード接続された前記
トランジスタ（11）のコレクタは前記トランジスタ
（７）のコレクタと接続され、前記トランジスタ（11）
（12）のエミッタは電源VCCと接続される。（13）（1
4）（15）は、電流ミラー回路を構成するトランジスタ
であり、ダイオード接続された前記トランジスタ（13）
のコレクタは前記トランジスタ（５）のコレクタと接続
され、前記トランジスタ（13）（14）（15）のエミッタ
は電源VCCと接続される。（16）（17）は差動トランジ
スタであり、前記差動トランジスタ（16）のベースには
入力電圧VRが入力され、前記差動トランジスタ（17）の
ベースは前記定電圧VBと接続され、前記差動トランジス
タ（16）（17）のエミッタは各々前記トランジスタ（1
5）（14）のコレクタと接続される。尚、前記トランジ
スタ（14）（15）及び前記差動トランジスタ（16）（1
7）より差動増幅回路が構成される。（18）は、前記入
力電圧VRを電流変換するための抵抗であり、前記差動ト
ランジスタ（16）（17）のエミッタと接続される。（1
9）（20）は、各々前記差動トランジスタ（16）（17）
のコレクタ出力を対数変換するためのダイオードであ
り、各々前記差動トランジスタ（16）のコレクタとアー
スとの間及び前記差動トランジスタ（17）のコレクタと
アースとの間に接続される。（21）（22）及び（23）
（24）は差動トランジスタであり、前記差動トランジス
タ（21）（24）のベースが前記差動トランジスタ（17）
のコレクタと接続され、前記差動トランジスタ（22）
（23）のベースが前記差動トランジスタ（16）のコレク
タと接続され、対を成す前記差動トランジスタ（21）
（22）のエミッタが前記トランジスタ（10）のコレクタ
と接続され、対を成す前記差動トランジスタ（23）（2
4）のエミッタが前記トランジスタ（12）のコレクタと
接続される。尚、前記差動トランジスタ（21）（22）
（23）（24）より掛算器が構成され、該掛算器は、前記
入力電圧VLと他の入力電圧VRとの積を演算し、前記差動
トランジスタ（22）（24）のコレクタから出力電流IOUT
を出力する。（25）（26）は、電流ミラー回路を構成す
るトランジスタであり、ダイオード接続された前記トラ
ンジスタ（25）のコレクタは前記差動トランジスタ（2
1）（23）のコレクタと接続され、前記トランジスタ（2
6）のコレクタは前記差動トランジスタ（22）（24）の
コレクタと接続され、前記トランジスタ（25）（26）の
エミッタはアースされる。In FIG. 2, (1) is a constant current source for flowing a current ID . (2), (3), (4) and (5) are transistors constituting a current mirror circuit, and the collector of the diode-connected transistor (2) is the constant current source (1).
And the transistors (2), (3), and (4)
The emitter of (5) is grounded. (6) (7) is a differential transistor, the base of the transistor (6) the input voltage V L is applied to the base of the transistor (7) is connected to a constant voltage V B, the transistor (6 )
The emitters of (7) are the transistors (3) and (4), respectively.
Connected to the collector. The transistor (3)
(4) and the differential transistors (6) and (7) constitute a differential amplifier circuit. (8) is a resistor for converting the input voltage VL into a current, and is connected to the emitters of the differential transistors (6) and (7). (9) (10)
Is a transistor constituting a current mirror circuit, a collector of the diode-connected transistor (9) is connected to a collector of the transistor (6), and an emitter of the transistor (9) (10) is connected to a power supply V CC . Connected. Similarly, (11) and (12) are transistors constituting a current mirror circuit, and the collector of the diode-connected transistor (11) is connected to the collector of the transistor (7), and the transistor (11)
The emitter of (12) is connected to the power supply V CC . (13) (1
4) (15) are transistors constituting a current mirror circuit, and the diode-connected transistor (13)
Is connected to the collector of the transistor (5), and the emitters of the transistors (13), (14), (15) are connected to the power supply V CC . (16) (17) is a differential transistors, the differential to the base of the transistor (16) is the input voltage V R is input, the base of the differential transistor (17) is connected to the constant voltage V B , The emitters of the differential transistors (16) and (17) are
5) Connected to the collector of (14). The transistors (14) and (15) and the differential transistors (16) (1
7) A differential amplifier circuit is configured. (18) is a resistor for current converting the input voltage V R, is connected to the emitter of the differential transistors (16) (17). (1
9) and (20) are the differential transistors (16) and (17) respectively.
, Which are connected between the collector of the differential transistor (16) and the ground and between the collector of the differential transistor (17) and the ground. (21) (22) and (23)
(24) is a differential transistor, and the base of the differential transistors (21) and (24) is the differential transistor (17).
Connected to the collector of the differential transistor (22)
The base of (23) is connected to the collector of the differential transistor (16) to form a pair with the differential transistor (21).
The emitter of (22) is connected to the collector of the transistor (10), and the differential transistors (23) (2
The emitter of 4) is connected to the collector of the transistor (12). The differential transistors (21) and (22)
(23) (24) from multiplier is configured,該掛adder calculates the product of the input voltage V L and the other input voltage V R, from the collector of the differential transistor (22) (24) Output current I OUT
Is output. (25) and (26) are transistors constituting a current mirror circuit, and the collector of the diode-connected transistor (25) is connected to the differential transistor (2).
1) Connected to the collector of (23) and connected to the transistor (2
The collector of 6) is connected to the collectors of the differential transistors (22) and (24), and the emitters of the transistors (25) and (26) are grounded.
第２図において、入力電圧VLが差動トランジスタ
（６）のベースに印加されると、該入力電圧VLは、差動
トランジスタ（６）（７）及び抵抗（８）によって電流
変換される。そして、差動トランジスタ（６）のコレク
タ出力は、トランジスタ（９）（10）を介して差動トラ
ンジスタ（21）（22）のエミッタに入力され、差動トラ
ンジスタ（７）のコレクタ出力は、トランジスタ（11）
（12）を介して差動トランジスタ（23）（24）のエミッ
タに入力される。一方、入力電圧VRが差動トランジスタ
（16）のベースに印加されると、該入力電圧VRは、差動
トランジスタ（16）（17）及び抵抗（18）によって電流
変換される。そして、差動トランジスタ（16）（17）の
コレクタ出力は、各々ダイオード（19）（20）によって
対数変換され、差動トランジスタ（22）（23）のベー
ス、差動トランジスタ（21）（24）のベースに入力され
る。これより、差動トランジスタ（21）（22）（23）
（24）が掛算を行い、出力電流IOUTが得られることにな
る。In Figure 2, the input voltage V L is applied to the base of the differential transistor (6), the input voltage V L is converted into a current by the differential transistors (6) (7) and a resistor (8) . The collector output of the differential transistor (6) is input to the emitters of the differential transistors (21) and (22) via the transistors (9) and (10), and the collector output of the differential transistor (7) is (11)
The signal is input to the emitters of the differential transistors (23) and (24) via (12). On the other hand, when the input voltage V R is applied to the base of the differential transistor (16), the input voltage V R, is converted into a current by the differential transistors (16) (17) and the resistor (18). The collector outputs of the differential transistors (16) and (17) are logarithmically converted by the diodes (19) and (20), respectively, and the bases of the differential transistors (22) and (23) and the differential transistors (21) and (24) Is entered at the base of From this, differential transistors (21) (22) (23)
(24) multiplies, and the output current I OUT is obtained.
（ハ）発明が解決しようとする課題 しかしながら、前記従来の技術において、差動トラン
ジスタ（６）（７）のエミッタが抵抗（８）を介して接
続されている為、入力電圧VLを電流変換する場合、差動
トランジスタ（６）（７）自体の非直線性のエミッタ内
部抵抗を無視できなくなる。同様に、差動トランジスタ
（16）（17）のエミッタも抵抗（18）を介して接続され
ている為、入力電圧VRを電流変換する場合、差動トラン
ジスタ（16）（17）の非直線性のエミッタ内部抵抗を無
視できない。(C) Problems to be Solved by the Invention However, in the above-mentioned conventional technology, since the emitters of the differential transistors (6) and (7) are connected via the resistor (8), the input voltage VL is converted into a current. In this case, the non-linear emitter internal resistance of the differential transistors (6) and (7) cannot be ignored. Similarly, since also the emitter of the differential transistors (16) (17) is connected via a resistor (18), non-linear in the case of the current converting an input voltage V R, the differential transistors (16) (17) The internal resistance of the emitter cannot be ignored.
具体的には、差動トランジスタ（６）（16）のエミッ
タ電流を各々IE1,IE2、差動トランジスタ（６）（７）
（16）（17）のエミッタ内部抵抗をre、抵抗（８）（1
8）の抵抗値を各々R1,R2とすると、 IE1＝（VL−VB）／（R1＋2re） ……（１） IE2＝（VR−VB）／（R2＋2re） ……（２） となる。また、出力電流IOUTは、 IOUT＝2IE1IE2/ID ……（３） となる。（３）式に（１）（２）式を代入すると、 IOUT＝２（VL−VB）/R1＋2re） ・（VR−VB）／（R2＋2re）・（1/ID） ……
（４） となる。Specifically, the emitter currents of the differential transistors (6) and (16) are set to I E1 and I E2 , respectively, and the differential transistors (6) and (7)
(16) an emitter internal resistance r e of (17), the resistor (8) (1
Assuming that the resistance values of 8) are R 1 and R 2 , respectively, I E1 = (V L −V B ) / (R 1 + 2r e ) (1) I E2 = (V R −V B ) / (R 2 + 2r e ) (2) Further, the output current I OUT is expressed as follows: I OUT = 2I E1 I E2 / I D (3) (3) to (1) (2) Substituting equation, I OUT = 2 (V L -V B) / R 1 + 2r e) · (V R -V B) / (R 2 + 2r e) · ( 1 / ID ) ......
(4)
そこで、第２図回路の直線性を良好にするには、
（４）式の2reを無視できる程小としなければならず、
その為には、R1≫2re且つR2≫2reとするか、或は、エミ
ッタ電流IE1,IE2を増大させて差動トランジスタ（６）
（７）（16）（17）のエミッタ内部抵抗reを減少させな
ければならない。ところが、前者の場合、第２図回路の
利得が減少してしまい、また、後者の場合、消費電流が
増大してしまう問題点があった。To improve the linearity of the circuit in FIG.
(4) 2r e in equation must be small enough to be ignored.
Therefore, either the R 1 »2r e and R 2 »2r e, or, by increasing the emitter current I E1, I E2 differential transistors (6)
(7) (16) must be reduced emitter internal resistance r e of (17). However, in the former case, there is a problem that the gain of the circuit shown in FIG. 2 decreases, and in the latter case, the current consumption increases.
従って、第２図は、直線性の良好な回路とは言えず、
広いダイナミックレンジを必要とする目的には使用でき
ない問題点があった。Therefore, FIG. 2 cannot be said to be a circuit having good linearity.
There is a problem that it cannot be used for a purpose requiring a wide dynamic range.
（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為になされたもので
あり、第１の入力信号を電流変換する抵抗と、電流変換
された電流が一方の入力に供給され、一方の出力を前記
一方の入力に負帰還する第１の差動増幅回路と、入力及
び動作電流源側が前記第１の差動増幅回路の入力及び動
作電流源側と共通接続された第２の差動増幅回路と、電
流変換された前記電流が一方の入力に供給される第３の
差動増幅回路と、前記第３の差動増幅回路の出力を前記
第１の差動増幅回路の他方の入力に負帰還する負帰還回
路と、第２の入力信号を電流変換した後に対数変換する
変換回路と、前記第２の差動増幅回路の出力及び前記変
換回路の出力が供給される第４の差動増幅回路とを備
え、前記第４の差動増幅回路から出力を得ることを特徴
とする。(D) Means for Solving the Problems The present invention has been made to solve the above problems, and a resistor for converting a first input signal into a current and a current obtained by converting the current into one input are provided. A first differential amplifier circuit that is supplied and negatively feeds one output to the one input, and an input and an operating current source side are commonly connected to an input and an operating current source side of the first differential amplifier circuit. A second differential amplifier circuit, a third differential amplifier circuit in which the converted current is supplied to one input, and an output of the third differential amplifier circuit, the first differential amplifier circuit A negative feedback circuit for performing negative feedback on the other input of the circuit, a conversion circuit for performing logarithmic conversion after current conversion of a second input signal, and an output of the second differential amplifier circuit and an output of the conversion circuit; A fourth differential amplifier circuit, and obtains an output from the fourth differential amplifier circuit. It is characterized by the following.
（ホ）作用 本発明によれば、入力信号は、第１の差動増幅回路の
エミッタ内部抵抗を考慮することなく、抵抗のみで電流
変換される。また、前記第１の差動増幅回路の一方の出
力は一方の入力に負帰還され、第３の差動増幅回路の出
力は負帰還回路を介して前記第１の差動増幅回路の他方
の入力に負帰還され、前記第１の差動増幅回路の一方の
入力は仮想接地点に近付けられる。これによって、直線
性の良好な増幅器が得られる。更に、変換回路が、前記
抵抗、前記第１、第２、及び第３の差動増幅回路、前記
負帰還回路と同一の構成を含むことにより、より一層直
線性の良好な増幅器が得られることになる。(E) Function According to the present invention, the input signal is current-converted only by the resistance without considering the internal resistance of the emitter of the first differential amplifier circuit. Further, one output of the first differential amplifier circuit is negatively fed back to one input, and the output of the third differential amplifier circuit is connected to the other of the first differential amplifier circuit via a negative feedback circuit. The input is negatively fed back, and one input of the first differential amplifier circuit is brought closer to a virtual ground point. As a result, an amplifier having good linearity can be obtained. Further, the conversion circuit includes the same configuration as the resistor, the first, second, and third differential amplifier circuits, and the negative feedback circuit, so that an amplifier with even better linearity can be obtained. become.
（ヘ）実施例 本発明の詳細を図面を用いて具体的に説明する。(F) Example The details of the present invention will be specifically described with reference to the drawings.
第１図は、本発明の増幅器を示す回路図である。 FIG. 1 is a circuit diagram showing an amplifier according to the present invention.
第１図において、（27）（28）（29）（30）（31）
（32）は、電流ミラー回路を構成するトランジスタであ
り、ダイオード接続された前記トランジスタ（27）のコ
レクタは定電流源（１）を介して電源VCCと接続され、
前記トランジスタ（27）〜（32）のエミッタはアースさ
れる。尚、前記トランジスタ（29）は、前記トランジス
タ（27）（28）（30）（31）（32）の４倍のサイズを持
つものとする。（33）（34）は、電流ミラー回路を構成
するトランジスタであり、ダイオード接続された前記ト
ランジスタ（33）のコレクタは前記トランジスタ（28）
のコレクタと接続され、前記トランジスタ（33）（34）
のエミッタは電源VCCと接続される。In Fig. 1, (27) (28) (29) (30) (31)
(32) is a transistor constituting a current mirror circuit, and the collector of the diode-connected transistor (27) is connected to a power supply V CC via a constant current source (1);
The emitters of the transistors (27) to (32) are grounded. The transistor (29) has four times the size of the transistors (27), (28), (30), (31), and (32). (33) and (34) are transistors constituting a current mirror circuit, and the collector of the diode-connected transistor (33) is the transistor (28)
Connected to the collector of the transistor (33) (34)
Are connected to a power supply V CC .
（35）（36）は差動トランジスタであり、前記トラン
ジスタ（35）のコレクタは前記トランジスタ（34）のコ
レクタと接続され、前記トランジスタ（36）のコレクタ
は電源VCCと接続されている。更に、前記トランジスタ
（35）のコレクタはそれ自身のベースと接続されてお
り、コレクタ出力がベースに全帰還されるようになって
いる。（37）（38）は差動トランジスタであり、前記ト
ランジスタ（37）（38）のベースは、各々前記トランジ
スタ（35）（36）のベースと接続され、前記トランジス
タ（35）（36）（37）（38）のエミッタは前記トランジ
スタ（29）のコレクタ・エミッタ路を介してアースされ
る。尚、前記トランジスタ（29）（35）（36）より第１
の差動増幅回路が構成され、前記トランジスタ（29）
（37）（38）より第２の差動増幅回路が構成される。
（39）は、入力電圧VLを電流変換するための抵抗であ
り、電流変換出力は前記トランジスタ（35）のベースに
入力される。（41）（42）は差動トランジスタであり、
前記トランジスタ（41）のベースは前記トランジスタ
（35）のコレクタと接続され、前記トランジスタ（42）
のベースは定電圧VBと接続され、前記トランジスタ（4
1）（42）のエミッタは前記トランジスタ（31）のコレ
クタ・エミッタ路を介してアースされる。尚、前記トラ
ンジスタ（31）（41）（42）より第３の差動増幅回路が
構成される。(35) and (36) are differential transistors. The collector of the transistor (35) is connected to the collector of the transistor (34), and the collector of the transistor (36) is connected to the power supply V CC . Further, the collector of the transistor (35) is connected to its own base so that the collector output is fully fed back to the base. (37) and (38) are differential transistors, and the bases of the transistors (37) and (38) are connected to the bases of the transistors (35) and (36), respectively. The emitter of (38) is grounded via the collector-emitter path of said transistor (29). Note that the transistors (29), (35) and (36)
And the transistor (29)
(37) The second differential amplifier circuit is configured from (38).
(39) is a resistor for current conversion of the input voltage VL , and the current conversion output is input to the base of the transistor (35). (41) and (42) are differential transistors,
The base of the transistor (41) is connected to the collector of the transistor (35), and the transistor (42)
The base is connected to a constant voltage V B, the transistor (4
1) The emitter of (42) is grounded via the collector-emitter path of the transistor (31). The transistors (31), (41) and (42) constitute a third differential amplifier circuit.
（43）（44）は、電流ミラー回路を構成するトランジ
スタであり、前記トランジスタ（43）（44）のエミッタ
は電源VCCと接続され、前記トランジスタ（43）（44）
のコレクタは各々前記トランジスタ（41）（42）のコレ
クタと接続される。（45）は、負帰還回路としてのトラ
ンジスタであり、ベースは前記トランジスタ（44）のコ
レクタと接続され、エミッタは電源VCCと接続され、コ
レクタは前記トランジスタ（36）のベース及び前記トラ
ンジスタ（30）のコレクタと接続される。(43) and (44) are transistors constituting a current mirror circuit. The emitters of the transistors (43) and (44) are connected to a power supply V CC, and the transistors (43) and (44)
Are connected to the collectors of the transistors (41) and (42), respectively. (45) is a transistor as a negative feedback circuit, the base is connected to the collector of the transistor (44), the emitter is connected to the power supply Vcc, and the collector is the base of the transistor (36) and the transistor (30). ) Connected to the collector.
ここで、トランジスタ（35）のベース印加電圧が増大
すると、トランジスタ（41）のベース印加電圧が増大す
る為、トランジスタ（43）（44）により多くのコレクタ
電流が流れ、トランジスタ（45）のベース印加電圧も増
大する。従って、トランジスタ（36）のベース印加電圧
が減少し、トランジスタ（35）のベース印加電圧は減少
することになる。反対に、トランジスタ（35）のベース
印加電圧が減少すると、トランジスタ（41）のベース印
加電圧が減少する為、トランジスタ（43）（44）により
少ないコレクタ電流が流れ、トランジスタ（45）のベー
ス印加電圧も減少する。従って、トランジスタ（36）の
ベース印加電圧が増大し、トランジスタ（35）のベース
印加電圧は増大することになる。両者より、第１の差動
増幅回路には、常に負帰還がかけられることになる。更
に、トランジスタ（35）に注目すると、該トランジスタ
（35）は、それ自身による全帰還のみならず、常に負帰
還をも受ける為、該トランジスタ（35）のベースは、仮
想接地点に近ずけられることになる。つまり、該トラン
ジスタ（35）のベースには、交流成分は含まれなくな
る。Here, when the base applied voltage of the transistor (35) increases, the base applied voltage of the transistor (41) increases, so that more collector current flows through the transistors (43) and (44), and the base applied voltage of the transistor (45) increases. The voltage also increases. Therefore, the base applied voltage of the transistor (36) decreases, and the base applied voltage of the transistor (35) decreases. Conversely, when the base applied voltage of the transistor (35) decreases, the base applied voltage of the transistor (41) decreases, so that a smaller collector current flows through the transistors (43) and (44) and the base applied voltage of the transistor (45) Also decreases. Therefore, the base applied voltage of the transistor (36) increases, and the base applied voltage of the transistor (35) increases. From both, negative feedback is always applied to the first differential amplifier circuit. Further attention is paid to the transistor (35). Since the transistor (35) receives not only the total feedback by itself but also the negative feedback at all times, the base of the transistor (35) approaches the virtual ground point. Will be done. That is, the base of the transistor (35) does not include an AC component.
以上より、入力電圧VLは、トランジスタ（35）（36）
（37）（38）の非直線性のエミッタ内部抵抗を考慮する
ことなく抵抗（39）のみで電流変換され、且つ、トラン
ジスタ（35）のベースには交流成分が含まれない為、第
１図回路の直線性は従来に比べて良好となる。From the above, the input voltage VL is determined by the transistors (35) and (36)
(37) Because the current is converted only by the resistor (39) without considering the non-linear emitter internal resistance of (38) and the base of the transistor (35) contains no AC component, FIG. The linearity of the circuit is better than before.
（46）（47）は、電流ミラー回路を構成するトランジ
スタであり、前記トランジスタ（46）（47）のエミッタ
は電源VCCと接続され、ダイオード接続された前記トラ
ンジスタ（46）のコレクタは前記トランジスタ（37）の
コレクタと接続され、前記トランジスタ（47）のコレク
タは差動トランジスタ（21）（22）のエミッタと接続さ
れる。つまり、前記トランジスタ（37）のコレクタ出力
が前記トランジスタ（46）（47）を介して前記トランジ
スタ（21）（22）のエミッタに入力される。（48）（4
9）は、電流ミラー回路を構成するトランジスタであ
り、前記トランジスタ（48）（49）のエミッタは電源V
CCと接続され、ダイオード接続された前記トランジスタ
（48）のコレクタは前記トランジスタ（38）のコレクタ
と接続され、前記トランジスタ（49）のコレクタは差動
トランジスタ（22）（24）のエミッタと接続される。つ
まり、前記トランジスタ（38）のコレクタ出力が前記ト
ランジスタ（48）（49）を介して前記トランジスタ（2
3）（24）のエミッタに入力される。(46) and (47) are transistors constituting a current mirror circuit. The emitters of the transistors (46) and (47) are connected to a power supply V CC, and the collector of the diode-connected transistor (46) is the transistor The collector of the transistor (47) is connected to the emitters of the differential transistors (21) and (22). That is, the collector output of the transistor (37) is input to the emitters of the transistors (21) and (22) via the transistors (46) and (47). (48) (4
Reference numeral 9) denotes a transistor constituting a current mirror circuit. The emitters of the transistors (48) and (49) are connected to a power supply V.
The collector of the transistor (48) connected to CC and diode-connected is connected to the collector of the transistor (38), and the collector of the transistor (49) is connected to the emitters of the differential transistors (22) and (24). You. That is, the collector output of the transistor (38) is applied to the transistor (2) via the transistors (48) and (49).
3) Input to the emitter of (24).
前記差動トランジスタ（21）（22）（23）（24）より
第４の差動増幅回路が構成される。ここで、前記トラン
ジスタ（21）（22）（23）（24）のエミッタ電流をIE3
とすると、 となり、エミッタ電流IE3は、指数変換されたことにな
る。A fourth differential amplifier circuit is composed of the differential transistors (21), (22), (23), and (24). Here, the emitter currents of the transistors (21), (22), (23) and (24) are expressed by I E3
Then Thus, the emitter current IE3 has been exponentially converted.
トランジスタ（14）（15）（16）（17）、抵抗（1
8）、及びダイオード（19）（20）より変換回路が構成
される。ここで、前記ダイオード（19）（20）の両端電
圧をΔVBEとすると、 ΔVBE＝2VTlog（IE4/IS） ……（６） IE4:出力電流 となり、入力電圧VRは電流変換された後に対数変換さ
れ、該入力電圧VRのダイナミックレンジを広くとること
が可能となる。Transistor (14) (15) (16) (17), resistance (1
8) and the diodes (19) and (20) constitute a conversion circuit. Here, assuming that the voltage between both ends of the diodes (19) and (20) is ΔV BE , ΔV BE = 2V T log (I E4 / I S ) (6) I E4 : output current, and the input voltage V R is is logarithmically converted after being converted into a current, it is possible to widen the dynamic range of the input voltage V R.
上述より、第４の差動増幅回路には、トランジスタ
（47）（49）のコレクタ出力とトランジスタ（16）（1
7）のコレクタ出力とが入力されることから、（５）式
に（６）式を代入すると、IE3からは対数及び指数の項
が消え、第４の差動増幅回路からは、対数及び指数に関
係のない出力電流IOUTが得られることになる。つまり、
入力電圧VLと他の入力電圧VRとの積（リニア掛算）に応
じた出力電流IOUTが得られることになる。As described above, the fourth differential amplifier circuit includes the collector outputs of the transistors (47) and (49) and the transistors (16) and (1).
Since the collector output is the input of 7), (Substituting 5) Equation (6), disappears term logarithmic and exponential from I E3, the fourth differential amplifier circuit, logarithmic and An output current I OUT irrespective of the index will be obtained. That is,
Output current I OUT that corresponds to the product (linear multiplication) between the input voltage V L and the other input voltage V R will be obtained.
尚、第１図回路は、入力電圧VRのダイナミックレンジ
が入力電圧VLのダイナミックレンジより小なる場合に、
直線性が良好となる例である。反対に、入力電圧VRのダ
イナミックレンジを入力電圧VLのダイナミックレンジよ
り大とするには、前記変換回路内部におけるトランジス
タ（16）（17）の非直線性のエミッタ内部抵抗を無視で
きる様に、トランジスタ（16）（17）及び抵抗（18）の
代わりに一点鎖線部分を設ければよい。Incidentally, FIG. 1 circuit, when the dynamic range of the input voltage V R becomes smaller than the dynamic range of the input voltage V L,
This is an example in which the linearity is improved. Conversely, the input voltage to larger than the dynamic range of V R input voltage V L the dynamic range of, as the negligible emitter internal resistance of the non-linearity of the converter circuit transistors in internal (16) (17) Instead of the transistors (16) and (17) and the resistor (18), a dashed line may be provided.
以上より、入力電圧VLはトランジスタ（35）（36）
（37）（38）のエミッタ内部抵抗を考慮することなく抵
抗（39）のみで電流変換される為、直線性の良好な増幅
器が得られる。また、上述の如く、入力電圧VLの電流変
換に際して、トランジスタ（35）（36）（37）（38）の
エミッタ内部抵抗を考慮する必要がない為、抵抗（39）
の抵抗値R1を大とする必要がなくなって利得の減少が防
止され、更に、トランジスタ（35）（36）（37）（38）
のエミッタ内部抵抗を小とする必要がなくなって消費電
流の増大を防止できることになる。また、第１図回路
は、IC化することも可能である。From the above, the input voltage VL is determined by the transistors (35) and (36)
(37) Since the current is converted only by the resistor (39) without considering the emitter internal resistance of (38), an amplifier having good linearity can be obtained. Further, as described above, since it is not necessary to consider the emitter internal resistance of the transistors (35), (36), (37), and (38) when converting the current of the input voltage VL , the resistance (39)
Is the resistance value R 1 it unnecessary to large prevent a decrease in gain, further, the transistor (35) (36) (37) (38)
It is no longer necessary to reduce the internal resistance of the emitter, and an increase in current consumption can be prevented. Further, the circuit shown in FIG. 1 can be formed into an IC.
（ト）発明の効果 本発明によれば、電流変換のための抵抗の抵抗値を大
とすることなく、且つ、第１の差動増幅回路のエミッタ
内部抵抗を小とすることなく、増幅器の直線性が良好と
なる。従って、利得の減少及び消費電流の増大を防止で
きる利点が得られる。また、第１及び第２の入力信号の
ダイナミックレンジを広く取ることが可能となる。(G) Effects of the Invention According to the present invention, without increasing the resistance value of the resistor for current conversion and without reducing the emitter internal resistance of the first differential amplifier circuit, Good linearity. Therefore, there is obtained an advantage that a decrease in gain and an increase in current consumption can be prevented. Further, it is possible to widen the dynamic range of the first and second input signals.
第１図は本発明回路を示す回路図、第２図は従来回路を
示す回路図である。 （16）（17）（21）（22）（23）（24）（35）（36）
（37）（38）（41）（42）（45）……トランジスタ、
（18）（39）……抵抗、（19）（20）……ダイオード。FIG. 1 is a circuit diagram showing a circuit of the present invention, and FIG. 2 is a circuit diagram showing a conventional circuit. (16) (17) (21) (22) (23) (24) (35) (36)
(37) (38) (41) (42) (45) ... Transistor,
(18) (39): Resistance, (19) (20): Diode.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/34 H03F 3/45 H03G 3/10 - 3/12──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03F 3/34 H03F 3/45 H03G 3/10-3/12
Claims (2)
力を前記一方の入力に負帰還する第１の差動増幅回路
と、 入力及び動作電流源側が前記第１の差動増幅回路の入力
及び動作電流源側と共通接続された第２の差動増幅回路
と、 電流変換された前記電流が一方の入力に供給される第３
の差動増幅回路と、 前記第３の差動増幅回路の出力を前記第１の差動増幅回
路の他方の入力に負帰還する負帰還回路と、 第２の入力信号を電流変換した後に対数変換する変換回
路と、 前記第２の差動増幅回路の出力及び前記変換回路の出力
が供給される第４の差動増幅回路とを備え、 前記第４の差動増幅回路から出力を得ることを特徴とす
る増幅器。A resistor for exchanging a first input signal with a current; a first differential amplifier circuit for supplying a current converted to one input and negatively feeding back one output to the one input; A second differential amplifier circuit whose input and operating current source side are commonly connected to the input and operating current source side of the first differential amplifier circuit; and the current converted is supplied to one input. Third
A differential amplifier circuit, a negative feedback circuit for negatively feeding back the output of the third differential amplifier circuit to the other input of the first differential amplifier circuit, and a logarithmic scale after current-converting the second input signal. A conversion circuit for converting, and a fourth differential amplifier circuit to which an output of the second differential amplifier circuit and an output of the conversion circuit are supplied, and obtaining an output from the fourth differential amplifier circuit. An amplifier characterized in that:
及び第３の差動増幅回路、前記負帰還回路と同一の構成
を含んで成ることを特徴とする請求項（１）記載の増幅
器。2. The conversion circuit according to claim 1, wherein said conversion circuit comprises: a resistor;
2. The amplifier according to claim 1, wherein the amplifier has the same configuration as that of the third differential amplifier circuit and the negative feedback circuit.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288248A JP2783875B2 (en) | 1989-11-06 | 1989-11-06 | amplifier |
| US07/604,292 US5065112A (en) | 1989-10-31 | 1990-10-29 | Amplification circuit with improved linearity |
| KR1019900017447A KR970003778B1 (en) | 1989-10-31 | 1990-10-30 | Amplification circuit with improved linearity |
| EP90120817A EP0426120B1 (en) | 1989-10-31 | 1990-10-30 | Amplification circuit with improved linearity |
| DE69024914T DE69024914T2 (en) | 1989-10-31 | 1990-10-30 | Amplification circuit with improved linearity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288248A JP2783875B2 (en) | 1989-11-06 | 1989-11-06 | amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03149910A JPH03149910A (en) | 1991-06-26 |
| JP2783875B2 true JP2783875B2 (en) | 1998-08-06 |
Family
ID=17727751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288248A Expired - Fee Related JP2783875B2 (en) | 1989-10-31 | 1989-11-06 | amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783875B2 (en) |
-
1989
- 1989-11-06 JP JP1288248A patent/JP2783875B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03149910A (en) | 1991-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540951A (en) | Amplifier circuit | |
| JP2783875B2 (en) | amplifier | |
| EP0426120B1 (en) | Amplification circuit with improved linearity | |
| US4237426A (en) | Transistor amplifier | |
| US4065726A (en) | Negative feedback amplifier and lever shifter | |
| US4791385A (en) | Voltage controlled amplifier for symmetrical electrical signals | |
| JPH0682308B2 (en) | Current source circuit layout | |
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| JPH0618300B2 (en) | Darlington transistor device | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JPH0744396B2 (en) | amplifier | |
| US3500032A (en) | Analog multiplier,divider,variable gain element | |
| JP2897515B2 (en) | Voltage-current converter | |
| JPS643371B2 (en) | ||
| JPS6029229Y2 (en) | differential amplifier | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPH0231894B2 (en) | ||
| JPH0760981B2 (en) | Voltage-current conversion circuit | |
| JPH0210677Y2 (en) | ||
| JPH0332096Y2 (en) | ||
| JP3355839B2 (en) | Logarithmic conversion circuit | |
| JPH0690735B2 (en) | Division circuit | |
| JPS6336745Y2 (en) | ||
| JPH0828627B2 (en) | Amplifier circuit | |
| JPH0610443Y2 (en) | Logarithmic conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |