JPH0828627B2 - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH0828627B2 JPH0828627B2 JP61182349A JP18234986A JPH0828627B2 JP H0828627 B2 JPH0828627 B2 JP H0828627B2 JP 61182349 A JP61182349 A JP 61182349A JP 18234986 A JP18234986 A JP 18234986A JP H0828627 B2 JPH0828627 B2 JP H0828627B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- equation
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は増幅回路に関する。TECHNICAL FIELD The present invention relates to an amplifier circuit.
〔発明の概要〕 この発明は、トランジスタの対数特性を用いた線形回
路において、所定の電流源を設けることにより、電流増
幅率が小さくても利得が低下しないようにしたものであ
る。SUMMARY OF THE INVENTION The present invention is a linear circuit using the logarithmic characteristic of a transistor, and is provided with a predetermined current source so that the gain does not decrease even if the current amplification factor is small.
利得制御回路や乗算回路などに好適な増幅回路として
「特公昭48−20932号公報」に示されているものがあ
る。これは、トランジスタの対数特性を用いた線形回路
であるが、例えば第４図のように構成される。As an amplifier circuit suitable for a gain control circuit, a multiplication circuit, etc., there is one shown in "Japanese Patent Publication No. 48-20932". This is a linear circuit using a logarithmic characteristic of a transistor, and is configured as shown in FIG. 4, for example.
すなわち、同図において、トランジスタQ5，Q6と接地
との間に定電流源Q11，Q12が接続されるとともに、その
エミッタ間に抵抗器R1が接続されて差動アンプ（１）が
構成され、トランジスタQ5，Q6のベースが入力端子T1，
T2に接続される。また、所定の電位点、例えば電源端子
T5とトランジスタQ5，Q6のコレクタとの間に、ダイオー
ド接続されたトランジスタQ1，Q2のベース・エミッタ間
が接続される。That is, in the figure, the constant current sources Q 11 and Q 12 are connected between the transistors Q 5 and Q 6 and the ground, and the resistor R 1 is connected between the emitters of the constant current sources Q 11 and Q 12 , and the differential amplifier (1) is connected. And the bases of the transistors Q 5 and Q 6 are input terminals T 1 and
Connected to T 2 . Also, a predetermined potential point, for example, a power supply terminal
The base and emitter of the diode-connected transistors Q 1 and Q 2 are connected between T 5 and the collectors of the transistors Q 5 and Q 6 .
さらに、トランジスタQ3，Q4のエミッタが互いに接続
されるとともに、そのエミッタと接地との間に、定電流
源Q13が接続されて差動アンプ（２）が構成され、その
ベースがトランジスタQ2，Q1のエミッタに接続され、ト
ランジスタQ3，Q4のコレクタが出力端子T3，T4に接続さ
れる。Further, the emitters of the transistors Q 3 and Q 4 are connected to each other, and a constant current source Q 13 is connected between the emitters and the ground to form a differential amplifier (2), the base of which is the transistor Q 3. 2, is connected to the emitter of Q 1, the collector of the transistor Q 3, Q 4 is connected to the output terminal T 3, T 4.
なお、定電流源Q11，Q12には定電流I1が流れ、定電流
源Q13には定電流2I2が流れるものとする。It is assumed that the constant current sources Q 11 and Q 12 flow a constant current I 1 and the constant current source Q 13 flows a constant current 2I 2 .
すると、PN接合について一般に、 IF＝IS・exp（VF／VT） IF:PN接合の順方向電流 IS:PN接合の逆方向飽和電流 VF:PN接合の順方向電圧 VT:KT/q であるから、トランジスタQj（ｊ＝１〜４）について VBE1＝VTln（（I1＋i1＋iB4）／IS） VBE2＝VTln（（I1−i1＋iB3）／IS） VBE3＝VTln（（I2＋i2）／IS） VBE4＝VTln（（I2−i2）／IS） ……（ｉ） VBEj：トランジスタQjのベース・エミッタ間電圧 i1 ：入力信号電流（交流分） i2 ：出力信号電流（交流分） iB3，iB4：トランジスタQ3，Q4のベース電流 が成立する。また、 VBE1−VBE2＝VBE3−VBE4 ……（ii） も成立する。Then, in general for PN junctions, I F = I S · exp (V F / V T ) IF : PN junction forward current I S : PN junction reverse saturation current V F : PN junction forward voltage V Since T : KT / q, for transistor Qj (j = 1 to 4) V BE1 = V T ln ((I 1 + i 1 + i B4 ) / I S ) V BE2 = V T ln ((I 1 −i 1 + i B3 ) / I S ) V BE3 = V T ln ((I 2 + i 2 ) / I S ) V BE4 = V T ln ((I 2 −i 2 ) / I S ) …… (i) V BE j: Base-emitter voltage of transistor Qj i 1 : Input signal current (AC component) i 2 : Output signal current (AC component) i B3 , i B4 : Base currents of transistors Q 3 and Q 4 are established. Also, V BE1 −V BE2 = V BE3 −V BE4 (ii) holds.
したがって、（ｉ），（ii）式から が得られる。Therefore, from equations (i) and (ii) Is obtained.
そして、ここで、 iB3＝（I2＋i2）／（１＋β） iB4＝（I2−i2）／（１＋β） ……（iv） β：トランジスタQ3，Q4の電流増幅率 であるから、（iii），（iv）式から となる。Then, i B3 = (I 2 + i 2 ) / (1 + β) i B4 = (I 2 −i 2 ) / (1 + β) (iv) β is the current amplification factor of the transistors Q 3 and Q 4. Therefore, from equations (iii) and (iv) Becomes
そして、今、電流増幅率βが十分に大きいとすれば、
（ｖ）式は、 i2＝i1・I2／I1 ……（vi） となり、 i2／i1＝I2／I1 ……（vii） となる。Then, assuming that the current amplification factor β is sufficiently large,
The equation (v) becomes i 2 = i 1 · I 2 / I 1 (vi) and i 2 / i 1 = I 2 / I 1 (vii).
したがって、この回路は、電流利得Ai＝i2／i1が（vi
i）式で示される電流アンプとして働く。Therefore, in this circuit, the current gain Ai = i 2 / i 1 becomes (vi
It works as a current amplifier expressed by equation (i).
そして、このとき、例えば電流2I2を制御すれば、電
流利得Aiを制御でき、あるいは電流2I2が別の入力電流
であれば、電流i2が電流i1と電流I2との乗算出力とな
る。Then, at this time, for example, if the current 2I 2 is controlled, the current gain Ai can be controlled, or if the current 2I 2 is another input current, the current i 2 becomes a multiplication output of the current i 1 and the current I 2. Become.
また、トランジスタQ3，Q4の負荷抵抗を値R2とすれ
ば、この回路は、電圧利得が（2R2I2）／（R1I1）の電
圧アンプとして働く。Further, if the load resistance of the transistor Q 3, Q 4 and the value R 2, the circuit, voltage gain acts as a voltage amplifier (2R 2 I 2) / ( R 1 I 1).
ところで、上述の回路をICで構成した場合には、一般
にトランジスタQ3，Q4の電流増幅率βが小さくなるの
で、（vi）式は成立せず、電流利得Aiは、（ｖ）式か
ら、 となり、電流利得Aiが低下してしまう。しかも、電流増
幅率βは温度依存性があり、温度が低くなると下がる傾
向があるので、なおさら電流利得Aiは低下してしまう。
また、温度変化に対する電流利得Aiの変化が顕著になっ
てしまう。By the way, when the above-mentioned circuit is composed of an IC, the current amplification factor β of the transistors Q 3 and Q 4 is generally small, so that the equation (vi) does not hold and the current gain Ai is calculated from the equation (v). , Therefore, the current gain Ai decreases. Moreover, the current amplification factor β has temperature dependence and tends to decrease as the temperature decreases, so that the current gain Ai further decreases.
Further, the change of the current gain Ai with respect to the temperature change becomes remarkable.
この発明は、このような問題点を解決しようとするも
のである。The present invention is intended to solve such a problem.
今、（viii）式について考えると、その分母の第２項
である2I2／（１＋β）は、トランジスタQ3，Q4の各ベ
ースに流れる直流電流の２倍である。Considering the equation (viii), the second term of the denominator, 2I 2 / (1 + β), is twice the direct current flowing through the bases of the transistors Q 3 and Q 4 .
したがって、このベース電流の２倍に相当する電流
を、外部から注入すれば、電流増幅率βにかかわらず
（vii）式が成立することになる。Therefore, if a current equivalent to twice the base current is injected from the outside, the formula (vii) is established regardless of the current amplification factor β.
すなわち、例えば第３図に示すように、トランジスタ
Q3，Q4のベースに吐き出し型の定電流源Q21，Q22を接続
し、これから定電流I3を出力したとすると、 VBE1＝VTln（（I1＋i1−I3＋（I2−i2）／（１＋β））
／IS） VBE2＝VTln（（I1−i1−I3＋（I2＋i2）／（１＋β））
／IS） VBE3＝VTln（（I2＋i2）／IS） VBE4＝VTln（（I2−i2）／IS） ……（ix） が成立する。That is, for example, as shown in FIG.
If discharge-type constant current sources Q 21 and Q 22 are connected to the bases of Q 3 and Q 4 and a constant current I 3 is output from this, V BE1 = V T ln ((I 1 + i 1 −I 3 + (I 2 −i 2 ) / (1 + β))
/ I S ) V BE2 = V T ln ((I 1 −i 1 −I 3 + (I 2 + i 2 ) / (1 + β))
/ I S ) V BE3 = V T ln ((I 2 + i 2 ) / I S ) V BE 4 = V T ln ((I 2 −i 2 ) / I S ) ... (ix).
したがって、（viii），（vii）式から となるので、 I3＝2I2／（１＋β） ……（xi） であれば、（ｘ）式は（vi）式に一致し、したがって、
（vii）式で示すように電流増幅率βにかかわらず所定
の電流利得Aiを得ることができる。Therefore, from equations (viii) and (vii) Therefore, if I 3 = 2I 2 / (1 + β) ...... (xi), the equation (x) agrees with the equation (vi), and therefore,
As shown in the equation (vii), a predetermined current gain Ai can be obtained regardless of the current amplification factor β.
そして、（xi）式で示される電流I3は、トランジスタ
Q3，Q4の各ベース電流（直流分）の２倍である。Then, the current I 3 expressed by the equation (xi) is
Q 3, each base current of Q 4 is twice the (DC component).
この発明は、以上のような点に着目したものである。 The present invention focuses on the above points.
トランジスタQ3，Q4のベース電流がキャンセルされて
（vii）式が成立する。Transistor Q 3, the base current of Q 4 and is canceled (vii) expression is established.
第１図において、定電流源Q11，Q12がエミッタ接地の
トランジスタQ11，Q12により構成されるとともに、これ
らトランジスタQ11，Q12とトランジスタQ14とにより接
地を基準電位点とし、かつ、トランジスタQ14を入力側
としてカレントミラー回路（11）が構成され、抵抗器R
11により定電流I1が設定される。In Figure 1, together with a constant current source Q 11, Q 12 is constituted by transistors Q 11, Q 12 of a grounded emitter, a reference potential point ground by the transistors Q 11, Q 12 and the transistor Q 14, and , The current mirror circuit (11) is configured with the transistor Q 14 as the input side and the resistor R
The constant current I 1 is set by 11 .
また、定電流源Q13がエミッタ接地のトランジスタQ
131，Q132により構成されるとともに、これらトランジ
スタQ131，Q132とトランジスタQ15とにより接地を基準
電位点とし、かつ、トランジスタQ15を入力側としてカ
レントミラー回路（12）が構成され、抵抗器R12により
定電流2I2が設定される。In addition, the constant current source Q 13 is a transistor Q whose emitter is grounded.
In addition to being composed of 131 and Q 132 , the transistors Q 131 and Q 132 and the transistor Q 15 form a current mirror circuit (12) with the ground as a reference potential point and the transistor Q 15 as an input side. The constant current 2I 2 is set by the device R 12 .
さらに、定電流源Q21，Q22としてトランジスタQ21，Q
22が設けられ、それらのコレクタがトランジスタQ3，Q4
のベースに接続されるとともに、これらトランジスタQ
21，Q22とトランジスタQ23とにより端子T5の電位を基準
電位点とし、かつ、トランジスタQ23を入力側としてカ
レントミラー回路（13）が構成される。Further, as the constant current sources Q 21 and Q 22 , transistors Q 21 and Q 22 are used.
22 are provided, the collectors of which are transistors Q 3 , Q 4
These transistors Q are connected to the base of
The current mirror circuit (13) is configured by the transistors Q 23 and Q 22 and the transistor Q 23 with the potential of the terminal T 5 as the reference potential point and the transistor Q 23 as the input side.
そして、トランジスタQ23のコレクタがトランジスタQ
24のベースに接続され、トランジスタQ24のコレクタが
端子T5に接続されるととも、そのエミッタがトランジス
タQ25，Q26のコレクタに接続される。このトランジスタ
Q25，Q26もトランジスタQ131，Q132と同様にトランジス
タQ15を入力側とし、かつ、接地を基準電位点としてカ
レントミラー回路（12）を構成しているものである。The collector of the transistor Q 23 is the transistor Q
It is connected to the base of 24 , the collector of the transistor Q 24 is connected to the terminal T 5 , and its emitter is connected to the collectors of the transistors Q 25 and Q 26 . This transistor
Similarly to the transistors Q 131 and Q 132 , Q 25 and Q 26 also constitute a current mirror circuit (12) with the transistor Q 15 as the input side and the ground being the reference potential point.
なお、トランジスタQ24の電流増幅率βは、トランジ
スタQ3，Q4の電流増幅率βに等しくされる。The current amplification factor β of the transistor Q 24 is made equal to the current amplification factor β of the transistors Q 3 and Q 4 .
このような構成によれば、トランジスタQ25，Q26のコ
レクタ電流の和は、トランジスタQ131，Q132のコレクタ
電流の和に等しくなり、2I2となる。したがって、トラ
ンジスタQ24のエミッタ電流が2I2となるので、このトラ
ンジスタQ24のベース電流IBは、 IB＝2I2／（１＋β） ……（xii） となる。With such a configuration, the sum of the collector currents of the transistors Q 25 and Q 26 becomes equal to the sum of the collector currents of the transistors Q 131 and Q 132 , which is 2I 2 . Therefore, since the emitter current of the transistor Q 24 becomes 2I 2, the base current I B of the transistor Q 24 becomes I B = 2I 2 / (1 + β) ...... (xii).
そして、トランジスタQ24のベース電流は、カレント
ミラー回路（13）の入力側のトランジスタQ23を流れる
ので、トランジスタQ21，Q22のコレクタ電流I3は、（xi
i）式から I3＝2I2／（１＋β） ……（xiii） となる。Since the base current of the transistor Q 24 flows through the transistor Q 23 on the input side of the current mirror circuit (13), the collector current I 3 of the transistors Q 21 and Q 22 is (xi
From equation (i), I 3 = 2I 2 / (1 + β) …… (xiii).
そして、この（xiii）式は、（xii）式にほかならな
いので、トランジスタQ3，Q4，Q24の電流増幅率βにか
かわらず、（ｘ）式は（vi）式に一致し、したがって、
電流増幅率βにかかわらず、（vii）式が成立する。Since the equation (xiii) is nothing but the equation (xii), the equation (x) agrees with the equation (vi) regardless of the current amplification factors β of the transistors Q 3 , Q 4 , and Q 24. ,
The formula (vii) holds regardless of the current amplification factor β.
こうして、この発明によれば、トランジスタQ3，Q4の
電流増幅率βにかかわらず、 Ai＝I2／I1 で示される一定の電流利得Aiを得ることができる。Thus, according to the present invention, a constant current gain Ai represented by Ai = I 2 / I 1 can be obtained regardless of the current amplification factors β of the transistors Q 3 and Q 4 .
したがって、この回路をIC化した場合でも、あるいは
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。Therefore, a stable current gain Ai of a predetermined value can be obtained even when this circuit is integrated into an IC, or even if the current amplification factor β has temperature dependency.
第２図に示す例においては、２つの入力信号を加算し
た出力が得られるようにした場合である。The example shown in FIG. 2 is a case where an output obtained by adding two input signals is obtained.
すなわち、トランジスタQ7，Q8、定電流源Q31，Q32及
び抵抗器R3により差動アンプ（３）が構成され、トラン
ジスタQ7，Q8のベースが別の入力端子T7，T8に接続さ
れ、そのコレクタがトランジスタQ4，Q3のベースに接続
される。That is, the transistors Q 7 , Q 8 , the constant current sources Q 31 , Q 32 and the resistor R 3 constitute a differential amplifier (3), and the bases of the transistors Q 7 , Q 8 are different input terminals T 7 , T 8. 8 and its collector is connected to the bases of transistors Q 4 and Q 3 .
また、トランジスタQ41，Q42により、トランジスタQ
43を入力側、トランジスタQ41，Q42を出力側、トランジ
スタQ44をバッファとし、かつ、端子T5の電位を基準電
位点としてカレントミラー回路（14）が構成され、トラ
ンジスタQ41，Q42のコレクタがトランジスタQ3，Q4のベ
ースに接続される。さらに、トランジスタQ43のコレク
タが定電流源Q45及びトランジスタQ47のベースに接続さ
れるとともに、トランジスタQ47のコレクタが端子T5に
接続され、そのエミッタが定電流源Q46に接続される。In addition, the transistor Q 41 , Q 42
43 on the input side, the transistors Q 41, Q 42 on the output side, a transistor Q 44 and a buffer, and a current mirror circuit (14) the potential of the terminal T 5 as a reference potential point is formed, the transistors Q 41, Q 42 Is connected to the bases of transistors Q 3 and Q 4 . Furthermore, the collector of the transistor Q 43 is connected to the base of a constant current source Q 45 and the transistor Q 47, the collector of the transistor Q 47 is connected to the terminal T 5, the emitter connected to a constant current source Q 46 .
したがって、トランジスタQ1，Q2には、端子T1，T2の
入力信号による信号電流と、端子T7，T8の入力信号によ
る信号電流との和の信号電流が流れるので、端子T3，T4
にはその和の信号電流の増幅出力が取り出される。Therefore, a signal current, which is the sum of the signal currents due to the input signals at the terminals T 1 and T 2 and the signal currents due to the input signals at the terminals T 7 and T 8 , flows through the transistors Q 1 and Q 2 , so that the terminal T 3 , T 4
The amplified output of the sum of the signal currents is taken out.
そして、この場合、 とすれば、 VBE1＝VTln（（I1＋I4−I5＋i1−I6／（１＋β）＋（I2
−i2）／（１＋β））／IS） VBE2＝VTln（（I1＋I4−I5−i1−I6／（１＋β）＋（I2
＋i2）／（１＋β）））／IS） VBE3＝VTln（（I2＋i2）／IS） VBE4＝VTln（（I2−i2）／IS） ……（xiv） である。And in this case, Then, V BE1 = V T ln ((I 1 + I 4 −I 5 + i 1 −I 6 / (1 + β) + (I 2
−i 2 ) / (1 + β)) / I S ) V BE2 = V T ln ((I 1 + I 4 −I 5 −i 1 −I 6 / (1 + β) + (I 2
+ I 2 ) / (1 + β))) / I S ) V BE3 = V T ln ((I 2 + i 2 ) / I S ) V BE4 = V T ln ((I 2 −i 2 ) / I S ) ... (Xiv).
したがって、この（xiv）式と（ii）式とから となるので、これを変形して、 となる。Therefore, from this equation (xiv) and equation (ii) So, by transforming this, Becomes
したがって、この（xiv）式において I6＝2I2 ……（xvii） であれば、電流利得Aiは（xvi）式から Ai＝i2／i1 ＝I2／（I1＋I4−I5） となる。Therefore, if I 6 = 2I 2 ...... (xvii) in this equation (xiv), the current gain Ai is Ai = i 2 / i 1 = I 2 / (I 1 + I 4 −I 5 ).
そして、（xvii）式が成立するには、定電流源Q46，Q
13を例えば第１図のカレントミラー回路のように構成す
ればよい。Then, to satisfy the equation (xvii), constant current sources Q 46 and Q
13 may be configured, for example, like the current mirror circuit of FIG.
また、端子T7，T8の入力信号についても同様となる。Further, the same applies to the input signal at terminal T 7, T 8.
したがって、この場合にも、トランジスタQ3，Q4の電
流増幅率βにかかわらず所定値の安定な電流利得Aiを得
ることができるとともに、２つの入力信号の加算信号を
得ることができる。Therefore, also in this case, a stable current gain Ai of a predetermined value can be obtained regardless of the current amplification factor β of the transistors Q 3 and Q 4 , and an addition signal of two input signals can be obtained.
この発明によれば、トランジスタQ3，Q4の電流増幅率
βにかかわらず、 Ai＝I2／I1 で示される一定の電流利得Aiを得ることができる。According to the present invention, it is possible to obtain a constant current gain Ai represented by Ai = I 2 / I 1 regardless of the current amplification factor β of the transistors Q 3 and Q 4 .
したがって、この回路をIC化した場合でも、あるいは
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。Therefore, a stable current gain Ai of a predetermined value can be obtained even when this circuit is integrated into an IC, or even if the current amplification factor β has temperature dependency.
第１図、第２図はこの発明の一例の接続図、第３図、第
４図はその説明のための図である。 （１）〜（３）は差動アンプ、（11）〜（14）はカレン
トミラー回路である。1 and 2 are connection diagrams of an example of the present invention, and FIGS. 3 and 4 are diagrams for explaining the same. (1) to (3) are differential amplifiers, and (11) to (14) are current mirror circuits.
Claims (1)
る１対のトランジスタのベースに接続され、 上記１対のダイオードに差動の入力電流が供給されて上
記差動アンプから上記入力電流の増幅出力が取り出され
るとともに、 上記１対のトランジスタのベースに１対の電流源が接続
され、 この１対の電流源の各電流が、上記１対のトランジスタ
の各ベース電流の２倍に実質的に等しくなるように選定
された増幅回路。1. A pair of diodes are connected to the bases of a pair of transistors that form a differential amplifier, and a differential input current is supplied to the pair of diodes to allow the differential amplifier to input the input current. Is output, and a pair of current sources is connected to the bases of the pair of transistors, and the currents of the pair of current sources are substantially twice the base currents of the pair of transistors. Amplifier circuits selected to be equal to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61182349A JPH0828627B2 (en) | 1986-08-02 | 1986-08-02 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61182349A JPH0828627B2 (en) | 1986-08-02 | 1986-08-02 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338313A JPS6338313A (en) | 1988-02-18 |
| JPH0828627B2 true JPH0828627B2 (en) | 1996-03-21 |
Family
ID=16116757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61182349A Expired - Lifetime JPH0828627B2 (en) | 1986-08-02 | 1986-08-02 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828627B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58909170D1 (en) * | 1989-12-01 | 1995-05-11 | Itt Ind Gmbh Deutsche | Transconductance amplifier. |
| JPH0474927A (en) * | 1990-07-16 | 1992-03-10 | Tokimec Inc | Gyro apparatus |
| WO2012147784A1 (en) * | 2011-04-25 | 2012-11-01 | シチズンホールディングス株式会社 | Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745706A (en) * | 1980-09-02 | 1982-03-15 | Mitsubishi Electric Corp | Comparison circuit |
-
1986
- 1986-08-02 JP JP61182349A patent/JPH0828627B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6338313A (en) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681013U (en) | Current source circuit | |
| JPH069326B2 (en) | Current mirror circuit | |
| JPH0656570B2 (en) | Cascode connection current source circuit layout | |
| JPH07113864B2 (en) | Current source device | |
| JPS6269308A (en) | Reference voltage generation circuit apparatus | |
| US6310510B1 (en) | Electronic circuit for producing a reference current independent of temperature and supply voltage | |
| JP4031043B2 (en) | Reference voltage source with temperature compensation | |
| JPH0682308B2 (en) | Current source circuit layout | |
| JPS5894019A (en) | Band gap regulator | |
| JPH0828627B2 (en) | Amplifier circuit | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH065493B2 (en) | Constant current supply circuit | |
| JPH0225561B2 (en) | ||
| JP2628663B2 (en) | Current mirror circuit | |
| JPS6236337Y2 (en) | ||
| JPS6117622Y2 (en) | ||
| JPS643371B2 (en) | ||
| JPH0347010B2 (en) | ||
| JPH0332094Y2 (en) | ||
| JPH0477329B2 (en) | ||
| JPS5927487B2 (en) | Bias voltage generation circuit | |
| KR900008361B1 (en) | Current mirror type amplifier circuit having gain control measure | |
| JPH067379Y2 (en) | Reference voltage source circuit | |
| JP3036084B2 (en) | Constant voltage circuit | |
| JPH07112135B2 (en) | Current amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |