JP2783837B2 - 半導体基板を備えるフォトダイオードから供給される電荷の量を読み取る装置 - Google Patents

半導体基板を備えるフォトダイオードから供給される電荷の量を読み取る装置

Info

Publication number
JP2783837B2
JP2783837B2 JP1071641A JP7164189A JP2783837B2 JP 2783837 B2 JP2783837 B2 JP 2783837B2 JP 1071641 A JP1071641 A JP 1071641A JP 7164189 A JP7164189 A JP 7164189A JP 2783837 B2 JP2783837 B2 JP 2783837B2
Authority
JP
Japan
Prior art keywords
charge
shift register
potential well
bias
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1071641A
Other languages
English (en)
Other versions
JPH01276494A (ja
Inventor
プリユール―ドレヴォン パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOMUSON SA
Original Assignee
TOMUSON SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOMUSON SA filed Critical TOMUSON SA
Publication of JPH01276494A publication Critical patent/JPH01276494A/ja
Application granted granted Critical
Publication of JP2783837B2 publication Critical patent/JP2783837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板を備えていて容量性記憶モード
で動作するフォトダイオードから供給される電荷の量を
読み取る装置に関するものである。
本発明は、特に、複数のフォトダイオードからなるマ
トリックスアレイ（面アレイと呼ばれる）に応用され
る。このマトリックスでは、これらフォトダイオードが
行と列の交点に配置されており、大きな容量をもつこと
ができる。
従来の技術 面状または直線状に配置され複数のフォトダイオード
から供給される電荷の量を読み取る装置が知られてい
る。この装置は、フォトダイオードの基板内に複数の電
荷蓄積用ポテンシャル井戸を発生させることのできる電
荷蓄積手段を備えている。これらポテンシャル井戸はそ
れぞれマトリックスの各行または各列に対応しており、
行ごとに、または列ごとに、各行または各列のフォトダ
イオードからの電荷を順番に蓄積する。
この電荷蓄積手段は、実際には、マトリックスを行ご
とまたは列ごとに走査することにより各行または各列の
フォトダイオードから供給される電荷を順番に蓄積する
ことのできる並列入力のバッファレジスタに例えられ
る。この公知の装置は、並列入力から直列出力の電荷結
合装置型（CCD）アナログシフトレジスタをさらに備え
ている。
半導体基板を備えるこのシフトレジスタは、ポテンシ
ャル井戸と電荷をこの基板内を通過させるための転送ポ
テンシャルとを基板内に発生させる制御手段を備えてい
る。この制御手段は電極（またはゲート）を主構成要素
とする。電極には制御電圧が印加されて、転送ポテンシ
ャル井戸が発生する。一般に、転送ポテンシャル井戸
は、基板内の様々なタイプのドーピング領域またはイオ
ン注入領域と関係している。この転送ポテンシャルによ
り、シフトレジスタが受けた電荷はウエルからウエルへ
とシフトされてこのシフトレジスタの読み取り手段に接
続された端子に送られる。この端子は、増幅器に接続さ
れた電荷蓄積用の半導体ダイオードで構成することがで
きる。増幅器は、測定装置または処理装置に接続され
る。
最後に、この公知の装置は、電荷蓄積手段１つにつ
き、半導体基板を有する電荷転送手段（例えばMOSトラ
ンジスタ）を１つ備えている。この電荷転送手段は、シ
フトレジスタの横方向入力を構成し、電荷蓄積用ポテン
シャル井戸内に含まれている電荷をこの電荷転送手段と
シフトレジスタに共通する受容ポテンシャル井戸に向け
て転送するのに使用される。次に、このようにして転送
された電荷は連続的にシフトさせることによりレジスタ
の端子に到達する。蓄積されている電荷の量が少ないと
き、あるいは蓄積されている電荷の符号がシフトレジス
タ内を転送される電荷の符号と反対であるときには、効
果的な転送を行うために「選別」転送手段を用いるのが
一般的である。選別転送手段は、一般に、電荷転送手段
とシフトレジスタに共通していて受容ポテンシャル井戸
の中にバイアス電荷を注入する手段を結合されている。
このバイアス電荷注入手段は公知である。注入されるバ
イアス電荷は、電荷転送手段の基板上の電極に印加され
る電圧、あるいは電荷転送手段の近くの半導体ダイオー
ドに照射される光線によって発生する。バイアス電荷が
受容ポテンシャル井戸に注入されると、基板内の電荷転
送ポテンシャルを利用して、電極に、または電荷転送手
段の制御手段に印加される電圧が各受容ポンテンシャル
井戸に含まれている電荷を対応する電荷蓄積用ポテンシ
ャル井戸に向けて移動させ、次には逆に、蓄積されてい
る電荷とバイアス電荷を受容ポテンシャル井戸の方向に
移動させる。従って、このように代数的に加算された蓄
積電荷とバイアス電荷は、連続的にシフトされてレジス
タの読み出し端子に到達する。
ところで、上記の選別転送機構は、場合によっては速
度と効率が不十分なことがある。
電荷蓄積手段（フォトダイオード）の容量が大きい場
合には、大量のバイアス電荷を用いるのでなければ、蓄
積された電荷の転送を電荷転送手段を用いて効果的に行
うのにはある程度時間がかかる。このため、シフトジス
タ（CCD）のサイズを過渡に大きくしなくてはならな
い。電荷転送手段によるシフトレジスタへの電荷転送の
この遅さは、蓄積された電荷がシフトジスタにより転送
される電荷の符号と異なる場合にますます顕著になる。
というのは、この場合、蓄積されている電荷がバイアス
電荷から差し引かれ、残りの電荷は効果的に転送するこ
とができないからである。
符号が何であれ蓄積された電荷の全体を一度に転送で
きない場合の公知の１つの解決法は、電荷を何回かに分
けて転送し、シフトレジスタの読み取り端子にこの分割
転送された電荷を累積させることからなる（「ライン累
積）と呼ばれる方法）。
現在の技術では、各行または各列に対して、蓄積され
た電荷とバイアス電荷をシフトレジスタの受容ポテンシ
ャル井戸に転送し終えるごとに、このようにして合わさ
れた電荷を連続的にシフトさせることにより、測定され
た電荷の量の様々な値が記憶されているレジスタの読み
取り端子に向けて転送する。レジスタはこのとき空であ
るため、この同じ行または列に対して、蓄積された電荷
とバイアス電荷をシフトレジスタの受容ポレンシャル井
戸に向けてさらに転送する。問題の行または列に対応す
るダイオードに対しては、この合わされた電荷がレジス
タの端子に向けて新たにシフトされ、既に記憶されてい
る値に累積された後に新たに電荷の量の測定値が記憶さ
れる。
発明が解決しようとする課題 このタイプの装置は、シフトレジスタの外部に行メモ
リまたは列メモリを必要とし、このメモリに各ダイオー
ドに対する電荷量の測定値を累積させる必要があるとい
う欠点を有する。このため、装置が高価になる。
これよりもはるかに重大な欠点は、１つの行または列
のフォトダイオードに対して電荷を受容ポテンシャル井
戸に向けて転送し終えるごとにシフトレジスタ全体を空
にする必要があることに起因する。この結果として多数
回のシフト操作が必要とされ、この間に行または列の各
フォトダイオードに電荷が累積され続ける。シフトレジ
スタを空にするのに必要な時間が長すぎる場合には、累
積された全電荷を測定することはできず、フォトダイオ
ードが飽和する。するとフォトダイオードのブルーミン
グ効果が発生する。これは、使用しているマトリックス
に高品質の画像を生成させるのに有害である。
本発明は、上記の問題点を解決し、特に、フォトダイ
オードマトリックスから供給される電荷の量を読み取る
にあたって、各行または各列のフォトダイオードの電荷
を効果的に読み取るのに何回にもわたってシフトレジス
タを空にし、読み取りを終えるごとに測定された電荷を
記憶して累積させる必要のない装置を実現することを目
的とする。
課題を解決するための手段 本発明の装置を用いるとダイオードの飽和を避けるこ
とができ、シフトレジスタで転送することが可能なレベ
ル以上の信号レベルに対して行または列の走査速度を著
しく向上させることができる。
本発明は、マトリックスの行と列の交点に配置されて
半導体基板付に設けられたフォトダイオードから供給さ
れる電荷の量を読み取るために、それぞれが行または列
に対応しており、行ごとまたは列ごとに順番に、各行ま
たは各列の各フォトダイオードから供給される電荷を蓄
積するための複数の電荷蓄積用ポテンシャル井戸を基板
内に発生させる電荷蓄積手段の集合体と、半導体を備え
る電荷結合装置型シフトレジスタと、半導体基板付電荷
転送手段と、受容ポテンシャル井戸にバイアス電荷を注
入する手段とを備え、上記シフトレジスタは、電荷をこ
のレジスタ内を移動させて、電荷量の読み取り手段に接
続されたこのシフトレジスタの出力端子に向けるために
このシフトレジスタの基板内にポテンシャル井戸と電荷
転送ポテンシャルを発生させる制御手段を備え、上記電
荷転送手段は、基板内に、電荷転送ポテンシャルと、対
応する電荷蓄積用ポテンシャル井戸内に含まれる電荷を
受けるための受容ポテンシャル井戸とを発生させる制御
手段とを備え、各電荷蓄積用ポテンシャル井戸に対応す
る上記電荷転送手段の受容ポテンシャル井戸は上記シフ
トレジスタのポテンシャル井戸でもあり、各電荷転送手
段の制御手段が、この電荷転送手段の受容ポテンシャル
井戸に含まれるバイアス電荷を対応する電荷蓄積用ポテ
ンシャル井戸に向けて転送し、次に、バイアス電荷と蓄
積されている電荷の少なくとも一部とを受容ポテンシャ
ル井戸に向けて転送する装置を対象とする。この電荷転
送装置は、上記シフトレジスタが、各フォトダイオード
ごとに連続したｎ段と、このシフトレジスタならびに上
記フォトダイオードに対応していて上記受容ポテンシャ
ル井戸を発生させる上記電荷転送手段とに共通する段と
を備え、上記ｎ段のうちの（ｎ−１）個は、上記フォト
ダイオードに対応する受容ポテンシャル井戸と、同一の
行または同一の列で隣接するフォトダイオードに対応す
る受容ポテンシャル井戸の間に（ｎ−１）個の中間ポテ
ンシャル井戸を発生させ、各電荷蓄積用ウエルに含まれ
る電荷の量は、蓄積されている電荷とバイアス電荷を上
記シフトレジスタに向けてｎ回転送し（ｎ−１）回シフ
トさせた後にこのシフトレジスタによって考慮され、上
記バイアス電荷注入手段は、上記シフトレジスタのすべ
ての受容ポテンシャル井戸にバイアス電荷を注入した後
に電荷をこれら受容ポテンシャル井戸に向かわせ、各フ
ォトダイオードについて読み取るべき電荷の量は、蓄積
されている電荷をｎ回転送した後に読み取られることを
特徴とする。
本発明の別の特徴によれば、上記バイアス電荷注入手
段は、バイアス電荷を対応する電荷蓄積用ポテンシャル
井戸に向けて転送する前にバイアス電荷を等量ずつ各受
容ポテンシャル井戸に注入する並列バイアス電荷転送手
段である。
本発明のさらに別の特徴によれば、上記バイアス電荷
注入手段は、バイアス電荷を電荷蓄積用ポテンシャル井
戸に向けて第１回目の転送を行う前には連続シフトによ
りこのシフトレジスタの全ポテンシャル井戸がそれぞれ
等しい量のバイアス電荷を含むように、バイアス電荷を
シフトレジスタの読み取り端子とは反対側の入力端子に
注入する転送手段であり、追加バイアス電荷が、電荷蓄
積用ポテンシャル井戸の電荷を受容ポテンシャル井戸に
向けて転送した後にシフト操作を行うごとに、上記入力
端子から注入される。
本発明のさらに別の特徴によれば、上記フォトダイオ
ードと上記電荷蓄積手段はＮ型半導体基板の上のＰ型半
導体であり、上記シフトレジスタはＰ型半導体基板を備
えている。
本発明のさらに別の特徴によれば、上記フォトダイオ
ードと上記電荷蓄積手段はＰ型半導体基板の上のＮ型半
導体であり、上記シフトレジスタはＰ型半導体基板を備
えている。
本発明の特徴ならびに利点は、添付の図面を参照した
以下の説明を通じて明らかになろう。
実施例 第１図に概略が図示された本発明の装置を用いると、
半導体基板２を備える複数のフォトダイオード１から供
給される電荷の量を読み取ることができる。これらフォ
トダイオードは、それぞれ行４と列５の交点に配置され
てマトリックスまたは面アレイを形成している。
この装置は、各行または各列にそれぞれ対応する複数
の電荷蓄積用ポテンシャル井戸を発生させる電荷蓄積手
段８（あとで詳しく説明する）の集合体６をさらに備え
ている。この電各蓄積手段は、行ごとまたは列ごとに、
マトリックスの各行または各列のフォトダイオードから
供給される電荷を順番に蓄積することができる。この第
１図に示された実施例では、フォトダイオードマトリッ
クスは行走査マトリックスであると仮定されている。走
査制御手段は公知であり、参照番号７で表されている。
従って行が順番に走査されるために、集合体６の各電荷
蓄積手段８は、各行のフォトダイオードの電荷を蓄積す
ることができる。各電荷蓄積手段８は、例えば、基板２
を覆う絶縁層の上で対応する列と対向する位置に堆積さ
れた電極で構成することができる。電圧をこの電極に印
加して、基板内でこの電極（図示せず）と対向する位置
に電荷蓄積用ポテンシャル井戸を発生させる。
本発明の装置は、半導体基板９を有する電荷結合体
（CCD）シフトレジスタ10をさらに備えている。このシ
フトレジスタは、基板９を覆う絶縁層の上に堆積された
電極（図示せず）に、この基板内にポテンシャル井戸と
転送ポテンシャルを発生させる電圧を公知のようにして
印加することのできる電源11からなる制御手段を備えて
いる。これら転送ポテンシャルとポテンシャル井戸によ
り、電荷をこのレジスタ内を通過させて出力端子12に向
かわせることができる。この出力端子12には、レジスタ
のこの端子に到達した電荷の量の読み取り手段13が結合
されている。端子12は、例えば基板９を覆う絶縁層の上
に堆積された最終電極（図示せず）として形成すること
ができる。電圧がこの最終電極に印加されて基板内に最
終ポテンシャルが発生し、このポテンシャル内にレジス
タ内をシフトした電荷が到達する。
読み取り手段13は、公知のように、基板を覆う絶縁層
の上に堆積され測定電極（図示せず）に接続された増幅
器14を端子12の近くに備えている。増幅器14の出力から
は電流または電圧が出力されて、この電流または電圧の
電荷を記憶することのできる読み取り装置15により測定
される。本発明の装置はさらに、１つの電荷蓄積手段８
につき、半導体基板９を備える電荷転送手段16を備えて
いる。従来から公知のこの電荷転送手段には、基板９を
覆う絶縁層の上に堆積された電極（図示せず）などの制
御手段が設けられている。この制御手段には、電源18か
ら供給される制御電圧が印加される。電荷転送手段の制
御手段19は、あとで詳しく説明するように、転送ポテン
シャル障壁と、それぞれが電荷蓄積手段８の電荷蓄積用
ポテンシャル井戸に対応する受容ポテンシャル井戸とを
基板９内に発生させる。この受容ポテンシャル井戸は、
あとで詳しく説明するように、シフトレジスタ10のポテ
ンシャル井戸でもある。この受容ポテンシャル井戸によ
り、行走査タイプの図示の実施例では、１つの行のフォ
トダイオードから供給されて電荷蓄積手段により蓄積さ
れた電荷がシフトレジスタ10に向けて転送される。
最後に、第１の実施態様では、本発明の装置は、バイ
アス電荷をシフトレジスタ10に入力端子から注入する手
段17を備えている。この注入手段は、公知のように、基
板９を覆う絶縁層の上に堆積された電極（図示せず）で
構成することが可能である。この電極に電圧を印加し
て、この基板内にバイアス電荷を発生させる。
あとで詳しく説明するように、シフトレジスタの入力
から注入されるバイアス電荷は、シフトさせるごとにこ
のレジスタ内を移動してこのレジスタの出力端子の方向
に向かう。バイアス電荷は、１回シフトさせるごとに等
しい量が受容ポテンシャル井戸内に注入される。
本発明の装置の別の実施態様では、バイアス電荷注入
手段は、１回のシフトごとにバイアス電荷を等量ずつシ
フトレジスタの受容ポテンシャル井戸に注入する従来か
ら公知の並列転送手段20である。
あとで詳しく説明するように、各電荷転送手段の制御
手段により、電荷転送手段の各受容ポテンシャル井戸に
含まれているバイアス電荷が対応する電荷蓄積用ポテシ
ャル井戸に向けて転送され、次には逆に、受容ポテンシ
ャル井土に向けて、バイアス電荷と、各受容ポテンシャ
ル井戸にそれぞれ対応する電荷蓄積用ポテンシャル井戸
に蓄積されている電荷の少なくとも一部とが転送され
る。この二方向の転送は、電圧制御されるMOSトランジ
スタで構成することのできる先に説明した制御手段によ
り基板９内に転送ポテンシャル障壁が発生しているため
に実現することができる。この二方向転送プロセスは、
「選別」プロセスとして知られている。
第２図Ａ〜第２図Ｅを参照することにより、転送手段
の機能、特に本発明の装置内で実施される選別プロセス
の進行状況をよりよく理解することができる。第２図Ａ
〜第２図Ｅは、電荷記憶手段８内のポテンシャル井戸
と、対応する転送手段16の基板９内の電荷転送ポテンシ
ャルを表すダイヤグラムである。
第２図Ａと第２図Ｂのダイヤグラムは、電荷蓄積手段
８の電荷蓄積用ポテンシャル井戸P1と、電荷転送手段16
ならびにシフトレジスタ10に共通する受容ポテンシャル
井戸P2と、シフトレジスタ内のポテンシャル井戸P3とを
表す。
これらポテンシャル井戸のポテンシャルは、基板内で
矢印Ｖの方向に大きくなる。点線Ｌが、電荷蓄積手段な
らびにフォトダイオードの基板２と、電荷転送手段なら
びにシフトレジスタの基板９の間の分離線である。第２
図Ａのダイヤグラムは、電荷蓄積手段の電荷蓄積用ポテ
ンシャル井戸P1に含まれる電荷の量QSを表している。こ
の電荷は、例えば１つの行のフォトダイオードからの電
荷であり、マトリックスを走査した際にこのポテンシャ
ル井戸に転送されていた。
フォトダイオードの電荷QSがこのポテンシャル井戸P1
に転送される前に、このポテンシャル井戸P1は、最後の
選別操作の際にゲートG1の電圧レベルによって規定され
る固定された電荷量QFを含んでいる（第２図Ａ）。次に
は、このポテンシャル井戸P1は電荷量QF＋QSを含む（第
２図Ｂ）。電荷転送手段のポテンシャル井戸P2はやはり
シフトレジスタのポテンシャル井戸のうちの１つであ
り、レジスタの端子から始まる連続シフトにより、ある
いは先に説明したように横方向注入によりこのポテンシ
ャル井戸に注入されたバイアス電荷CEを量QEだけ含んで
いる。
あとで詳しく説明する理由により、シフトレジスタの
ポテンシャル井戸P4は所定量の電荷QEを含んでいる。こ
とことは、シフトレジスタの入力端子から電荷QEを注入
する場合には不可欠である。
第２図Ｃのダイヤグラムは、電荷転送プロセスの次の
段階を表している。電荷転送手段16の電極に印加される
電圧は、基板９内の電荷転送ポテンシャルが変化し、受
容ポテンシャル井戸P2に含まれるバイアス電荷CEが電荷
蓄積用ポテンシャル井戸P1に向けて転送されて、対応す
るフォトダイオードから供給されて既にこのポテンシャ
ル井戸に蓄積されている電荷と混合するような値にす
る。この転送により、既に蓄積されていた電荷とバイア
ス電荷を混合してQE＋QSにすることができる。フォトダ
イオードと電荷蓄積手段がＮ型半導体基板内にＰ型のド
ーピング領域を有しており、シフトレジスタがＰ型基板
を備える場合には、フォトダイオードから供給されて電
荷蓄積用ポテンシャル井戸に蓄積されている電荷は正電
荷であり、シフトレジスタのポテンシャル井戸に蓄積さ
れている電荷は電子である（これが第２図の場合であ
る）。この場合には、シフトレジスタのポテンシャル井
戸に注入される電荷の量QEが、転送すべき蓄積電荷の量
QSよりも絶対値で多い必要がある。
これとは逆に、フォトダイオードと電荷蓄積手段がＰ
型基板内にＮ型領域を有しており、シフトレジスタ自体
はＰ型基板である場合には、蓄積されている電荷とバイ
アス電荷は電子である。従って、唯一の制約は、シフト
レジスタのポテンシャル井戸に収容できる電荷の最大量
である。
第２図Ｄは電荷転送プロセスの次の段階を表してお
り、電荷は、シフトレジスタに向けて、さらに正確には
問題の電荷転送手段とシフトレジスタに共通する受容ポ
テンシャル井戸P2に向けて転送される。電荷転送手段の
制御手段は、電荷転送手段の基板内に電荷転送ポテンシ
ャルを発生させる。この電荷転送ポテンシャルにより電
荷量QE＋QSがポテンシャル井戸P2に向けて移動する。
次に、第２図Ｅからわかるように、制御手段によりア
クテイプにされるシフトレジスタの電荷転送ポテンシャ
ルを利用してシフト操作が実行される。電荷量QE＋QSが
シフトレジスタのポテンシャル井戸P3に転送される一方
で、所定量のバイアス電荷QEが受容ポテンシャル井戸P1
に注入される。
蓄積された電荷を新たに転送するには同じプロセスが
繰り返される。各フォトダイオードに対してこのように
実行される転送の回数ｎは、蓄積されている電荷の量、
すなわち使用するフォトダイオードの特性とマトリック
スに照射される光線の最大照度とを考慮して選択され
る。実際には、転送のこの回数は、採用する走査のタイ
プに応じて、１つの行または列の連続した２つのフォト
ダイオードの間のシフトレジスタの段のピッチまたは数
に対応する。
第３図Ａ〜第３図Ｆにより、本発明の装置の動作、特
にシフトレジスタの構造をさらによく理解することがで
きよう。これら図面は、シフトレジスタの基板の電荷転
送手段のポテンシャル井戸ならびに電荷転送ポテンシャ
ルＶの異なる時刻におけるダイヤグラムである。
第３図Ａのダイヤグラムには、１つの行または列の各
フォトダイオードに蓄積されている電荷をシフトレジス
タの各受容ポテンシャル井土に向けて転送する前の状態
のこのシフトレジスタのポテンシャル井戸が示されてい
る。このシフトレジスタの各ポテンシャル井戸は、横方
向から、あるいはレジスタの端子から注入されたバイア
ス電荷CEの一部をこの図面の右側に連続的にシフトさせ
ることにより得られた量QEを含んでいる。この第３図に
は、シフトレジスタ10の連続した段E1、E2、...、E6が
示されている。段E1、E2、E3は、ある１つの行と列の１
つのフォトダイオードに対応する。段E4、E5、E6は同じ
行ではあるが次の列の１つのフォトダイオードに対応す
る。これらの段の中では、段E1とE4のみがシフトレジス
タと電荷転送手段16に共通である。
第３図Ｂには、バイアス電荷と蓄積電荷を、電荷転送
手段とシフトレジスタの段E1、E4に共通するポテンシャ
ル井戸P1、P4に対して第１回目の転送を行った後のシフ
トレジスタの内容が示されている。この第１回目の転送
の後、ポテンシャル井戸P1は例えばQA1＝QE＋QS1の電荷
量を含む。電荷QS1は、所定の１つの行と列のダイオー
ドのうちの１つから供給される。同様に、マトリックス
の同一の行ではあるが次の列に属する別のフォトダイオ
ードに対応する別の受容ポテンシャル井戸P4は、QB1＝Q
E＋QS2の電荷量を含む。
第３図Ｃのダイヤグラムは、各フォトダイオードに対
応する受容ポテンシャル井戸に既に含まれていた電荷QA
1とQA2を右方に第１回目の転送を行った後のシフトレジ
スタの内容を示している。シフトレジスタの段E1とE4に
含まれていた測定すべき電荷QA1とQA2は、今やそれぞれ
シフトレジスタの段E2とE5のポテンシャル井戸に含まれ
る。段E1とE4の受容ポテンシャル井戸は、前の各段から
のシフト（図示の実施例の場合）または横方向からの電
荷注入によって新たな量のバイアス電荷QEを受ける。
第３図Ｄのダイヤグラムは、バイアス電荷QEと蓄積電
荷QS′１、QS′２を受容ポテンシャル井戸P1、P4に向け
て第２回目の転送を行った後のシフトレジスタの内容を
示している。この第２回目の転送の後、段E1とE4の受容
ポテンシャル井戸P1、P4は、それぞれ電荷QA2＝QE＋Q
S′１、QB2＝QE＋QS′２を含む。
第３図Ｅは、右方に第２回目の転送を行った後のシフ
トレジスタの内容を示している。シフトレジスタの段E1
とE4のポテンシャル井戸にそれぞれ含まれていた電荷量
QA2、QB2は、それぞれ段E2とE5のポテンシャル井戸に送
られる。段E2とE5のポテンシャル井戸にそれぞれ含まれ
ていた電荷量QA1とQB1は、段E3とE6のポテンシャル井戸
に送られる。
段E1とE4の受容ポテンシャル井戸は、前段からのバイ
アス電荷のシフトにより、あるいは横方向の注入により
新たに電荷量QEを受ける。
第３図Ｆは、バイアス電荷QEと、電荷蓄積手段の電荷
蓄積用ポテンシャル井戸に蓄積されていた電荷QS″とQ
S″２の第３回目の転送を行った後のシフトレジスタの
内容を示している。この第３回目の転送の後、シフトレ
ジスタの段E1とE4の受容ポテンシャル井戸P1とP4は、そ
れぞれ電荷量QA3＝QE＋QS″１、QB3＝QE＋QS″２を含
む。シフトレジスタのすべてのポテンシャル井戸は従っ
て、各ダイオードについて対応する記憶手段から３回の
転送と２回のシフトの後にこのようにして転送された電
荷で占められる。もちろん、各ダイオードに対して、こ
のダイオードに行走査期間中に蓄積された全電荷をシフ
トレジスタに向けて転送するには３回の転送操作で十分
であることが仮定されている。この転送回数ならびにこ
の転送回数と関係するシフト回数は、もちろん、使用す
るフォトダイオードの特性と、マトリックスへの光線の
最大照度と、行走査期間とに依存する。レジスタの全ポ
テンシャル井戸が考慮中の行のダイオードから徐々に転
送される電荷によって占有されるときには、電荷がレジ
スタの読み取り端部に向かって連続的に転送された後
に、ポテンシャル井戸に含まれる電荷の量が、読み取り
手段によって読み取られ、記録され、累積される。測定
したい電荷に対応するポテンシャル井戸の数が各ダイオ
ードについてわかっているため、読み取り手段を用い
て、各ダイオードについての累積された電荷である例え
ばQA1＋QA2＋QA3を容易に測定することができる。従来
の場合とは異なり、電荷を転送するごとにレジスタを１
行につき複数回完全に空にする必要はもやはない。
実際、本実施例では、シフトレジスタは、１つのダイ
オードごとに、問題となっているダイオードとその隣り
のダイオードにそれぞれ対応する受容ポテンシャル井戸
P1、P4の間に２つの中間ウエルを生成させるために、連
続した２つの段E2、E3を備えている。１つのダイオード
に対応する電荷蓄積用ポテンシャル井戸に含まれる電荷
の量は、３回の転送と２回のシフトの後に考慮される。
一般に、各ダイオードに蓄積されている電荷を考慮する
ためにｎ回の転送が必要であるならば、シフトレジスタ
は、連続したｎ段を備える。このうちの（ｎ−１）段
は、問題のダイオードに対する受容ポテンシャル井戸と
その隣りのダイオードに対する受容ポテンシャル井戸の
間に（ｎ−１）個のポテンシャル井戸を発生させ、シフ
トレジスタと対応する転送手段とに共通する補助段を発
生させる。この共通段は、問題のダイオードの受容ポテ
ンシャル井戸を発生させる。１つの行または１つの列に
対するレジスタの内容の読み取りは、電荷をレジスタに
向けてｎ回転送し、（ｎ−１）回シフトさせた後に実行
することができる。同じ１回の走査期間中に電荷をこの
ように連続して転送することにより、装置のスピードが
増大し、フォトダイオードの飽和と先に述べた「ブルー
ミング」現象が回避される。
【図面の簡単な説明】
第１図は、フォトダイオードから供給される電荷の量を
読み取るための本発明の装置の概略図である。 第２図Ａ〜第２図Ｅは、本発明の装置の電荷蓄積手段に
存在するポテンシャル井戸と対応する電荷転送手段の中
の電荷転送ポテンシャルのダイヤグラムである。 第３図Ａ〜第３図Ｆは、本発明の装置のシフトレジスタ
内に存在するポテンシャル井戸と電荷転送ポテンシャル
のダイヤグラムである。 （主な参照番号） １……フォトダイオード、 ２、９……半導体基板、４……行、 ５……列、７……走査手段、 ８……電荷蓄積手段、10……シフトレジスタ、 12……出力端子、13……読み取り手段、 14……増幅器、15……読み出し装置、 16……電荷転送手段、17……電荷注入手段、 18……電源、19……制御手段、 20……並列転送手段、 P1〜P4……ポテンシャル井戸

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】マトリックスの行と列（４、５）の交点に
    配置されて半導体基板（２）に設けられたフォトダイオ
    ード（１）から供給される電荷の量を読み取るために、
    それぞれが行または列に対応しており、行ごとまたは列
    ごとに順番に、各行または各列の各フォトダイオードか
    ら供給される電荷を蓄積するための複数の電荷蓄積用ポ
    テンシャル井戸を上記フォトダイオードの上記半導体基
    板（２）内に形成させる電荷蓄積手段（８）の集合体
    （６）と、半導体基板（９）に設けられた電荷転送シフ
    トレジスタ（10）と、１つの電荷蓄積手段（８）につき
    １つづつ、上記半導体基板（９）に設けられた電荷転送
    手段（16）と、受容ポテンシャル井戸にバイアス電荷を
    注入する手段（20）とを備え、上記シフトレジスタ（1
    0）は、電荷を当該シフトレジスタ内を移動させて、電
    荷量の読み取り手段（13）に接続された当該シフトレジ
    スタの出力端子（12）に転送するために当該シフトレジ
    スタの基板内にポテンシャル井戸と電荷転送ポテンシャ
    ルを発生させる制御手段（11）を備え、上記電荷転送手
    段（16）は、上記半導体基板（９）内に、電荷転送ポテ
    ンシャルと、対応する電荷蓄積用ポテンシャル井戸内に
    含まれる電荷を受けるための受容ポテンシャル井戸とを
    発生させる制御手段（18）とを備え、各電荷蓄積用ポテ
    ンシャル井戸に対応する上記電荷転送手段（16）の受容
    ポテンシャル井戸は上記シフトレジスタ（10）のポテン
    シャル井戸でもあり、各電荷転送手段（16）の制御手段
    （18）が、当該電荷転送手段の受容ポテンシャル井戸に
    含まれるバイアス電荷を、対応する電荷蓄積用ポテンシ
    ャル井戸に向けて転送し、次に、バイアス電荷と電荷蓄
    積用ポテンシャル井戸に蓄積されている電荷の少なくと
    も一部とを受容ポテンシャル井戸に向けて転送する読み
    取り装置であって、上記シフトレジスタ（10）が、各フ
    ォトダイオード（１）ごとに連続したｎ段（但し、ｎは
    ２以上の整数）と、上記フォトダイオードに対応してい
    て上記受容ポテンシャル井戸を発生させる上記電荷転送
    手段（16）と当該シフトレジスタ（10）とに共通する共
    通段とを備え、上記ｎ段のうちの（ｎ−１）個は、上記
    フォトダイオードに対応する受容ポテンシャル井戸と、
    同一の行または同一の列で隣接するフォトダイオードに
    対応する受容ポテンシャル井戸の間に（ｎ−１）個の中
    間ポテンシャル井戸を発生させ、各電荷蓄積用ウエルに
    含まれる電荷の量は、蓄積されている電荷とバイアス電
    荷を上記シフトレジスタ（10）に向けてｎ回転送し（ｎ
    −１）回シフトさせた後に、当該シフトレジスタ（10）
    によって受けられ、上記バイアス電荷注入手段は、上記
    シフトレジスタのすべての受容ポテンシャル井戸にバイ
    アス電荷を注入した後に電荷をこれら受容ポテンシャル
    井戸に転送し、各フォトダイオードごとに読み取るべき
    電荷の量は、蓄積されている電荷をｎ回転送した後に読
    み取られることを特徴とする読み取り装置。
  2. 【請求項２】上記バイアス電荷注入手段（20）が、バイ
    アス電荷を対応する電荷蓄積用ポテンシャル井戸に向け
    て転送する前にバイアス電荷を等量ずつ各受容ポテンシ
    ャル井戸に注入する並列バイアス電荷転送手段であるこ
    とを特徴とする請求項１に記載の読み取り装置。
  3. 【請求項３】上記バイアス電荷注入手段は、バイアス電
    荷を電荷蓄積用ポテンシャル井戸に向けて第１回目の転
    送を行う前には連続シフトによりこのシフトレジスタの
    全ポテンシャル井戸がそれぞれ等しい量のバイアス電荷
    を含むように、バイアス電荷を、シフトレジスタの出力
    端子（12）とは反対側のシフトレジスタの入力端子に注
    入する転送手段（17）であり、追加バイアス電荷が、電
    荷蓄積用ポテンシャル井戸の電荷を受容ポテンシャル井
    戸に向けて転送した後に各シフト操作を行うごとに、上
    記入力端子から注入されることを特徴とする請求項１に
    記載の読み取り装置。
  4. 【請求項４】上記フォトダイオード（１）と上記電荷蓄
    積手段（８）がＮ型半導体基板（２）に形成されたＰ型
    半導体であり、上記シフトレジスタがＰ型半導体基板
    （９）に形成されていることを特徴とする、Ｎ型半導体
    基板（２）に形成されたＰ型フォトダイオード（１）か
    らの電荷の量を読み取るための請求項１に記載の読み取
    り装置。
  5. 【請求項５】上記フォトダイオード（１）と上記電荷蓄
    積手段（８）がＰ型半導体基板（２）に形成されたＮ型
    半導体であり、上記シフトレジスタがＰ型半導体基板
    （９）に形成されていることを特徴とする、Ｐ型半導体
    基板（２）に形成されたＮ型フォトダイオード（１）か
    らの電荷の量を読み取るための請求項１に記載の読み取
    り装置。
JP1071641A 1988-03-23 1989-03-23 半導体基板を備えるフォトダイオードから供給される電荷の量を読み取る装置 Expired - Fee Related JP2783837B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8803792A FR2629229B1 (fr) 1988-03-23 1988-03-23 Dispositif de lecture des quantites de charges electriques fournies par des photodiodes a substrat semi-conducteur
FR8803792 1988-03-23

Publications (2)

Publication Number Publication Date
JPH01276494A JPH01276494A (ja) 1989-11-07
JP2783837B2 true JP2783837B2 (ja) 1998-08-06

Family

ID=9364558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1071641A Expired - Fee Related JP2783837B2 (ja) 1988-03-23 1989-03-23 半導体基板を備えるフォトダイオードから供給される電荷の量を読み取る装置

Country Status (5)

Country Link
US (1) US5068701A (ja)
EP (1) EP0334735B1 (ja)
JP (1) JP2783837B2 (ja)
DE (1) DE68903410T2 (ja)
FR (1) FR2629229B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271200B2 (ja) * 1992-09-22 2002-04-02 ソニー株式会社 固体撮像装置およびその駆動方法
JPH06164826A (ja) * 1992-11-24 1994-06-10 Toshiba Corp 固体撮像装置とその駆動方法
US5844598A (en) * 1996-01-17 1998-12-01 Pixel Vision, Inc. CCD based optical detector for a confocal microscope
JP2007175294A (ja) * 2005-12-28 2007-07-12 Ge Medical Systems Global Technology Co Llc イメージセンサ及びその制御方法並びにｘ線検出器及びｘ線ｃｔ装置
US10192911B2 (en) 2017-05-09 2019-01-29 Apple Inc. Hybrid image sensors with improved charge injection efficiency

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969634A (en) * 1975-07-31 1976-07-13 Hughes Aircraft Company Bucket background subtraction circuit for charge-coupled devices
JPS5839386B2 (ja) * 1978-02-22 1983-08-30 株式会社東芝 電荷転送形イメ−ジセンサ
US4236830A (en) * 1978-12-29 1980-12-02 International Business Machines Corporation CCD Parallel-serial and serial-parallel charge transfer method and apparatus
DE2936703A1 (de) * 1979-09-11 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor
JPS5839386A (ja) * 1981-08-31 1983-03-08 富士通株式会社 紙葉類弁別方法
FR2564674B1 (fr) * 1984-05-18 1986-09-19 Thomson Csf Barrette multilineaire a transfert de charge et procede d'analyse
JPS60254770A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd イメージセンサ
FR2566162B1 (fr) * 1984-06-13 1986-08-29 Thomson Csf Dispositif memoire d'image analogique utilisant le transfert de charge
FR2577340B1 (fr) * 1985-02-12 1987-03-06 Thomson Csf Dispositif de lecture avec accumulation de charges de detecteurs photosensibles
JPS62230270A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 固体撮像装置
JPH07118788B2 (ja) * 1986-10-28 1995-12-18 株式会社東芝 電子スチルカメラ

Also Published As

Publication number Publication date
FR2629229B1 (fr) 1992-09-11
US5068701A (en) 1991-11-26
DE68903410D1 (de) 1992-12-17
DE68903410T2 (de) 1993-05-27
JPH01276494A (ja) 1989-11-07
FR2629229A1 (fr) 1989-09-29
EP0334735B1 (fr) 1992-11-11
EP0334735A1 (fr) 1989-09-27

Similar Documents

Publication Publication Date Title
US3958210A (en) Charge coupled device systems
US3763480A (en) Digital and analog data handling devices
EP0313322B1 (en) Solid-state image sensor having a plurality of horizontal transfer portions
EP0455311A2 (en) Image sensor device
US4506299A (en) Device for scanning an image in successive lines, utilizing the electrical charge transfer, incorporating a line memory and a television camera incorporating such a device
US4366503A (en) Solid state image pick-up device and its charge transfer method
US5600369A (en) Large-sized pixel image detector
US5040071A (en) Image sensor having multiple horizontal shift registers
EP0315778A2 (en) Solid state image pickup apparatus
JP2783837B2 (ja) 半導体基板を備えるフォトダイオードから供給される電荷の量を読み取る装置
IE54240B1 (en) Charge-coupled device
US4443818A (en) Solid-state imaging device
GB1561747A (en) Charge transfer devices
US6160580A (en) CCD image sensor having two-layered electrode structure
JPS63164770A (ja) 電荷転送イメージセンサ用の防眩装置及び該装置を有するイメージセンサ
US4539597A (en) Solid state image pickup device
US4862487A (en) Solid-state imaging device
JPS6129500A (ja) インタ−ライン転送構造を有する光電変換装置を読出す方法及び装置
US3963942A (en) Semiconductor charge transfer devices with dark current background cancellation
US4752829A (en) Multipacket charge transfer image sensor and method
US5900769A (en) Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods
US20060092305A1 (en) Solid-state image pickup device and driving method therefor
JPH06121235A (ja) 電荷転送素子の駆動方法
EP0130103A1 (en) Charge-coupled device image sensor and method for asynchronous readout
US4609943A (en) Device photosensitive to infra-red radiation

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees