JP2780337B2 - High-resistance semiconductor layer embedded semiconductor laser - Google Patents

High-resistance semiconductor layer embedded semiconductor laser

Info

Publication number
JP2780337B2
JP2780337B2 JP1139522A JP13952289A JP2780337B2 JP 2780337 B2 JP2780337 B2 JP 2780337B2 JP 1139522 A JP1139522 A JP 1139522A JP 13952289 A JP13952289 A JP 13952289A JP 2780337 B2 JP2780337 B2 JP 2780337B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
type
resistance
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1139522A
Other languages
Japanese (ja)
Other versions
JPH0354882A (en
Inventor
隆宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1139522A priority Critical patent/JP2780337B2/en
Publication of JPH0354882A publication Critical patent/JPH0354882A/en
Application granted granted Critical
Publication of JP2780337B2 publication Critical patent/JP2780337B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高速変調可能な高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザに関する。
Description: TECHNICAL FIELD The present invention relates to a high-resistance-modulated double-heterostructure semiconductor laser capable of high-speed modulation.

(従来の技術) 高度情報化社会の構築に伴い、光通信システムの大容
量化、通信ネットワークの高度化が進められている。光
通信システムの大容量化に有力な1つの手段として変調
速度の高速化が上げられる。光源を超高速変調して高速
化を図った光通信システムにおいては、高速応答に優れ
た半導体レーザが要求される。
(Prior Art) With the construction of a highly information-oriented society, the capacity of optical communication systems and the sophistication of communication networks are being promoted. One of the effective means for increasing the capacity of an optical communication system is to increase the modulation speed. 2. Description of the Related Art In an optical communication system in which a light source is modulated at a very high speed to achieve a high speed, a semiconductor laser excellent in a high-speed response is required.

半導体レーザの活性領域にのみ電流を有効に閉じ込
め、屈折率差により光も活性領域に有効に閉じ込めるた
めの埋め込み層として、近年、半導体中の深い準位を利
用した高抵抗半導体層を用いることが注目され盛んに研
究・開発がされている。高抵抗半導体層を埋め込み層に
用いた半導体レーザでは、p−n接合電流ブロック層を
活性領域への電流狭窄に用いていないため、寄生容量が
小さく高速変調が可能であることが知られている。(ア
プライド・フィジックス・レターズ(applied physics
letters)誌、第45巻、第4号、311頁) 高抵抗半導体層を埋め込み層に用いた半導体レーザの
従来例を第4図に示す。ストライプ状の活性層42の両側
を電子或いは正孔を捕獲する深い準位を有する高抵抗半
導体層44で埋め込み電流を有効に活性層に注入しようと
するものである。41,43はp形あるいはn形クラッド層
である。
In recent years, a high-resistance semiconductor layer using a deep level in a semiconductor has been used as a buried layer for effectively confining current only in the active region of a semiconductor laser and effectively confining light in the active region due to a difference in refractive index. Attention is being paid to research and development. It is known that a semiconductor laser using a high-resistance semiconductor layer as a buried layer does not use a pn junction current blocking layer for current confinement to an active region, and therefore has a small parasitic capacitance and can perform high-speed modulation. . (Applied physics letters
Letters, Vol. 45, No. 4, pp. 311) FIG. 4 shows a conventional example of a semiconductor laser using a high-resistance semiconductor layer as a buried layer. A buried current is to be effectively injected into the active layer on both sides of the stripe-shaped active layer by a high-resistance semiconductor layer 44 having a deep level for capturing electrons or holes. 41 and 43 are p-type or n-type cladding layers.

(発明が解決しようとする課題) 上述した従来の技術では、電流ブロック層44において
電子或いは正孔のいずれか一方のみを捕獲する半絶縁性
半導体層(SI)を使うため電流ブロック層44をp形クラ
ッド層とn形クラッド層とではさむ形になり、p/SI/n構
造が生じる。この部分ではダブルインジェクションが発
生し活性領域以外を流れる漏れ電流が流れる。電流ブロ
ック層が電子を捕獲する半絶縁性半導体層である場合は
p層からのホール電流が流れ、正孔を捕獲する半絶縁性
半導体層である場合はn層からの電子電流が流れ、活性
領域以外を流れる漏れ電流となり、しきい値電流の上
昇、外部微分量子効率の低下、最大出力の低下という半
導体レーザの特性の劣化を招いていた。このため、従来
の技術では、高抵抗半導体層を電流ブロック層に用いた
高性能な半導体レーザを得ることが困難であった。
(Problems to be Solved by the Invention) In the above-described conventional technique, the current blocking layer 44 is formed by using a semi-insulating semiconductor layer (SI) that captures only one of electrons and holes in the current blocking layer 44. The cladding layer is sandwiched between the n-type cladding layer and the n-type cladding layer, and a p / SI / n structure is generated. In this part, double injection occurs and a leakage current flows outside the active region. If the current blocking layer is a semi-insulating semiconductor layer that captures electrons, a hole current flows from the p-layer. If the current blocking layer is a semi-insulating semiconductor layer that captures holes, an electron current flows from the n-layer. Leakage current flows outside the region, resulting in deterioration of semiconductor laser characteristics such as an increase in threshold current, a decrease in external differential quantum efficiency, and a decrease in maximum output. For this reason, in the conventional technique, it has been difficult to obtain a high-performance semiconductor laser using a high-resistance semiconductor layer as a current blocking layer.

本発明の目的は、上記従来技術の欠点を改善し、優れ
た半導体レーザを提供することにある。
An object of the present invention is to improve the above-mentioned disadvantages of the prior art and to provide an excellent semiconductor laser.

(課題を解決するための手段) 本発明における半導体レーザは、半導体基板上にp型
及びn型のクラッド層及び活性層を有しかつ少なくとも
活性層を含むストライプ状のメサが形成され、このメサ
側面を電子または正孔を捕獲する深い不純物準位を有し
た高抵抗半導体層で埋め込むことによって電流ブロック
層とした高抵抗半導体層埋め込み型二重ヘテロ構造半導
体レーザにおいて、前記高抵抗半導体層中で深い不純物
準位を有する不純物のドーピングの割合が変化している
ことを特徴とする。
(Means for Solving the Problems) In a semiconductor laser according to the present invention, a stripe-shaped mesa having p-type and n-type cladding layers and an active layer and including at least the active layer is formed on a semiconductor substrate. In a high-resistance semiconductor layer-embedded double heterostructure semiconductor laser in which a side surface is buried with a high-resistance semiconductor layer having a deep impurity level for capturing electrons or holes, a current blocking layer is embedded in the high-resistance semiconductor layer. It is characterized in that the doping ratio of an impurity having a deep impurity level is changed.

(作用) 第5図(a)は、p型半導体層、深い電子捕獲準位を
有する半絶縁性半導体層、n型半導体層を接触し、順方
向バイアス電圧をかけたときのエネルギーバンドの概念
図である。また、第5図(b)は、p型半導体層、深い
正孔捕獲準位を有する半絶縁性半導体層、n型半導体層
を接触し、順方向バイアス電圧をかけたときのエネルギ
ーバンドの概念図である。
(Operation) FIG. 5 (a) shows the concept of the energy band when a forward bias voltage is applied by contacting a p-type semiconductor layer, a semi-insulating semiconductor layer having a deep electron trapping level, and an n-type semiconductor layer. FIG. FIG. 5 (b) shows the concept of the energy band when a forward bias voltage is applied by contacting a p-type semiconductor layer, a semi-insulating semiconductor layer having a deep hole trapping level, and an n-type semiconductor layer. FIG.

従来の高抵抗半導体層埋め込み型半導体レーザでは、
p型クラッド層と高抵抗半導体層とn型クラッド層が直
接つながっており、半導体レーザ駆動時には、順方向に
バイアス電圧がかけられるため、第5図(a)ないしは
(b)に示すエネルギーバンドの概念図と等価になる。
このため、深い電子捕獲準位を有する半絶縁性半導体層
の場合は、p型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。また、深い正孔捕獲準位を有する半絶縁性半導体層
の場合は、n型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。
In a conventional high-resistance semiconductor layer embedded semiconductor laser,
Since the p-type cladding layer, the high-resistance semiconductor layer and the n-type cladding layer are directly connected and a bias voltage is applied in the forward direction when the semiconductor laser is driven, the energy band shown in FIG. 5A or FIG. It becomes equivalent to a conceptual diagram.
Therefore, in the case of a semi-insulating semiconductor layer having a deep electron trap level, electrons and holes recombine near the interface between the p-type cladding layer and the semi-insulating semiconductor layer, and a recombination current flows. In the case of a semi-insulating semiconductor layer having a deep hole trapping level, electrons and holes recombine near the interface between the n-type cladding layer and the semi-insulating semiconductor layer, and a recombination current flows.

一方、第6図(a)に本発明の電流ブロック層のエネ
ルギーバンドの概念図を示す。図は、深い電子捕獲準位
を有する半絶縁性半導体層の場合で、n型半導体層付近
の電子捕獲準位密度を高くすることによりn型層から注
入される電子をより多く捕獲し、p型半導体層付近の電
子捕獲準位密度を低くすることによりp型半導体層から
注入される正孔と深い準位に捕獲された電子との再結合
を抑制することができる。次に、第6図(b)に本発明
の電流ブロック層のエネルギーバンドの概念図を示す。
図は、深い正孔捕獲準位を有する半絶縁性半導体層の場
合で、p型半導体層付近の正孔捕獲準位密度を高くする
ことによりp型半導体層から注入される正孔をより多く
捕獲し、n型半導体層付近の正孔捕獲準位密度を低くす
ることにより、n型半導体層から注入される電子と深い
準位に捕獲された正孔との再結合を抑制することができ
ると考えられる。
On the other hand, FIG. 6 (a) shows a conceptual diagram of the energy band of the current blocking layer of the present invention. The figure shows the case of a semi-insulating semiconductor layer having a deep electron trapping level. By increasing the electron trapping level density near the n-type semiconductor layer, more electrons injected from the n-type layer are trapped, and p By lowering the electron trap level density in the vicinity of the p-type semiconductor layer, recombination between holes injected from the p-type semiconductor layer and electrons captured at a deep level can be suppressed. Next, FIG. 6 (b) shows a conceptual diagram of the energy band of the current blocking layer of the present invention.
The figure shows the case of a semi-insulating semiconductor layer having a deep hole trapping level. By increasing the hole trapping level density near the p-type semiconductor layer, more holes are injected from the p-type semiconductor layer. By capturing and lowering the hole trap level density in the vicinity of the n-type semiconductor layer, recombination between electrons injected from the n-type semiconductor layer and holes trapped at a deep level can be suppressed. it is conceivable that.

以上述べたように、本発明による高抵抗層埋め込み型
半導体レーザにおいては、漏れ電流が抑制され、活性層
において注入電流が有効に光に変換されるため、低しき
い値電流、高い外部微分量子効率、高い光出力を期待す
ることができる。
As described above, in the high-resistance layer embedded semiconductor laser according to the present invention, the leakage current is suppressed, and the injection current is effectively converted into light in the active layer. Efficiency and high light output can be expected.

(実施例) 次に本発明について、図面を参照して説明する。第1
図は、本発明の第一実施例の図である。実施例において
は、長波長系材料である燐化インジウム(InP)系材料
の例を説明する。
(Example) Next, the present invention will be described with reference to the drawings. First
The figure is a diagram of the first embodiment of the present invention. In the embodiment, an example of indium phosphide (InP) -based material which is a long-wavelength-based material will be described.

まず、(100)面の出た硫黄(S)ドーピングn型InP
基板11上に有機金属気相成長法(MOVPE)を用いて、シ
リコン(Si)ドーピングn型InP層18[n=1×1018cm
-3]を厚さ1μm、発光波長1.55μmのバンドギャップ
を有するインジウム・ガリウム・ひ素、燐(InGaAsP)
活性層19を厚さ0.15μm、亜鉛(Zn)ドーピングp型In
P層20[p=1×1018cm-3]を厚さ1.5μm、Znドービン
グp型InGaAsPコンタクト層17[p=1×1019cm-3]を
厚さ0.5μm、それぞれ連続的にエピタキシャル成長す
る。次にフォトリソグラフィーの手法により、<011>
方向に厚み約2000Å、幅2μmのSiO2ストライプ状マス
クを300μm間隔で形成する。次に、化学エッチングに
よりp型InGaAsPコンタクト層17、p型InP層20,InGaAsP
活性層19,n型InP層18をメサストライプの高さが3.5μm
になるようにエッチングする。さらに、SiO2ストライプ
状マスクを残したまま、メサストライプの凹部分に鉄
(Fe)ドーピング高抵抗InP層12を厚さ3.5μmをMOVPE
により全体が平坦になるように選択エピタキシャル成長
する。第1図の右側に、このときのFeドーピング高抵抗
InP層のFeドーピング分布を示す。成長中にドーパント
原料の流量を変化させ、未捕獲トラップ濃度が基板側か
ら表面側に向かって1×1016cm-3から1×1015cm-3まで
変化するようにする。次に、SiO2ストライプ状マスクを
弗酸により除去した後、全体の厚さが120μm程度にな
るまで研磨し、p型半導体側、及びn型半導体基板側の
電極10を真空蒸着法により形成し、アニーリングした
後、個々の半導体レーザにへき開分離し、全加工を終了
し、第1図に断面を示す半導体レーザが出来上がる。
First, sulfur (S) -doped n-type InP with (100) plane
A silicon (Si) -doped n-type InP layer 18 [n = 1 × 10 18 cm] is formed on the substrate 11 by using a metal organic chemical vapor deposition (MOVPE).
-3 ] with indium-gallium-arsenic, phosphorus (InGaAsP) having a band gap of 1 μm in thickness and 1.55 μm in emission wavelength
The active layer 19 has a thickness of 0.15 μm and is doped with zinc (Zn) p-type In.
The P layer 20 [p = 1 × 10 18 cm −3 ] has a thickness of 1.5 μm, and the Zn doping p-type InGaAsP contact layer 17 [p = 1 × 10 19 cm −3 ] has a thickness of 0.5 μm. I do. Next, by photolithography, <011>
In the direction, SiO 2 stripe-shaped masks having a thickness of about 2000 ° and a width of 2 μm are formed at intervals of 300 μm. Next, the p-type InGaAsP contact layer 17, the p-type InP layer 20, and the InGaAsP
The active layer 19 and the n-type InP layer 18 have a mesa stripe height of 3.5 μm.
Etching so that Further, while the SiO 2 stripe-shaped mask is left, a 3.5 μm-thick iron (Fe) -doped high-resistance InP layer 12 is formed on the concave portion of the mesa stripe by MOVPE.
Selective epitaxial growth so that the whole becomes flat. The right side of Fig. 1 shows the high resistance of Fe doping at this time.
4 shows the distribution of Fe doping in an InP layer. During growth, the flow rate of the dopant material is changed so that the concentration of the untrapped trap changes from 1 × 10 16 cm −3 to 1 × 10 15 cm −3 from the substrate side toward the surface side. Next, after removing the SiO 2 stripe-shaped mask with hydrofluoric acid, it is polished until the entire thickness becomes about 120 μm, and the electrodes 10 on the p-type semiconductor side and the n-type semiconductor substrate side are formed by vacuum evaporation. After the annealing, the semiconductor laser is cleaved and separated into individual semiconductor lasers, and the entire processing is completed. Thus, a semiconductor laser whose cross section is shown in FIG. 1 is completed.

この半導体レーザでは、活性層以外を流れる無効電流
が殆ど無く、p−n結合をブロック層に用いたVSB型
(V−grooved Substrate Buried Heterostructure Las
ers)やDC−PBH型(Double Channel Planar Buried Het
erostructure Lasers)と同程度の10mA前後のしきい値
電流、及び30%前後の片面外部微分量子効率が得られ
る。更に、厚さ2〜3μmの高抵抗半導体層を電流ブロ
ック層に用いているので、寄生容量は4〜5pFで、数ギ
ガビット毎秒(Gb/sec)クラスの光通信システム用光源
として実用的に十分使用できる。
In this semiconductor laser, there is almost no reactive current flowing through portions other than the active layer, and a VSB type (V-grooved Substrate Buried Heterostructure Lass) using a pn bond as a block layer.
ers) and DC-PBH type (Double Channel Planar Buried Het
A threshold current of about 10 mA, comparable to that of erostructure lasers, and a single-sided external differential quantum efficiency of about 30% are obtained. Further, since a high resistance semiconductor layer having a thickness of 2 to 3 μm is used for the current blocking layer, the parasitic capacitance is 4 to 5 pF, which is practically sufficient as a light source for an optical communication system of several gigabits per second (Gb / sec) class. Can be used.

次に、第2図は、本発明の第2実施例の図である。ま
ず、(100)面の出たSドーピングn型InP基板11上にMO
VPEを用いて、Siドーピングn型InP層18[n=1×1018
cm-3]を厚さ1μm、発光波長1.55μmのバンドギャッ
プを有するInGaAsP活性層19を厚さ0.15μm、Znドーピ
ングp型InP層20[p=1×1018cm-3]を厚さ1.5μm、
Znドービングp型InGaAsPコンタクト層17[p=1×10
18cm-3]を厚さ0.5μm、それぞれ連続的にエピタキシ
ャル成長する。次にフォトリソグラフィーの手法によ
り、<011>方向に厚み約2000Å、幅2μmのSiO2スト
ライプ状マスクを300μm間隔で形成する。次に、化学
エッチングによりp型InGaAsPコンタクト層17,p型InP層
20,InGaAsP活性層19,n型InP層18をメサストライプの高
さが3.5μmになるようにエッチングする。さらに、SiO
2ストライプ状マスクを残したまま、メサストライプの
凹部分にチタン(Ti)ドーピング高抵抗InP層15を厚さ
3.5μmをMOVPEにより全体が平坦になるように選択エピ
タキシャル成長する。第2図の右側に、このときのTiド
ーピング高抵抗InP層15のTiドーピング分布を示す。成
長中にドーパント原料の流量を変化させ、未捕獲トラッ
プ濃度が基板側から表面側にむかって、1×1015cm-3
ら1×1016cm-3まで変化するようにする。次に、SiO2
トライプ状マスクを弗酸により除去した後、全体の厚さ
が120μm程度になるまで研磨し、p型半導体側、及び
n型半導体基板側の電極10を真空蒸着法により形成し、
アニーリングした後、個々の半導体レーザにへき開分離
し、全加工を終了し、第2図に断面を示す半導体レーザ
が出来上がる。この半導体レーザでは、10mA前後のしき
い値電流、及び30%前後の片面外部微分量子効率が得ら
れる。更に、厚さ2〜3μmの高抵抗半導体層を電流ブ
ロック層に用いているので、寄生容量は、4〜5pFで、
数ギガビット毎秒(Gb/sec)クラスの光通信システム用
光源として実用的に十分使用できる。
Next, FIG. 2 is a diagram of a second embodiment of the present invention. First, the MO is placed on the S-doped n-type InP substrate 11 with the (100) plane.
Using VPE, the Si-doped n-type InP layer 18 [n = 1 × 10 18
cm −3 ] is 1 μm in thickness, the InGaAsP active layer 19 having a band gap of an emission wavelength of 1.55 μm is 0.15 μm in thickness, and the Zn-doped p-type InP layer 20 [p = 1 × 10 18 cm −3 ] is 1.5 in thickness. μm,
Zn doping p-type InGaAsP contact layer 17 [p = 1 × 10
18 cm −3 ] is epitaxially grown continuously with a thickness of 0.5 μm. Next, SiO 2 stripe-shaped masks having a thickness of about 2000 mm and a width of 2 μm are formed at 300 μm intervals in the <011> direction by a photolithography technique. Next, the p-type InGaAsP contact layer 17 and the p-type InP layer are
20, the InGaAsP active layer 19 and the n-type InP layer 18 are etched so that the height of the mesa stripe is 3.5 μm. In addition, SiO
2 While leaving the stripe-shaped mask, a titanium (Ti) -doped high-resistance InP layer 15
Selective epitaxial growth of 3.5 μm is performed by MOVPE so that the whole becomes flat. The right side of FIG. 2 shows the Ti doping distribution of the Ti-doped high-resistance InP layer 15 at this time. During growth, the flow rate of the dopant material is changed so that the concentration of the untrapped trap changes from 1 × 10 15 cm −3 to 1 × 10 16 cm −3 from the substrate side to the surface side. Next, after removing the SiO 2 stripe-shaped mask with hydrofluoric acid, it is polished until the entire thickness becomes about 120 μm, and the electrodes 10 on the p-type semiconductor side and the n-type semiconductor substrate side are formed by vacuum evaporation. ,
After annealing, the semiconductor laser is cleaved and separated into individual semiconductor lasers, and the entire processing is completed. Thus, a semiconductor laser whose cross section is shown in FIG. 2 is completed. In this semiconductor laser, a threshold current of about 10 mA and a single-sided external differential quantum efficiency of about 30% can be obtained. Further, since a high resistance semiconductor layer having a thickness of 2 to 3 μm is used for the current blocking layer, the parasitic capacitance is 4 to 5 pF,
It can be practically used as a light source for optical communication systems of several gigabits per second (Gb / sec) class.

次に、第3図は、本発明の第3実施例の図である。第
1図に示す実施例に於て、Feのドーピング分布が第3図
の右側に示すようにn型半導体18に接する部分とp型半
導体20に接する部分で急激に変化している場合である。
この半導体レーザは10mA前後のしきい値電流、及び30%
前後の片面外部微分量子効率が得られる。更に、厚さ2
〜3μmの高抵抗半導体層を電流ブロック層に用いてる
ゆえ、寄生容量は,4〜5pFで、数ギガビット毎病(Gb/se
c)クラスの光通信システム用光源として実用的に十分
使用できる。
Next, FIG. 3 is a diagram of a third embodiment of the present invention. In the embodiment shown in FIG. 1, the doping distribution of Fe changes abruptly in a portion in contact with the n-type semiconductor 18 and in a portion in contact with the p-type semiconductor 20, as shown on the right side of FIG. .
This semiconductor laser has a threshold current of around 10mA and 30%
One-sided external differential quantum efficiency before and after is obtained. Furthermore, thickness 2
Since the high-resistance semiconductor layer of about 3 μm is used for the current blocking layer, the parasitic capacitance is 4 to 5 pF, and the disease is several gigabits every (Gb / se).
c) It can be practically used as a light source for optical communication systems of the class.

なお、Tiをドーパントする場合はドーピング濃度の変
化の仕方がFeの場合と逆になる。
When Ti is used as a dopant, the manner of changing the doping concentration is opposite to that when Fe is used.

また、基板がp型の場合については第1図、第2図、
第3図に示す電流ブロック層のドーピング分布はまった
く逆の形になる。
FIGS. 1 and 2 show the case where the substrate is p-type.
The doping distribution of the current blocking layer shown in FIG. 3 has exactly the opposite shape.

(発明の効果) 以上に説明したように本発明は、電流ブロック層に電
子または正孔を捕獲する深い準位を有した半絶縁性半導
体層を用い、このドーピング分布を変えることにより、
高抵抗半導体埋め込み型半導体レーザの低しきい値電
流、高い外部微分量子効率、超高速変調特性を実現でき
る効果がある。
(Effects of the Invention) As described above, the present invention uses a semi-insulating semiconductor layer having a deep level for capturing electrons or holes in a current blocking layer, and by changing this doping distribution,
This has the effect of realizing a low threshold current, a high external differential quantum efficiency, and an ultra-high-speed modulation characteristic of a high-resistance semiconductor embedded semiconductor laser.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明による高抵抗半導体埋め込み型半導体
レーザの第一の実施例を示す図である。第2図は、本発
明による高抵抗半導体埋め込み型半導体レーザのの第二
の実施例を示す図である。第3図は、本発明による高抵
抗半導体埋め込み型半導体レーザの第三の実施例を示す
図である。第4図は、従来の高抵抗電流ブロック層を有
する半導体レーザの構造を示す断面図である。第5図
(a)は、n型半導体層、深い電子トラップ準位を有す
る半絶縁性半導体層、p型半導体層が接し、これに順バ
イアスがかけられたときのバンド構造を示す概念図であ
る。第5図(b)は、n型半導体層、深い正孔トラップ
準位を有する半絶縁性半導体層、p型半導体層が接し、
これに順バイアスがかけられたときのバンド構造を示す
概念図である。第6図(a)は、n型半導体層、深い電
子トラップ準位を有する半絶縁性半導体層、p型半導体
層が接したときのバンド構造を示す概念図である。但
し、n型半導体付近のドーピングを多くし、p型半導体
付近のドーピングを少なくしている。第6図(b)は、
n型半導体層、深い正孔トラップ準位を有する半絶縁性
半導体層、p型半導体層が接したときのバンド構造を示
す概念図である。但し、n型半導体付近のドーピングを
少なくし、p型半導体付近のドーピングを多くしてい
る。 10;電極、11;n型InP基板、12;Feドーピング高抵抗InP
層、15;Tiドーピング高抵抗InP層、17;p型InGaAsPコン
タクト層、18;n型InP層、19;InGaAsP活性層、20;p型InP
層、40;半導体基板、41;第1のクラッド層、42;活性
層、43;第2のクラッド層、44;高抵抗半導体層、45;コ
ンタクト層、46;絶縁膜、47;電極、48;電極。
FIG. 1 is a diagram showing a first embodiment of a high-resistance semiconductor embedded semiconductor laser according to the present invention. FIG. 2 is a view showing a second embodiment of the high-resistance semiconductor embedded semiconductor laser according to the present invention. FIG. 3 is a view showing a third embodiment of a high-resistance semiconductor embedded semiconductor laser according to the present invention. FIG. 4 is a sectional view showing the structure of a conventional semiconductor laser having a high-resistance current blocking layer. FIG. 5 (a) is a conceptual diagram showing a band structure when an n-type semiconductor layer, a semi-insulating semiconductor layer having a deep electron trap level, and a p-type semiconductor layer are in contact with each other and forward biased. is there. FIG. 5B shows an n-type semiconductor layer, a semi-insulating semiconductor layer having a deep hole trap level, and a p-type semiconductor layer,
FIG. 3 is a conceptual diagram showing a band structure when a forward bias is applied to this. FIG. 6A is a conceptual diagram showing a band structure when an n-type semiconductor layer, a semi-insulating semiconductor layer having a deep electron trap level, and a p-type semiconductor layer are in contact with each other. However, doping near the n-type semiconductor is increased and doping near the p-type semiconductor is reduced. FIG. 6 (b)
FIG. 3 is a conceptual diagram showing a band structure when an n-type semiconductor layer, a semi-insulating semiconductor layer having a deep hole trap level, and a p-type semiconductor layer are in contact with each other. However, doping near the n-type semiconductor is reduced and doping near the p-type semiconductor is increased. 10; electrode; 11; n-type InP substrate; 12; Fe-doped high-resistance InP
Layer, 15; Ti-doped high-resistance InP layer, 17; p-type InGaAsP contact layer, 18; n-type InP layer, 19; InGaAsP active layer, 20; p-type InP
Layer, 40; semiconductor substrate, 41; first cladding layer, 42; active layer, 43; second cladding layer, 44; high-resistance semiconductor layer, 45; contact layer, 46; insulating film, 47; electrode, 48 ;electrode.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上にp型及びn型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を電子または正
孔を捕獲する深い不純物準位を有した高抵抗半導体層で
埋め込むことによって電流ブロック層とした高抵抗半導
体層埋め込み型二重ヘテロ構造半導体レーザにおいて、
前記高抵抗半導体層中で深い不純物準位を有する不純物
のドーピングの濃度が前記p型クラッド層に接する部分
とn型クラッド層に接する部分で異なるように変化して
いることを特徴とする高抵抗半導体層埋め込み型半導体
レーザ。
1. A semiconductor substrate having a p-type and n-type cladding layer and an active layer, and a mesa in a stripe shape including at least the active layer is formed. In a high-resistance semiconductor layer-embedded double heterostructure semiconductor laser that is buried with a high-resistance semiconductor layer having an impurity level to serve as a current blocking layer,
The high-resistance semiconductor layer is characterized in that the concentration of doping of an impurity having a deep impurity level in the portion in contact with the p-type cladding layer and the portion in contact with the n-type cladding layer are different from each other. Semiconductor laser with embedded semiconductor layer.
【請求項2】半導体基板上にp型及びn型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を電子を捕獲す
る不純物準位を有した高抵抗半導体層で埋め込むことに
よって電流ブロック層とした高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザにおいて、前記高抵抗半導
体層中で電子を捕獲する不純物準位を有する不純物のド
ーピングの濃度が、前記n型クラッド層に接する部分で
高く、前記p型クラッド層に接する部分で低いことを特
徴とする高抵抗半導体層埋め込み型半導体レーザ。
2. A semiconductor substrate having p-type and n-type cladding layers and an active layer, and a stripe-shaped mesa including at least the active layer is formed. A doping concentration of an impurity having an impurity level for trapping electrons in the high-resistance semiconductor layer in a high-resistance semiconductor layer-embedded double heterostructure semiconductor laser having a current blocking layer by being buried in the high-resistance semiconductor layer. Is high in a portion in contact with the n-type cladding layer and low in a portion in contact with the p-type cladding layer.
【請求項3】半導体基板上にp型及びn型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を正孔を捕獲す
る不純物準位を有した高抵抗半導体層で埋め込むことに
よって電流ブロック層とした高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザにおいて、前記高抵抗半導
体層中で正孔を捕獲する不純物準位を有する不純物のド
ーピングの濃度が、前記p型クラッド層に接する部分で
高く、前記n型クラッド層に接する部分で低いことを特
徴とする高抵抗半導体層埋め込み型半導体レーザ。
3. A stripe-shaped mesa having a p-type and n-type cladding layer and an active layer on a semiconductor substrate and including at least the active layer, and an impurity level trapping holes on the side surface of the mesa. Doping of an impurity having an impurity level for trapping holes in the high-resistance semiconductor layer in the high-resistance semiconductor layer-embedded double heterostructure semiconductor laser which is buried with a high-resistance semiconductor layer having A high-resistance semiconductor layer-embedded semiconductor laser, wherein the concentration of the semiconductor layer is high in a portion in contact with the p-type cladding layer and low in a portion in contact with the n-type cladding layer.
JP1139522A 1989-05-31 1989-05-31 High-resistance semiconductor layer embedded semiconductor laser Expired - Fee Related JP2780337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1139522A JP2780337B2 (en) 1989-05-31 1989-05-31 High-resistance semiconductor layer embedded semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1139522A JP2780337B2 (en) 1989-05-31 1989-05-31 High-resistance semiconductor layer embedded semiconductor laser

Publications (2)

Publication Number Publication Date
JPH0354882A JPH0354882A (en) 1991-03-08
JP2780337B2 true JP2780337B2 (en) 1998-07-30

Family

ID=15247250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1139522A Expired - Fee Related JP2780337B2 (en) 1989-05-31 1989-05-31 High-resistance semiconductor layer embedded semiconductor laser

Country Status (1)

Country Link
JP (1) JP2780337B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765987B2 (en) * 2001-02-15 2006-04-12 ユーディナデバイス株式会社 Manufacturing method of semiconductor device
JP2003060309A (en) * 2001-08-21 2003-02-28 Sumitomo Electric Ind Ltd Semiconductor laser
JP6529048B2 (en) * 2017-09-22 2019-06-12 株式会社ソディック Method of manufacturing light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477979A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Embedded type semiconductor laser device

Also Published As

Publication number Publication date
JPH0354882A (en) 1991-03-08

Similar Documents

Publication Publication Date Title
JP2010010622A (en) Semiconductor optical device
JP2780337B2 (en) High-resistance semiconductor layer embedded semiconductor laser
JP2550714B2 (en) High-resistance semiconductor layer embedded semiconductor laser
JP2001509638A (en) Laser diode of the type with buried heterostructure
JPH03133189A (en) Highly resistive semiconductor layer buried type semiconductor laser
US11271369B2 (en) Semiconductor laser and method for manufacturing same
JP2738040B2 (en) Semiconductor light emitting device
JP2869995B2 (en) Method of manufacturing semiconductor laser with embedded high-resistance semiconductor layer
JPH0537084A (en) Semiconductor laser device
JP3199329B2 (en) Method of manufacturing semiconductor laser device
JPS6261383A (en) Semiconductor laser and manufacture thereof
JP2550718B2 (en) High-resistance embedded semiconductor laser and manufacturing method thereof
JPH0511674B2 (en)
JPS6346789A (en) Buried high resistance type semiconductor laser
JPH01241886A (en) Semiconductor laser
JPH053362A (en) Ridged waveguide type semiconductor laser
JP2716717B2 (en) Semiconductor laser device
JPH03174793A (en) Semiconductor laser
JPH0443690A (en) Semiconductor laser element
JP2921053B2 (en) Semiconductor light emitting device
JPS6136720B2 (en)
JPS622718B2 (en)
JPS63122190A (en) Manufacture of semiconductor light-emitting device
JPH07142697A (en) Optical semiconductor device
JPH0697707B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees