JP2738040B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JP2738040B2
JP2738040B2 JP18431789A JP18431789A JP2738040B2 JP 2738040 B2 JP2738040 B2 JP 2738040B2 JP 18431789 A JP18431789 A JP 18431789A JP 18431789 A JP18431789 A JP 18431789A JP 2738040 B2 JP2738040 B2 JP 2738040B2
Authority
JP
Japan
Prior art keywords
layer
type
confinement layer
light emitting
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18431789A
Other languages
Japanese (ja)
Other versions
JPH0349282A (en
Inventor
俊一 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18431789A priority Critical patent/JP2738040B2/en
Publication of JPH0349282A publication Critical patent/JPH0349282A/en
Application granted granted Critical
Publication of JP2738040B2 publication Critical patent/JP2738040B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は、半導体発光装置の電流及び発生光の閉じ込
め層形成に関するものである。 ここで半導体発光装置というのは端面発光型で埋め込
み型の半導体レーザ、発光ダイオードを指す。基板がp
型であっても、n型であっても本発明は適用できるが、
簡単のため主にp型について説明する。
The present invention relates to forming a confinement layer for current and generated light in a semiconductor light emitting device. Here, the term “semiconductor light emitting device” means an edge emitting type buried type semiconductor laser or light emitting diode. Substrate is p
The present invention can be applied to both n-type and n-type,
For simplicity, the p-type will be mainly described.

【従来の技術】[Prior art]

半導体発光装置において、効率良く、光を発生させる
ことが重要である。 注入した電流を、発光領域に集中させて光に変換し、
加えて発生した光を屈折率差を利用して閉じ込めるため
埋め込み型の構造の半導体発光素子が広く利用されてい
る。これは基板の上の中央に発光領域を、その両側に閉
じ込め層を形成したものである。 注入電流を発光領域内へ有効に閉じ込めるため、閉じ
込め層が非常に重要な役割を果たす。閉じ込め層は半導
体発光装置の性能を大きく支配する因子である。 これまでは、導電型の違いを利用して電流狭窄してい
た。p型基板から中央にある発光領域にのみ電流が流れ
るように、閉じ込め層はpn接合が逆バイアスされるよう
にしてある。逆バイアスされているので、閉じ込め層に
は電流が流れない。 しかし、導電型の違いを利用するものは高注入領域で
原理的に漏れ電流が発生する。pn接合の逆バイアスを電
流が通り抜ける可能性があるからである。漏れ電流があ
ると、光出力が劣化する。 そこで、n型InP基板を使う半導体レーザの場合にFe
を添加した閉じ込め層を用いた構造が提案された。 閉じ込め層にFeを添加すると、Feが深い準位のアクセ
プターとなり、電子を捕獲するので、高抵抗になる。例
えば比抵抗が107Ωcmになる。このような閉じ込め層を
持つ埋め込み型半導体発光装置は原理的に漏れ電流の少
ない半導体発光装置とすることができる。 しかし、この方法によってp型半導体に隣接して閉じ
込め層を形成した場合には、nクラッド層−高抵抗層−
p層のPIN構造となる。高抵抗の閉じ込め層に、p層よ
りホールが注入される。 高抵抗といっても、Feを添加した層は電子トラップ形
の半絶縁層である。Feのトラップ準位は注入されたホー
ルを捕獲できず、ホールが閉じ込め層に流入する。これ
に伴って電子が流入する。いわゆるダブルインジェクシ
ョンが起こる。このため閉じ込め層を通る電流漏れが起
こる。P型基板の場合、Feを添加した閉じ込め層では電
流狭窄が十分に行えないことが分かった。 そこでこれに加えて改良提案がなされた。閉じ込め層
にp型不純物であるホールを捕獲するTiをFeとともに添
加するというものである。 Inst.Phys.Conf.Ser.No.91:Chapter 3 Gallium Arsen
ide and Related compound,Heraklion,Greece,1987 A.
G.Demtai,C.H.Joyner & T.W.Weidman“Ti−Fe Co−dop
ed semi−insulating InP grown by MOVPE"283(1987) Feにより電子を、Tiによりホールを捕獲する。こうし
て電流に寄与する正負のキャリアを捕獲して、閉じ込め
層の高抵抗(ρ〜107Ω・cm)を電子に対してもホール
に対しても維持するようにしている。こうして、狭い発
光領域に電流と発生光を閉じ込める。
In a semiconductor light emitting device, it is important to generate light efficiently. The injected current is converted to light by focusing on the light emitting area,
In addition, a semiconductor light emitting device having a buried type structure is widely used to confine generated light by utilizing a difference in refractive index. In this method, a light emitting region is formed at the center on a substrate, and confinement layers are formed on both sides thereof. The confinement layer plays a very important role to effectively confine the injected current in the light emitting region. The confinement layer is a factor that largely controls the performance of the semiconductor light emitting device. Heretofore, current constriction has been performed using the difference in conductivity type. The confinement layer is configured so that the pn junction is reverse-biased so that current flows only from the p-type substrate to the central light emitting region. Because of the reverse bias, no current flows in the confinement layer. However, a device utilizing a difference in conductivity type generates a leakage current in a high injection region in principle. This is because current may pass through the reverse bias of the pn junction. If there is a leakage current, the light output deteriorates. Therefore, in the case of a semiconductor laser using an n-type InP substrate, Fe
A structure using a confinement layer to which is added is proposed. When Fe is added to the confinement layer, Fe becomes an acceptor having a deep level and captures electrons, so that the resistance becomes high. For example, the specific resistance becomes 10 7 Ωcm. The buried semiconductor light emitting device having such a confinement layer can be a semiconductor light emitting device having a small leakage current in principle. However, when the confinement layer is formed adjacent to the p-type semiconductor by this method, the n-cladding layer—the high-resistance layer—
It has a p-layer PIN structure. Holes are injected into the high-resistance confinement layer from the p-layer. Even with high resistance, the layer to which Fe is added is an electron trapping type semi-insulating layer. The trap level of Fe cannot capture the injected holes, and the holes flow into the confinement layer. With this, electrons flow. So-called double injection occurs. This causes current leakage through the confinement layer. In the case of the P-type substrate, it was found that the current confinement could not be sufficiently performed in the confinement layer to which Fe was added. Therefore, in addition to this, an improvement proposal was made. That is, Ti for capturing holes, which is a p-type impurity, is added to the confinement layer together with Fe. Inst.Phys.Conf.Ser.No.91: Chapter 3 Gallium Arsen
ide and Related compound, Heraklion, Greece, 1987 A.
G. Demtai, CH Joyner & TWWeidman “Ti-Fe Co-dop
ed semi-insulating InP grown by MOVPE "283 (1987) Electrons are captured by Fe and holes are captured by Ti. Positive and negative carriers contributing to the current are captured in this way, and the high resistance of the confinement layer (ρ to 10 7 Ω · cm) for both electrons and holes, thus confining current and generated light in a narrow emission region.

【発明が解決しようとする課題】[Problems to be solved by the invention]

前記において提案された方法では、閉じ込め層にFeと
Tiの両元素を一緒に添加する。このため閉じ込め層の結
晶中の各元素の添加量を均一に制御することが極めて難
しい。 実際に試みてみると、高抵抗の結晶を再現性良く成長
させることができなかった。例えば結晶中に一方の元素
が偏析したりして結晶性が悪くなることもあった。そう
して偏析部を通して電流が漏れるという欠点があった。 III−V族化合物半導体のp型またはn型基板に発光
領域と閉じ込め層を設ける埋め込み型半導体発光装置で
あって、電流注入量が大きい時でも、漏れ電流のないよ
うにした閉じ込め層を有する半導体発光装置を提供する
ことが本発明の目的である。
In the method proposed above, the confinement layer contains Fe and
Both elements of Ti are added together. For this reason, it is extremely difficult to uniformly control the addition amount of each element in the crystal of the confinement layer. When actually tried, a high-resistance crystal could not be grown with good reproducibility. For example, one element may be segregated in the crystal, and the crystallinity may be deteriorated. Thus, there is a disadvantage that current leaks through the segregation part. A buried semiconductor light-emitting device having a light-emitting region and a confinement layer provided on a p-type or n-type substrate of a group III-V compound semiconductor, wherein the semiconductor has a confinement layer for preventing leakage current even when a large amount of current is injected. It is an object of the present invention to provide a light emitting device.

【課題を解決するための手段】[Means for Solving the Problems]

本発明の半導体発光装置は、p型基板の場合は、 p型半導体基板に、 III−V族化合物半導体から成る発光領域を中央に、 電流及び発生光の閉じ込め層をを側方に上下2層形成
した半導体発光装置であって、 発光領域及び該p型半導体基板に隣接して設けられる
第一の電流及び発生光の閉じ込め層はTiを添加して高抵
抗化したものから成り、 n型半導体層に隣接し第一の閉じ込め層上に形成され
る第2の電流及び発生光の閉じ込め層はFeを添加して高
抵抗化したものから成る ようにしたものである。 n型基板の場合は、 n型半導体基板に、 III−V族化合物半導体から成る発光領域を中央に、 電流及び発生光の閉じ込め層をを側方に上下2層形成
した半導体発光装置であって、 発光領域及び該n型半導体基板に隣接して設けられる
第一の電流及び発生光の閉じ込め層はFeを添加して高抵
抗化したものから成り、 p型半導体層に隣接し第一の閉じ込め層上に形成され
る第二の電流及び発生光の閉じ込め層はTiを添加して高
抵抗化したものから成る ようにしたものである。 図面によって説明する。 第1図はp型InPを基板とする本発明の半導体発光装
置の構成例を示す断面図である。本発明は任意のIII−
V族半導体を用いる半導体発光装置に適用できるが、こ
こではInP基板のものを例にとる。 1はn−InPクラッド層、2はInGaAsP活性層、3はp
−InPクラッド層、4はp型InP基板、5はTiを添加した
InP層、6はFeを添加したInP層である。 p型基板4の上に、中央には発光領域が、その側方に
は閉じ込め層が設けられる。 発光領域は、p−InPクラッド層3、InGaAsP活性層
2、n−InPクラッド層1よりなる。電流はp−InPクラ
ッド層3、InGaAsP活性層2、n−InPクラッド層1の順
に流れる。 閉じ込め層は、発光領域の両側に形成された上下2層
よりなっている。第1層はTi−dope InP5である。第2
層はFe−doped InP6である。 P型基板4及び活性層2(発光領域)に隣接する第1
の閉じ込め層をTiのみを添加したInP層5とする。つま
りp型層に接する部分をTi−dope閉じ込め層とする。 その上のn型クラッド層と接する第2の閉じ込め層は
Feのみを添加したInP層としている。 つまりTiをドープした第1の閉じ込め層では、ホール
を捕獲することができるので、p型領域に隣接させる。 Feをドープした第2の閉じ込め層では、電子を捕獲で
きるので、n型層に隣接して設ける。 2層からなる閉じ込め層は、隣接する半導体層の多数
キャリヤが流入しても、それらををそれぞれ捕獲するの
で両層とも高抵抗の結晶になる。 2層の閉じ込め層の作用により、注入電流を狭窄でき
る。
In the semiconductor light emitting device of the present invention, in the case of a p-type substrate, the p-type semiconductor substrate has a light-emitting region made of a group III-V compound semiconductor at the center, and a current and generated light confinement layer on the side and upper and lower layers. The light emitting region and the first current and generated light confinement layer provided adjacent to the light emitting region and the p-type semiconductor substrate are made of a material having a high resistance by adding Ti, and an n-type semiconductor. The second current and generated light confinement layer formed on the first confinement layer adjacent to the layer is made of a material having high resistance by adding Fe. In the case of an n-type substrate, a semiconductor light-emitting device in which an n-type semiconductor substrate, a light-emitting region made of a group III-V compound semiconductor is formed in the center, and a current and generated light confinement layer is formed on upper and lower two sides. The first current and generated light confinement layer provided adjacent to the light emitting region and the n-type semiconductor substrate is made of a material having high resistance by adding Fe, and the first confinement layer adjacent to the p-type semiconductor layer. The second current and generated light confinement layer formed on the layer is made of a material having high resistance by adding Ti. This will be described with reference to the drawings. FIG. 1 is a sectional view showing a configuration example of a semiconductor light emitting device of the present invention using p-type InP as a substrate. The present invention relates to any III-
The present invention can be applied to a semiconductor light emitting device using a group V semiconductor, but here, an InP substrate is used as an example. 1 is an n-InP cladding layer, 2 is an InGaAsP active layer, 3 is p
-InP cladding layer, 4 is p-type InP substrate, 5 is Ti added
InP layer 6 is an InP layer to which Fe is added. On the p-type substrate 4, a light emitting region is provided in the center, and a confinement layer is provided on the side. The light emitting region includes a p-InP cladding layer 3, an InGaAsP active layer 2, and an n-InP cladding layer 1. The current flows in the order of the p-InP cladding layer 3, the InGaAsP active layer 2, and the n-InP cladding layer 1. The confinement layer is composed of two upper and lower layers formed on both sides of the light emitting region. The first layer is Ti-dope InP5. Second
The layer is Fe-doped InP6. A first substrate adjacent to the P-type substrate 4 and the active layer 2 (light emitting region)
Is an InP layer 5 to which only Ti is added. That is, a portion in contact with the p-type layer is defined as a Ti-dope confinement layer. The second confinement layer in contact with the n-type cladding layer thereon is
The InP layer contains only Fe. That is, in the first confinement layer doped with Ti, holes can be captured, so that the first confinement layer is adjacent to the p-type region. Since the second confinement layer doped with Fe can capture electrons, it is provided adjacent to the n-type layer. The confinement layer consisting of two layers captures each of the majority carriers of the adjacent semiconductor layers even if they flow in, so that both layers become high-resistance crystals. The injection current can be narrowed by the action of the two confinement layers.

【作用】[Action]

この考案では、閉じ込め層を2層にし、その役割分担
を明確にしている。 ホールを捕獲できるTi−dope閉じ込め層をp型半導体
と隣接させる。電子を捕獲できるFe−dope閉じ込め層を
n型半導体と隣接させている。 p型に隣接するものはTiを添加した閉じ込め層である
ので、p型層から流入する多数キャリヤであるホールを
捕獲して、電流に寄与するキャリアを減らす。 n型に隣接するものは、Feを添加した閉じ込め層とし
て、n型層から流入する多数キャリヤである電子を捕獲
して電流に寄与するキャリアを減らす。 このように、閉じ込め層を2層に分け、それぞれの閉
じ込め層に添加する元素の種類を1種類に限定する。 1種類であるので、添加量を自由に的確に再現性良く
制御しながら、良好な単結晶を成長させることができ
る。 結晶性を悪化させず、なおかつ高抵抗である(ρ≧16
6Ω・cm)閉じ込め層を容易に成長させることができ
る。 閉じ込め層を高抵抗化することで安定した電流狭窄構
造が形成できる。このため電流の高注入領域でも電流漏
れの少ない半導体発光装置を作ることができる。
In this invention, the confinement layer is divided into two layers, and the roles of the confinement layers are clearly defined. A Ti-dope confinement layer capable of capturing holes is made adjacent to the p-type semiconductor. An Fe-dope confinement layer capable of capturing electrons is adjacent to the n-type semiconductor. Adjacent to the p-type is the confinement layer to which Ti is added, so that the holes, which are majority carriers flowing from the p-type layer, are captured to reduce carriers contributing to current. The one adjacent to the n-type serves as a confinement layer to which Fe is added, which captures electrons, which are majority carriers flowing from the n-type layer, and reduces the number of carriers contributing to current. Thus, the confinement layer is divided into two layers, and the type of element added to each confinement layer is limited to one type. Since there is only one kind, a good single crystal can be grown while controlling the amount of addition freely and accurately with good reproducibility. High resistance without deteriorating crystallinity (ρ ≧ 16
6 Ω · cm) The confinement layer can be easily grown. By increasing the resistance of the confinement layer, a stable current confinement structure can be formed. Therefore, a semiconductor light emitting device with less current leakage can be manufactured even in a high current injection region.

【実 施 例】【Example】

第1図は本発明の一実施例に係る半導体発光装置の断
面図である。 p型InP半導体基板4上に、p型InP層3と、InGaAsP
活性層2、およびn型InP層1をエピタキシャル成長し
ダブルヘテロ構造を形成する。これをエッチングにより
発光部を残したメサ形状に整形する。 エッチングした部分に、Ti及びFeを添加した閉じ込め
層としてのInP層5、6を別々に、順次積層したもので
ある。埋め込み型ダブルヘテロレーサーの一種である。 第1の閉じ込め層5には、Tiを〜1×1018cm-3程度添
加する。第2の閉じ込め層6には、Feを〜1×1016cm-3
程度添加する。それぞれの厚みは、1〜2μmの範囲で
制御する。 活性層の両サイドには必ずTiドープ閉じ込め層5が接
するようにする。n型InP層1の両側の大部分はFeドー
プ閉じ込め6が接するようにする。 このように電流と発生光の閉じ込め層を2層に形成す
るので、ダブルインジェクションによる電流漏れが原理
的に発生しない。電流の高注入領域においても漏れがみ
られず、効率よく発光する。 また、ホール及び電子を補償できる範囲で、FeとTiの
添加量を最小になるように制御したため、閉じ込め層の
結晶性も良好で、〜10V程度の耐圧がある。 FeとTiを一度に添加した従来技術の場合にみられる、
結晶性の悪化によるリークや面内のバラツキが低減す
る。閉じ込め層を2層にし、FeとTiの添加量を個々に制
御している為である。 閉じ込め層における、Fe、Tiの面内分布の均一性が向
上するので、本構造では閉じ込め層形成の再現性が良く
なり、歩留まりも向上する。 また本発明での閉じ込め層は、第2図の構造を有する
半導体レーザにも適用可能である。 p型InP基板10の上に、TiドープInP層5、FeドープIn
P層6を閉じ込め層としてエピタキシャル成長させる。
中央の発光部となる部分をくさび型にエッチングし、p
型InP層9、InGaAsP活性層8を形成した後、全体にn型
InP層7をエピタキシャル成長させる。 これは幾何学的に電流をより狭く狭窄できる。 この例においても、Tiドープ閉じ込め層5はp型InP
層9と活性層8に接している。Feドープ閉じ込め層6は
n型InP層に接している。
FIG. 1 is a sectional view of a semiconductor light emitting device according to one embodiment of the present invention. On a p-type InP semiconductor substrate 4, a p-type InP layer 3 and an InGaAsP
The active layer 2 and the n-type InP layer 1 are epitaxially grown to form a double hetero structure. This is shaped into a mesa shape leaving a light emitting portion by etching. The InP layers 5 and 6 as confinement layers to which Ti and Fe are added are separately and sequentially laminated on the etched portions. It is a kind of embedded double hetero racer. Ti is added to the first confinement layer 5 to about 1 × 10 18 cm −3 . The second confinement layer 6 contains Fe at ~ 1 × 10 16 cm −3.
Add about. Each thickness is controlled in the range of 1 to 2 μm. The Ti-doped confinement layer 5 is always in contact with both sides of the active layer. Most of the both sides of the n-type InP layer 1 are in contact with the Fe-doped confinement 6. As described above, since the current and generated light confinement layers are formed in two layers, current leakage due to double injection does not occur in principle. There is no leakage even in a high current injection region, and light is emitted efficiently. In addition, since the addition amounts of Fe and Ti are controlled to be the minimum within a range where holes and electrons can be compensated, the confinement layer has good crystallinity and a withstand voltage of about 10 V. Seen in the case of the conventional technology where Fe and Ti are added at once,
Leakage and in-plane variation due to deterioration of crystallinity are reduced. This is because the confinement layer has two layers, and the amounts of Fe and Ti added are individually controlled. Since the uniformity of the in-plane distribution of Fe and Ti in the confinement layer is improved, in this structure, the reproducibility of the formation of the confinement layer is improved, and the yield is improved. The confinement layer according to the present invention is also applicable to a semiconductor laser having the structure shown in FIG. On a p-type InP substrate 10, a Ti-doped InP layer 5, a Fe-doped InP
The P layer 6 is epitaxially grown as a confinement layer.
A central light emitting portion is etched in a wedge shape, and p
After forming the n-type InP layer 9 and the InGaAsP active layer 8, the n-type
The InP layer 7 is epitaxially grown. This can geometrically narrow the current narrower. Also in this example, the Ti-doped confinement layer 5 is a p-type InP
It is in contact with layer 9 and active layer 8. The Fe-doped confinement layer 6 is in contact with the n-type InP layer.

【発明の効果】【The invention's effect】

以上説明したように、本発明では添加物としてのFe及
びTiを含む結晶を、n型及びp型に各々の特徴を生かす
ように隣接させて、閉じ込め層を形成している。これに
より、再現性良く、発光効率の良い半導体レーザができ
る。 従来の問題点の一つであったFe及びTiの添加量の閉じ
込め層におけるバラツキが全くない。p型またはn型の
導電型と、前記導電型のものと接する結晶への添加物と
をうまく組み合わせる事で、半導体レーザの電流狭窄層
に使用できる。 そればかりでなく、光電子集積回路の素子間分離絶縁
層など、多目的に利用可能となる。
As described above, in the present invention, a confinement layer is formed by adjoining crystals containing Fe and Ti as additives so as to make use of their respective characteristics in n-type and p-type. Thereby, a semiconductor laser with good reproducibility and high luminous efficiency can be obtained. There is no variation in the confinement layer between the added amounts of Fe and Ti, which was one of the conventional problems. By properly combining a p-type or n-type conductivity type with an additive to a crystal in contact with the conductivity type, it can be used for a current confinement layer of a semiconductor laser. In addition, it can be used for various purposes such as an element isolation insulating layer of an optoelectronic integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例に係る半導体発光装置の断面
図。 第2図は本発明の他の実施例に係る半導体発光装置の断
面図。 第3図は従来技術のFeとTiを同時に添加した閉じ込め層
を有する半導体レーザ構造の断面図。 1……n型InP層 2……InGaAsP活性層 3……p型InP層 4……p型InP基板 5……TiドープInP層 6……FeドープInP層 7……n型InP層 8……InGaAsP活性層 9……p型InP層 10……p型InP層 11……Ti、FeドープInP層
FIG. 1 is a sectional view of a semiconductor light emitting device according to one embodiment of the present invention. FIG. 2 is a sectional view of a semiconductor light emitting device according to another embodiment of the present invention. FIG. 3 is a cross-sectional view of a conventional semiconductor laser structure having a confinement layer to which Fe and Ti are simultaneously added. DESCRIPTION OF SYMBOLS 1 ... n-type InP layer 2 ... InGaAsP active layer 3 ... p-type InP layer 4 ... p-type InP substrate 5 ... Ti-doped InP layer 6 ... Fe-doped InP layer 7 ... n-type InP layer 8 ... ... InGaAsP active layer 9 ... p-type InP layer 10 ... p-type InP layer 11 ... Ti, Fe doped InP layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】p型半導体基板に、III−V族化合物半導
体から成る発光領域を中央に、電流及び発生光の閉じ込
め層をを側方に上下2層形成した半導体発光装置であっ
て、発光領域及び該p型半導体基板に隣接して設けられ
る第一の電流及び発生光の閉じ込め層はTiを添加して高
抵抗化したものから成り、n型半導体層に隣接し第一の
閉じ込め層上に形成される第2の電流及び発生光の閉じ
込め層はFeを添加して高抵抗化したものから成ることを
特徴とする半導体発光装置。
1. A semiconductor light emitting device comprising a p-type semiconductor substrate and a light emitting region made of a group III-V compound semiconductor formed at the center and two upper and lower confining layers for current and generated light formed side by side. The first current and generated light confinement layer provided adjacent to the region and the p-type semiconductor substrate is made of a material having high resistance by adding Ti, and is formed on the first confinement layer adjacent to the n-type semiconductor layer. A semiconductor light emitting device characterized in that the second current and generated light confinement layer formed in the semiconductor light emitting device is formed by adding Fe to increase the resistance.
【請求項2】n型半導体基板に、III−V族化合物半導
体から成る発光領域を中央に、電流及び発生光の閉じ込
め層をを側方に上下2層形成した半導体発光装置であっ
て、発光領域及び該n型半導体基板に隣接して設けられ
る第一の電流及び発生光の閉じ込め層はFeを添加して高
抵抗化したものから成り、p型半導体層に隣接し第一の
閉じ込め層上に形成される第2の電流及び発生光の閉じ
込め層はTiを添加して高抵抗化したものから成ることを
特徴とする半導体発光装置。
2. A semiconductor light-emitting device comprising: an n-type semiconductor substrate; a light-emitting region made of a group III-V compound semiconductor formed at the center; The first current and generated light confinement layer provided adjacent to the region and the n-type semiconductor substrate is made of a material having high resistance by adding Fe, and is formed on the first confinement layer adjacent to the p-type semiconductor layer. The light emitting device according to claim 1, wherein the second current confinement layer formed therein has a high resistance by adding Ti.
JP18431789A 1989-07-17 1989-07-17 Semiconductor light emitting device Expired - Fee Related JP2738040B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18431789A JP2738040B2 (en) 1989-07-17 1989-07-17 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18431789A JP2738040B2 (en) 1989-07-17 1989-07-17 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH0349282A JPH0349282A (en) 1991-03-04
JP2738040B2 true JP2738040B2 (en) 1998-04-08

Family

ID=16151220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18431789A Expired - Fee Related JP2738040B2 (en) 1989-07-17 1989-07-17 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2738040B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550714B2 (en) * 1989-07-21 1996-11-06 日本電気株式会社 High-resistance semiconductor layer embedded semiconductor laser
JP2013182976A (en) * 2012-03-01 2013-09-12 Mitsubishi Electric Corp Buried type optical semiconductor element
JP2017188558A (en) * 2016-04-05 2017-10-12 日本電信電話株式会社 Semiconductor optical element

Also Published As

Publication number Publication date
JPH0349282A (en) 1991-03-04

Similar Documents

Publication Publication Date Title
JPH0766994B2 (en) Semiconductor laser device
JP2010010622A (en) Semiconductor optical device
JP2738040B2 (en) Semiconductor light emitting device
JPH0513882A (en) Semiconductor optical element using wide band gap material for p-n current blocking layer
US7271422B2 (en) Semiconductor optical device
JP2780337B2 (en) High-resistance semiconductor layer embedded semiconductor laser
JP2550714B2 (en) High-resistance semiconductor layer embedded semiconductor laser
US20210044090A1 (en) Semiconductor laser and method for manufacturing same
JP2680804B2 (en) Semiconductor laser
JPH03133189A (en) Highly resistive semiconductor layer buried type semiconductor laser
JP2536044B2 (en) Semiconductor laser device
JPH03203282A (en) Semiconductor laser diode
JPH0239483A (en) Semiconductor laser diode and manufacture thereof
JPS62279688A (en) Manufacture of semiconductor laser element
JPS61139082A (en) Semiconductor light-emitting device
JPH05226774A (en) Semiconductor laser element and its production
JPS6346789A (en) Buried high resistance type semiconductor laser
JPS5884485A (en) Buried hetero-structure semiconductor laser
JPH027488A (en) Buried heterostructure semiconductor laser
JPH05129723A (en) Buried heterostructure semiconductor laser and manufacture thereof
JPH0443690A (en) Semiconductor laser element
JPS5831593A (en) Light integrating element
JPH02114676A (en) Semiconductor light emitting element and manufacture thereof
JPH01262687A (en) Semiconductor laser device
JPS5871680A (en) Semiconductor laser

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees