JP2768168B2 - 楽音合成装置 - Google Patents
楽音合成装置Info
- Publication number
- JP2768168B2 JP2768168B2 JP4250184A JP25018492A JP2768168B2 JP 2768168 B2 JP2768168 B2 JP 2768168B2 JP 4250184 A JP4250184 A JP 4250184A JP 25018492 A JP25018492 A JP 25018492A JP 2768168 B2 JP2768168 B2 JP 2768168B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- variable
- algorithm
- nonlinear
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/06—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour
- G10H1/16—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour by non-linear elements
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H5/00—Instruments in which the tones are generated by means of electronic generators
- G10H5/007—Real-time simulation of G10B, G10C, G10D-type instruments using recursive or non-linear techniques, e.g. waveguide networks, recursive algorithms
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/131—Mathematical functions for musical analysis, processing, synthesis or composition
- G10H2250/155—Graham function, i.e. mathematical description of the fluid dynamics of air flowing through a gap, where there is a given pressure differential on either side of the gap, e.g. to model air velocity in wind instruments for physical modeling sound synthesis
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/315—Sound category-dependent sound synthesis processes [Gensound] for musical use; Sound category-specific synthesis-controlling parameters or control means therefor
- G10H2250/461—Gensound wind instruments, i.e. generating or synthesising the sound of a wind instrument, controlling specific features of said sound
- G10H2250/465—Reed instrument sound synthesis, controlling specific features of said sound
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/471—General musical sound synthesis principles, i.e. sound category-independent synthesis methods
- G10H2250/511—Physical modelling or real-time simulation of the acoustomechanical behaviour of acoustic musical instruments using, e.g. waveguides or looped delay lines
- G10H2250/521—Closed loop models therefor, e.g. with filter and delay line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、非線形テーブルを持
つ閉ループ回路を備え、自然楽器の発音機構をシミュレ
ートする音源に用いて好適な楽音合成装置に関する。
つ閉ループ回路を備え、自然楽器の発音機構をシミュレ
ートする音源に用いて好適な楽音合成装置に関する。
【０００２】
【従来の技術】図２１は従来の楽音合成回路の１つであ
るハンマー打弦アルゴリズム構成を示すブロック図であ
る（以下、第１の楽音合成回路という）。この第１の楽
音合成回路では、ピアノなどの自然楽器の発音メカニズ
ムを忠実にシミュレートすることによって、より自然楽
器音に近い楽音を合成し発音するように構成されてい
る。図において、第１の楽音合成回路は、自然楽器にお
ける発音体（弦）の作用をシミュレートするウエーブガ
イド１、該発音体に振動を与える演奏操作子（ハンマ
ー）による作用をシミュレートする励振回路２から構成
される。
るハンマー打弦アルゴリズム構成を示すブロック図であ
る（以下、第１の楽音合成回路という）。この第１の楽
音合成回路では、ピアノなどの自然楽器の発音メカニズ
ムを忠実にシミュレートすることによって、より自然楽
器音に近い楽音を合成し発音するように構成されてい
る。図において、第１の楽音合成回路は、自然楽器にお
ける発音体（弦）の作用をシミュレートするウエーブガ
イド１、該発音体に振動を与える演奏操作子（ハンマ
ー）による作用をシミュレートする励振回路２から構成
される。
【０００３】上記ウエーブガイド１は、遅延回路３，３
やフィルタ４，４等を備えており、その遅延特性や周波
数特性は自然楽器における発音体の特性と同一になるよ
う設定される。また、励振回路２は、非線形テーブル５
を有しており、上記演奏操作子が発音体に与えるエネル
ギーに相当する励振信号を出力する。上記非線形テーブ
ル５が出力する励振信号は加算器６，６を介して上記ウ
エーブガイド１へ供給され、該ウエーブガイド１を巡回
するとともに、所定の楽音信号として出力される。
やフィルタ４，４等を備えており、その遅延特性や周波
数特性は自然楽器における発音体の特性と同一になるよ
う設定される。また、励振回路２は、非線形テーブル５
を有しており、上記演奏操作子が発音体に与えるエネル
ギーに相当する励振信号を出力する。上記非線形テーブ
ル５が出力する励振信号は加算器６，６を介して上記ウ
エーブガイド１へ供給され、該ウエーブガイド１を巡回
するとともに、所定の楽音信号として出力される。
【０００４】上記非線形テーブル５に格納されている非
線形関数は、入力δに対して、
線形関数は、入力δに対して、
【数１】 なる関数である。この関数は図２２に示すように、入力
０で立上がり、「１」に漸近する関数である。従来はこ
のアルゴリズムを固定小数点ＤＳＰ（デジタルシグナル
プロセッサ）によってリアルタイムで実行できるように
するために、予め非線形値を計算して求めておき、これ
をテーブルとしてＤＳＰ（Digital signalprocessor）
のメモリに蓄え、実際の楽音合成においてはこのテーブ
ルを参照していた。
０で立上がり、「１」に漸近する関数である。従来はこ
のアルゴリズムを固定小数点ＤＳＰ（デジタルシグナル
プロセッサ）によってリアルタイムで実行できるように
するために、予め非線形値を計算して求めておき、これ
をテーブルとしてＤＳＰ（Digital signalprocessor）
のメモリに蓄え、実際の楽音合成においてはこのテーブ
ルを参照していた。
【０００５】また、図２３は従来の楽音合成装置の１つ
であるシングルリードの非線形部のアルゴリズムを示す
ブロック図である（以下、第２の楽音合成回路とい
う）。図において、この場合のスリット関数テーブル１
０は、入力される吹奏圧ＰＲＥＳＳとアンブシュアＥＭ
Ｂとに対して、どの程度リードが閉じるか、あるいは完
全に開いてしまうかを示す、非線形のスリット関数を記
憶している。このスリット関数の傾きが鋭くなれば、リ
ードは開いたり閉じたりする矩形的な動作をするため、
合成される楽音の音質は矩形的なものとなる。また、こ
の関数の傾きが鈍くなれば、リードは、開く間か、もし
くは閉じる間のトランジェントな動きをなぞるため、波
形は丸みをおび、合成される楽音の音質も丸いものとな
る。
であるシングルリードの非線形部のアルゴリズムを示す
ブロック図である（以下、第２の楽音合成回路とい
う）。図において、この場合のスリット関数テーブル１
０は、入力される吹奏圧ＰＲＥＳＳとアンブシュアＥＭ
Ｂとに対して、どの程度リードが閉じるか、あるいは完
全に開いてしまうかを示す、非線形のスリット関数を記
憶している。このスリット関数の傾きが鋭くなれば、リ
ードは開いたり閉じたりする矩形的な動作をするため、
合成される楽音の音質は矩形的なものとなる。また、こ
の関数の傾きが鈍くなれば、リードは、開く間か、もし
くは閉じる間のトランジェントな動きをなぞるため、波
形は丸みをおび、合成される楽音の音質も丸いものとな
る。
【０００６】グラハム関数テーブル１１は、管内圧ｑｈ
と吹奏圧ＰＲＥＳＳとの差に対して、どの程度の差で、
どの程度の空気の体積流が流れ込むかを示す、非線形の
グラハム関数を記憶している。管内圧ｑｈと吹奏圧ＰＲ
ＥＳＳとの差がなければ、当然、空気は流れ込みもしな
ければ、流れ出しもしない。また、吹奏圧ＰＲＥＳＳが
高ければ、空気は管に対して流れ込み、管内圧ｑｈが高
ければ、空気は流れ出る。このグラハム関数は、その傾
きが鋭ければ、少しの圧力差で空気の流れが急激に流入
するか、もしくは流出することを意味し、合成される楽
音の音質は力強いものとなる。また、この関数の傾きが
鈍くなれば、空気の流れが微妙なものとなり、繊細な音
色が得られる。
と吹奏圧ＰＲＥＳＳとの差に対して、どの程度の差で、
どの程度の空気の体積流が流れ込むかを示す、非線形の
グラハム関数を記憶している。管内圧ｑｈと吹奏圧ＰＲ
ＥＳＳとの差がなければ、当然、空気は流れ込みもしな
ければ、流れ出しもしない。また、吹奏圧ＰＲＥＳＳが
高ければ、空気は管に対して流れ込み、管内圧ｑｈが高
ければ、空気は流れ出る。このグラハム関数は、その傾
きが鋭ければ、少しの圧力差で空気の流れが急激に流入
するか、もしくは流出することを意味し、合成される楽
音の音質は力強いものとなる。また、この関数の傾きが
鈍くなれば、空気の流れが微妙なものとなり、繊細な音
色が得られる。
【０００７】このうち、グラハム関数は入力ｘに対し
て、
て、
【数２】 なる式で表され、図２４（ａ）に示すような関数であ
る。また、スリット関数は図２４（ｂ）に示す関数であ
る。この第２の楽音合成回路においても、各関数は予め
計算され、前述したように、テーブルとしてＤＳＰのメ
モリに蓄えられており、楽音合成時には、このメモリを
参照していた。また、図２３に示すリードダイナッミッ
クフィルタ（reed dynamics filter）１２は、リードの
動的特性をシミュレートするフィルタである。
る。また、スリット関数は図２４（ｂ）に示す関数であ
る。この第２の楽音合成回路においても、各関数は予め
計算され、前述したように、テーブルとしてＤＳＰのメ
モリに蓄えられており、楽音合成時には、このメモリを
参照していた。また、図２３に示すリードダイナッミッ
クフィルタ（reed dynamics filter）１２は、リードの
動的特性をシミュレートするフィルタである。
【０００８】
【発明が解決しようとする課題】ところで、上述した第
１の楽音合成装置におけるハンマー打弦動作をシミュレ
ートする非線形関数は、ハンマーのフェルトが弦に衝突
する時のフェルトの弾性係数（ばね定数）に関するもの
である。したがって、この非線形関数がステップ関数で
あれば、フェルトが弦に接触した瞬間からフェルトの弾
性定数が完全に作用する。
１の楽音合成装置におけるハンマー打弦動作をシミュレ
ートする非線形関数は、ハンマーのフェルトが弦に衝突
する時のフェルトの弾性係数（ばね定数）に関するもの
である。したがって、この非線形関数がステップ関数で
あれば、フェルトが弦に接触した瞬間からフェルトの弾
性定数が完全に作用する。
【０００９】しかしながら、実際の自然楽器において
は、フェルトは弦に衝突すると変形するため、弾性係数
は緩やかにしか作用しない。すなわち、堅いフェルトを
有するハンマーによれば、楽音に高次倍音が含まれ、堅
い音となる。また、柔らかいフェルトを有するハンマー
によれば、いわゆる丸い楽音となる。このようなハンマ
ーの特性を実現するには、非線形関数の立上がりにおけ
る傾きを変化させる必要がある。すなわち、堅いフェル
トをシミュレートするためには非線形関数の傾きを鋭く
し、柔らかいフェルトをシミュレートするためには非線
形関数の傾きを鈍くする必要がある。
は、フェルトは弦に衝突すると変形するため、弾性係数
は緩やかにしか作用しない。すなわち、堅いフェルトを
有するハンマーによれば、楽音に高次倍音が含まれ、堅
い音となる。また、柔らかいフェルトを有するハンマー
によれば、いわゆる丸い楽音となる。このようなハンマ
ーの特性を実現するには、非線形関数の立上がりにおけ
る傾きを変化させる必要がある。すなわち、堅いフェル
トをシミュレートするためには非線形関数の傾きを鋭く
し、柔らかいフェルトをシミュレートするためには非線
形関数の傾きを鈍くする必要がある。
【００１０】しかしながら、上記第１の楽音合成回路で
は、楽音作成の要素として、上記数式１のγを変化させ
ること、すなわち関数の「１」への漸近の傾きをリアル
タイムで変化させることは不可能であった。したがっ
て、自然楽器によるハンマーのシミュレーションを十分
に行なえないという問題を生じた。
は、楽音作成の要素として、上記数式１のγを変化させ
ること、すなわち関数の「１」への漸近の傾きをリアル
タイムで変化させることは不可能であった。したがっ
て、自然楽器によるハンマーのシミュレーションを十分
に行なえないという問題を生じた。
【００１１】また、第２の楽音合成装置においても、楽
音作成における要素として各関数の立上がりの傾き、ま
たは関数形状をリアルタイムで変化させることは不可能
であった。また、これと同様に、リアルタイムの演奏中
に、操作子にスリット関数の傾きや、非線形関数（グラ
ハム関数）の形状をアサインし、変化させることも不可
能であった。したがって、自然楽器によるリードの開閉
のシミュレーションおよび空気の体積流の流れ込みのシ
ミュレーションを十分に行なえないという問題を生じ
た。
音作成における要素として各関数の立上がりの傾き、ま
たは関数形状をリアルタイムで変化させることは不可能
であった。また、これと同様に、リアルタイムの演奏中
に、操作子にスリット関数の傾きや、非線形関数（グラ
ハム関数）の形状をアサインし、変化させることも不可
能であった。したがって、自然楽器によるリードの開閉
のシミュレーションおよび空気の体積流の流れ込みのシ
ミュレーションを十分に行なえないという問題を生じ
た。
【００１２】この発明は上述した事情に鑑みてなされた
もので、非線形関数の形状をリアルタイムで変化させ、
楽音作成における要素を増加させることができ、また、
操作子にこれをアサインし多様な楽音を合成できる楽音
合成装置を提供することを目的としている。
もので、非線形関数の形状をリアルタイムで変化させ、
楽音作成における要素を増加させることができ、また、
操作子にこれをアサインし多様な楽音を合成できる楽音
合成装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】上述した問題点を解決す
るために、この発明では、複数ステップからなるプログ
ラムを所定周期毎に繰り返し実行することによって楽音
合成に必要な演算を繰り返し行う演算手段を備えた楽音
合成装置であって、各周期に実行されるプログラムが、
１周期毎に完結する演算であって、非線形関数を用いた
非線形変換処理および遅延処理を閉ループ接続したアル
ゴリズムにより楽音信号を合成する第１の演算のための
固定ステップと、複数周期で完結するように各周期に分
散されて行われる演算であって、前記非線形関数の算出
指示に応答して、前記非線形関数を算出する第２の演算
のための固定ステップとからなることを特徴とする。
るために、この発明では、複数ステップからなるプログ
ラムを所定周期毎に繰り返し実行することによって楽音
合成に必要な演算を繰り返し行う演算手段を備えた楽音
合成装置であって、各周期に実行されるプログラムが、
１周期毎に完結する演算であって、非線形関数を用いた
非線形変換処理および遅延処理を閉ループ接続したアル
ゴリズムにより楽音信号を合成する第１の演算のための
固定ステップと、複数周期で完結するように各周期に分
散されて行われる演算であって、前記非線形関数の算出
指示に応答して、前記非線形関数を算出する第２の演算
のための固定ステップとからなることを特徴とする。
【００１４】
【作用】上記構成によれば、楽音信号を合成する第１の
演算が１周期毎に完結して行われ、非線形関数を算出す
る第２の演算が複数周期で完結するように各周期に分散
されて行われる。各周期において各演算に対して用いら
れるステップは、それぞれれ固定ステップとなっている
ので、楽音信号の合成状況が変化しても、複数周期にわ
たる非線形関数を算出する第２の演算に要する時間は変
化しない。
演算が１周期毎に完結して行われ、非線形関数を算出す
る第２の演算が複数周期で完結するように各周期に分散
されて行われる。各周期において各演算に対して用いら
れるステップは、それぞれれ固定ステップとなっている
ので、楽音信号の合成状況が変化しても、複数周期にわ
たる非線形関数を算出する第２の演算に要する時間は変
化しない。
【００１５】
【実施例】次に図面を参照してこの発明の実施例につい
て説明する。図１は本実施例における楽音合成装置を実
現するためのＤＳＰの構成を示すブロック図である。な
お、楽音合成装置全体のアルゴリズム構成は、図２１お
よび図２３に示す構成と同一であるので、ここでは説明
を省略する。本実施例の特徴は、前述した非線形テーブ
ル（スリット関数テーブルおよびグラハム関数テーブル
をも含む）の値をＤＳＰの演算によってリアルタイムで
書き換えることにある。また、本実施例では、楽音合成
装置を構成する他の構成部も図１に示すＤＳＰによって
実現される。
て説明する。図１は本実施例における楽音合成装置を実
現するためのＤＳＰの構成を示すブロック図である。な
お、楽音合成装置全体のアルゴリズム構成は、図２１お
よび図２３に示す構成と同一であるので、ここでは説明
を省略する。本実施例の特徴は、前述した非線形テーブ
ル（スリット関数テーブルおよびグラハム関数テーブル
をも含む）の値をＤＳＰの演算によってリアルタイムで
書き換えることにある。また、本実施例では、楽音合成
装置を構成する他の構成部も図１に示すＤＳＰによって
実現される。
【００１６】［実施例の構成］図において、ＤＳＰの構
成は、その説明を明確にするために非常に単純化して示
している。図示のＤＳＰ２０は、メインおよびサブのイ
ンストラクションを実行するよう構成されている。メイ
ン側で実行するアルゴリズムには音源だけでなく、各種
のフィルタやエフェクトなども含まれる。サブ側で実行
するインストラクションとしては、エンベロープやＬＦ
Ｏの演算のほか、小さい帯域幅を有する信号の演算一般
が含まれる。例えば、物理モデル音源の場合、リード関
係の各種パラメータの演算などは低いサンプリングレー
トで連続して実行される。また、擦弦の演算などでは、
比較的、低い帯域に限定されるので、このような低いサ
ンプリングレートの演算が経済的に引合う。また、ＭＩ
ＤＩ（Musical instrumentdigital interface）などか
ら供給される各種コントローラの信号をホールドした
り、補間したりするような処理（例えば、ＴＥＧなど）
も中速のサンプリングレートに行うのが通例である。
成は、その説明を明確にするために非常に単純化して示
している。図示のＤＳＰ２０は、メインおよびサブのイ
ンストラクションを実行するよう構成されている。メイ
ン側で実行するアルゴリズムには音源だけでなく、各種
のフィルタやエフェクトなども含まれる。サブ側で実行
するインストラクションとしては、エンベロープやＬＦ
Ｏの演算のほか、小さい帯域幅を有する信号の演算一般
が含まれる。例えば、物理モデル音源の場合、リード関
係の各種パラメータの演算などは低いサンプリングレー
トで連続して実行される。また、擦弦の演算などでは、
比較的、低い帯域に限定されるので、このような低いサ
ンプリングレートの演算が経済的に引合う。また、ＭＩ
ＤＩ（Musical instrumentdigital interface）などか
ら供給される各種コントローラの信号をホールドした
り、補間したりするような処理（例えば、ＴＥＧなど）
も中速のサンプリングレートに行うのが通例である。
【００１７】したがって、ＤＳＰ２０は、メインおよび
サブのインストラクションを実行するために、各々に対
して、レジスタ２１，２２およびＲＡＭ２３，２４を有
する。他のハードウエア資源のほとんどは、メイン、サ
ブのインストラクションで共有できる。また、これによ
り、テンポラリーレジスタ２５を介して両者の間でデー
タをやりとりすることもできる。また、レジスタ２１，
２２などは、メイン、サブで分けることにより、独立し
て実行できる。アキュムレータも同様に、ＡＬＵ（乗
算、加算器まわり）をあたかも各々独立にもっているか
のごとく演算させるために、メインＭＡＩＮ用（アキュ
ムレータ２６）とサブＳＵＢ用（アキュムレータ２７）
と別個に設けている。また、図示のＭＰＸはマルチプレ
クサであり、ＭＵＬは乗算器である。また、「２５５−
２５６ Ｙ２５６」とあるのは、図示のシステムは、全
体が２５６ステップで１サイクルの処理を実行するよう
になっているが、そのうちの２５５〜２５６ステップ
は、サブ用のＲＡＭ２４側にＭＰＸが切り替わる。
サブのインストラクションを実行するために、各々に対
して、レジスタ２１，２２およびＲＡＭ２３，２４を有
する。他のハードウエア資源のほとんどは、メイン、サ
ブのインストラクションで共有できる。また、これによ
り、テンポラリーレジスタ２５を介して両者の間でデー
タをやりとりすることもできる。また、レジスタ２１，
２２などは、メイン、サブで分けることにより、独立し
て実行できる。アキュムレータも同様に、ＡＬＵ（乗
算、加算器まわり）をあたかも各々独立にもっているか
のごとく演算させるために、メインＭＡＩＮ用（アキュ
ムレータ２６）とサブＳＵＢ用（アキュムレータ２７）
と別個に設けている。また、図示のＭＰＸはマルチプレ
クサであり、ＭＵＬは乗算器である。また、「２５５−
２５６ Ｙ２５６」とあるのは、図示のシステムは、全
体が２５６ステップで１サイクルの処理を実行するよう
になっているが、そのうちの２５５〜２５６ステップ
は、サブ用のＲＡＭ２４側にＭＰＸが切り替わる。
【００１８】メイン、サブ間のデータの受け渡しで、１
つの問題となるのは、サブ側で演算してできたＥＧやＬ
ＦＯの波形をそのままメイン側の音源アルゴリズムで用
いたのでは、値が離散的過ぎて補間の必要が生じること
である。このため、図１に示すように、レジスタ２８と
補間器２９とを設けている。図２はサブインストラクシ
ョンで発生したＥＧの信号を補間している様子である。
このように、ｆｓのサンプリングレートで滑らかになっ
た波形にならないと、振幅エンベロープや音色変動のた
めに、それを用いた時に音源アルゴリズムにおけるノイ
ズの原因となる。
つの問題となるのは、サブ側で演算してできたＥＧやＬ
ＦＯの波形をそのままメイン側の音源アルゴリズムで用
いたのでは、値が離散的過ぎて補間の必要が生じること
である。このため、図１に示すように、レジスタ２８と
補間器２９とを設けている。図２はサブインストラクシ
ョンで発生したＥＧの信号を補間している様子である。
このように、ｆｓのサンプリングレートで滑らかになっ
た波形にならないと、振幅エンベロープや音色変動のた
めに、それを用いた時に音源アルゴリズムにおけるノイ
ズの原因となる。
【００１９】図３は上述したＤＳＰのインストラクショ
ンの実行を示す一例である。ＤＳＰ２０におけるサンプ
リング周期は、常に一定の数のインストラクションを実
行することで実現している（例えば、２５６インストラ
クション／１ＤＡＣを採用できる）。ところで、音源Ｄ
ＳＰ内部でエンベロープジェネレータＥＧや低周波発振
器ＬＦＯのような低速の処理を行うことが要求される場
合には、２５６ステップからなるインストラクションの
うち、いくつかをそれらの演算のために割り当て、それ
を６４ＤＡＣサイクル分集めることにより、まとまった
処理を行うようにしている。図３では２５６ステップの
うち、２インストラクションのみをエンベロープジェネ
レータＥＧ，低周波発振器ＬＦＯに割り当て（このイン
ストラクションの組をＳＵＢとして示している）、アル
ゴリズムの演算には２５４インストラクション（こちら
をＭＡＩＮとしている）としている。したがって、エン
ベロープジェネレータＥＧ，低周波発振器ＬＦＯに対し
ては６４ＤＡＣサイクルに１回実行し、実質、２＊６４
＝１２８インストラクションとしている。なお、本実施
例におけるＤＳＰは固定小数点、データ精度１６ｂｉ
ｔ、２の補数（−１〜０．９９９……）で演算するもの
とする。
ンの実行を示す一例である。ＤＳＰ２０におけるサンプ
リング周期は、常に一定の数のインストラクションを実
行することで実現している（例えば、２５６インストラ
クション／１ＤＡＣを採用できる）。ところで、音源Ｄ
ＳＰ内部でエンベロープジェネレータＥＧや低周波発振
器ＬＦＯのような低速の処理を行うことが要求される場
合には、２５６ステップからなるインストラクションの
うち、いくつかをそれらの演算のために割り当て、それ
を６４ＤＡＣサイクル分集めることにより、まとまった
処理を行うようにしている。図３では２５６ステップの
うち、２インストラクションのみをエンベロープジェネ
レータＥＧ，低周波発振器ＬＦＯに割り当て（このイン
ストラクションの組をＳＵＢとして示している）、アル
ゴリズムの演算には２５４インストラクション（こちら
をＭＡＩＮとしている）としている。したがって、エン
ベロープジェネレータＥＧ，低周波発振器ＬＦＯに対し
ては６４ＤＡＣサイクルに１回実行し、実質、２＊６４
＝１２８インストラクションとしている。なお、本実施
例におけるＤＳＰは固定小数点、データ精度１６ｂｉ
ｔ、２の補数（−１〜０．９９９……）で演算するもの
とする。
【００２０】次に、代表的な自然楽器の発音機構をシミ
ュレートするための上記ＤＳＰによるアルゴリズムの実
現について説明する。 （Ｉ）打弦アルゴリズム ここでは、打弦楽器の発音機構をシミュレートするため
のアルゴリズムについて説明する。打弦アルゴリズムの
実現の条件としては、非線形テーブルが２０４８個のデ
ータで構成されている。このテーブルを参照することに
より、アルゴリズム演算を実現するものとし、これに必
要な演算数を１ＤＡＣサイクル中、１６０ステップとす
る。このような条件により、１ＤＡＣサイクル中、非線
形テーブルを演算に用いることのできるステップ数は９
６ステップとなる。しかしながら、このステップ内で非
線形テーブル２０４８点を全て演算することは不可能で
ある。そこで、１ＤＡＣサイクル中に、例えば、その９
６ステップを用いて４点分の演算を行い、２０４８点で
５１２ＤＡＣサイクル、すなわち１０．２４ｍｓに１
回、非線形テーブルを更新する方法を以下に示す。
ュレートするための上記ＤＳＰによるアルゴリズムの実
現について説明する。 （Ｉ）打弦アルゴリズム ここでは、打弦楽器の発音機構をシミュレートするため
のアルゴリズムについて説明する。打弦アルゴリズムの
実現の条件としては、非線形テーブルが２０４８個のデ
ータで構成されている。このテーブルを参照することに
より、アルゴリズム演算を実現するものとし、これに必
要な演算数を１ＤＡＣサイクル中、１６０ステップとす
る。このような条件により、１ＤＡＣサイクル中、非線
形テーブルを演算に用いることのできるステップ数は９
６ステップとなる。しかしながら、このステップ内で非
線形テーブル２０４８点を全て演算することは不可能で
ある。そこで、１ＤＡＣサイクル中に、例えば、その９
６ステップを用いて４点分の演算を行い、２０４８点で
５１２ＤＡＣサイクル、すなわち１０．２４ｍｓに１
回、非線形テーブルを更新する方法を以下に示す。
【００２１】非線形テーブルを級数展開により作成す
る方法 ここでは、上記条件を満足するために、非線形テーブル
を級数展開により作成する方法について説明する。打弦
アルゴリズムの非線形は前述したように数式１に示すよ
うになる。この式において、ｅｘｐ（−γｘ）を級数展
開すると、
る方法 ここでは、上記条件を満足するために、非線形テーブル
を級数展開により作成する方法について説明する。打弦
アルゴリズムの非線形は前述したように数式１に示すよ
うになる。この式において、ｅｘｐ（−γｘ）を級数展
開すると、
【数３】 となる。したがって、上記数３を第５項で打切ったとす
ると、ｘ≧０における数式１のｆ（ｘ）は、
ると、ｘ≧０における数式１のｆ（ｘ）は、
【数４】 となる。γが外部のコンピュータから与えられるものと
し、数式４を演算する構成は図４に示すようなアルゴリ
ズム構成となる。この図において、各係数乗算器には、
係数としてａ1＝Ｃ０００Ｈ（＝−０．５），ａ2＝１５
５５Ｈ（＝約１／６），ａ3＝ＦＡＡ６Ｈ（約−１／２
４）が供給されている。次に、図４に示す構成によっ
て、非線形テーブルを作成するためのフローチャートを
図５および図６に示す。
し、数式４を演算する構成は図４に示すようなアルゴリ
ズム構成となる。この図において、各係数乗算器には、
係数としてａ1＝Ｃ０００Ｈ（＝−０．５），ａ2＝１５
５５Ｈ（＝約１／６），ａ3＝ＦＡＡ６Ｈ（約−１／２
４）が供給されている。次に、図４に示す構成によっ
て、非線形テーブルを作成するためのフローチャートを
図５および図６に示す。
【００２２】図５はＤＳＰの１ＤＡＣサイクル中に実行
される処理を示すフローチャートであり、まず、ステッ
プＳＡ１において、図２１に示すような遅延フィードバ
ックを実現するための演算が行なわれる。次に、ステッ
プＳＡ２において、上述した非線形テーブルの演算が行
なわれる。図６は、この非線形テーブルを演算によって
求めるための詳細な処理を示すフローチャートである。
される処理を示すフローチャートであり、まず、ステッ
プＳＡ１において、図２１に示すような遅延フィードバ
ックを実現するための演算が行なわれる。次に、ステッ
プＳＡ２において、上述した非線形テーブルの演算が行
なわれる。図６は、この非線形テーブルを演算によって
求めるための詳細な処理を示すフローチャートである。
【００２３】この図において、まず、ステップＳＢ１に
おいて、フラグＦＬＡＧが０であるか否かを判断する。
そして、このステップＳＢ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＢ２へ進む。ステップＳＢ
２では、外部のコンピュータからγが与えられる。次
に、ステップＳＢ３において、変数ｘを「０」とし、ア
ドレス変数ａｄｒｓに非線形テーブルの書き込みスター
トアドレスＳＴＡＤを格納する。
おいて、フラグＦＬＡＧが０であるか否かを判断する。
そして、このステップＳＢ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＢ２へ進む。ステップＳＢ
２では、外部のコンピュータからγが与えられる。次
に、ステップＳＢ３において、変数ｘを「０」とし、ア
ドレス変数ａｄｒｓに非線形テーブルの書き込みスター
トアドレスＳＴＡＤを格納する。
【００２４】上記ステップＳＢ１における判断結果が
「ＮＯ」の場合、または上記ステップＳＢ３が終了する
と、ステップＳＢ４へ進む。ステップＳＢ４では、変数
ｙに上記変数γとｘとを乗算した値を格納する。次に、
ステップＳＢ５へ進み、変数ｙ１にｙ＊ｙ、変数ｙ２に
ｙ１＊ｙ、変数ｙ３にｙ２＊ｙをそれぞれ格納する。ス
テップＳＢ６では、ｙ＋ａ１＊ｙ１＋ａ２＊ｙ２＋ａ３
＊ｙ３なる演算によって得られた値を変数ｚに格納す
る。
「ＮＯ」の場合、または上記ステップＳＢ３が終了する
と、ステップＳＢ４へ進む。ステップＳＢ４では、変数
ｙに上記変数γとｘとを乗算した値を格納する。次に、
ステップＳＢ５へ進み、変数ｙ１にｙ＊ｙ、変数ｙ２に
ｙ１＊ｙ、変数ｙ３にｙ２＊ｙをそれぞれ格納する。ス
テップＳＢ６では、ｙ＋ａ１＊ｙ１＋ａ２＊ｙ２＋ａ３
＊ｙ３なる演算によって得られた値を変数ｚに格納す
る。
【００２５】次に、ステップＳＢ７において、非線形テ
ーブルのアドレス変数ａｄｒｓによって示されるアドレ
スに上記変数ｚの値を書込む。そして、ステップＳＢ８
において、フラグＦＬＡＧおよびアドレス変数ａｄｒｓ
をインクリメントし、かつ、変数ｘを該ｘの刻みｄｘ
分、増加させる。この処理によって、次のアドレスに対
する演算に対処する。
ーブルのアドレス変数ａｄｒｓによって示されるアドレ
スに上記変数ｚの値を書込む。そして、ステップＳＢ８
において、フラグＦＬＡＧおよびアドレス変数ａｄｒｓ
をインクリメントし、かつ、変数ｘを該ｘの刻みｄｘ
分、増加させる。この処理によって、次のアドレスに対
する演算に対処する。
【００２６】上述したステップＳＢ４〜ＳＢ８の処理は
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＢ９へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＢ９における判断結果が「ＮＯ」
の場合には、ステップＳＢ１０へ進み、所定の演算が終
了したことを示すために、フラグＦＬＡＧを「０」にし
て図５に示すメインルーチンへ戻る。
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＢ９へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＢ９における判断結果が「ＮＯ」
の場合には、ステップＳＢ１０へ進み、所定の演算が終
了したことを示すために、フラグＦＬＡＧを「０」にし
て図５に示すメインルーチンへ戻る。
【００２７】一方、上記ステップＳＢ９における判断結
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５に示すメインルーチンへ戻る。したがって、この場合
には、再び、当該ルーチンへ処理が移った際、ステップ
ＳＢ２およびＳＢ３によって得られた値（γ、ｘ）に基
づいて、前回の処理の続きを行なう。この処理は上述し
たステップＳＢ９における判断結果が「ＮＯ」になるま
で行なわれる。以上の演算処理によって、図４に示すア
ルゴリズムによる非線形テーブルの書き換えが実現され
る。
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５に示すメインルーチンへ戻る。したがって、この場合
には、再び、当該ルーチンへ処理が移った際、ステップ
ＳＢ２およびＳＢ３によって得られた値（γ、ｘ）に基
づいて、前回の処理の続きを行なう。この処理は上述し
たステップＳＢ９における判断結果が「ＮＯ」になるま
で行なわれる。以上の演算処理によって、図４に示すア
ルゴリズムによる非線形テーブルの書き換えが実現され
る。
【００２８】非線形テーブルを漸化式を用いて作成す
る方法 次に、別の方法として、非線形テーブルを漸化式を用い
て作成する方法について説明する。打弦アルゴリズムの
非線形を表す数式３を以下のように変形する。
る方法 次に、別の方法として、非線形テーブルを漸化式を用い
て作成する方法について説明する。打弦アルゴリズムの
非線形を表す数式３を以下のように変形する。
【数５】 次に、上記数式５において、各項を以下のように置き換
える。
える。
【数６】
【数７】
【数８】 したがって、数式５は、
【数９】 となる。また、Ｇ（ｎ）は、
【数１０】 となる漸化式で書き表すことができる。この数式９およ
び数式１０を演算するためのアルゴリズム構成を示すブ
ロック図を図７に示す。この図において、入力にインパ
ルスｎ＝０の時に「１」、その他の時には「０」となる
値を与えることにより目的の関数列を得ることができ
る。図８は図７に示すアルゴリズム構成による非線形テ
ーブルを作成するためのフローチャートである。
び数式１０を演算するためのアルゴリズム構成を示すブ
ロック図を図７に示す。この図において、入力にインパ
ルスｎ＝０の時に「１」、その他の時には「０」となる
値を与えることにより目的の関数列を得ることができ
る。図８は図７に示すアルゴリズム構成による非線形テ
ーブルを作成するためのフローチャートである。
【００２９】図８において、まず、ステップＳＣ１にお
いて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＣ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＣ２に進む。ステップＳＣ
２では変数Ａが与えられる。次に、ステップＳＣ３へ進
み、変数ｘに「０」、変数ｙに「１」を格納するととも
に、アドレス変数ａｄｒｓに非線形テーブルの書き込み
スタートアドレスＳＴＡＤを格納する。
いて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＣ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＣ２に進む。ステップＳＣ
２では変数Ａが与えられる。次に、ステップＳＣ３へ進
み、変数ｘに「０」、変数ｙに「１」を格納するととも
に、アドレス変数ａｄｒｓに非線形テーブルの書き込み
スタートアドレスＳＴＡＤを格納する。
【００３０】上記ステップＳＣ１における判断結果が
「ＮＯ」の場合、または上記ステップＳＣ３が終了する
と、ステップＳＣ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＣ５において、１−ｙなる演算によって得られ
る値を変数ｚに格納し、ステップＳＣ６へ進む。ステッ
プＳＣ６では、非線形テーブルのアドレス変数ａｄｒｓ
によって示されるアドレスに上記変数ｚの値を書込む。
そして、ステップＳＣ７において、フラグＦＬＡＧおよ
びアドレス変数ａｄｒｓをインクリメントする。
「ＮＯ」の場合、または上記ステップＳＣ３が終了する
と、ステップＳＣ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＣ５において、１−ｙなる演算によって得られ
る値を変数ｚに格納し、ステップＳＣ６へ進む。ステッ
プＳＣ６では、非線形テーブルのアドレス変数ａｄｒｓ
によって示されるアドレスに上記変数ｚの値を書込む。
そして、ステップＳＣ７において、フラグＦＬＡＧおよ
びアドレス変数ａｄｒｓをインクリメントする。
【００３１】上述したステップＳＣ４〜ＳＣ７の処理は
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＣ８へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＣ８における判断結果が「ＮＯ」
の場合には、ステップＳＣ９へ進み、所定の演算が終了
したことを示すために、フラグＦＬＡＧを「０」にして
図５と同様のメインルーチンへ戻る。
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＣ８へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＣ８における判断結果が「ＮＯ」
の場合には、ステップＳＣ９へ進み、所定の演算が終了
したことを示すために、フラグＦＬＡＧを「０」にして
図５と同様のメインルーチンへ戻る。
【００３２】一方、上記ステップＳＣ８における判断結
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＣ２およびＳＣ３によって得られた値（Ａ、ｘ）に
基づいて、前回の処理の続きを行なう。この処理は上述
したステップＳＣ８における判断結果が「ＮＯ」になる
まで行なわれる。以上の演算処理によって、図７に示す
アルゴリズムによる非線形テーブルの書き換えが実現さ
れる。
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＣ２およびＳＣ３によって得られた値（Ａ、ｘ）に
基づいて、前回の処理の続きを行なう。この処理は上述
したステップＳＣ８における判断結果が「ＮＯ」になる
まで行なわれる。以上の演算処理によって、図７に示す
アルゴリズムによる非線形テーブルの書き換えが実現さ
れる。
【００３３】別の構成例 次に、図９は別のアルゴリズム構成を示すブロック図で
ある。この図において、入力にステップ関数Ｓ（ｎ）と
して、
ある。この図において、入力にステップ関数Ｓ（ｎ）と
して、
【数１１】 を入力すると、その出力ｙ（ｎ）は、
【数１２】 となり、数式５に示す目的の関数列を計算することがで
きる。図１０は図９に示す構成を用いて非線形テーブル
を作成するためのフローチャートである。
きる。図１０は図９に示す構成を用いて非線形テーブル
を作成するためのフローチャートである。
【００３４】図１０において、まず、ステップＳＤ１に
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＤ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＤ２に進む。ステップＳＤ
２では変数Ａが与えられる。次に、ステップＳＤ３へ進
み、変数ｘに「１」、変数ｙに「０」を格納するととも
に、アドレス変数ａｄｒｓに非線形テーブルの書き込み
スタートアドレスＳＴＡＤを格納する。
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＤ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＤ２に進む。ステップＳＤ
２では変数Ａが与えられる。次に、ステップＳＤ３へ進
み、変数ｘに「１」、変数ｙに「０」を格納するととも
に、アドレス変数ａｄｒｓに非線形テーブルの書き込み
スタートアドレスＳＴＡＤを格納する。
【００３５】上記ステップＳＤ１における判断結果が
「ＮＯ」の場合、または上記ステップＳＤ３が終了する
と、ステップＳＤ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＤ５において、非線形テーブルのアドレス変数
ａｄｒｓによって示されるアドレスに上記変数ｙの値を
書込む。そして、ステップＳＤ６において、フラグＦＬ
ＡＧおよびアドレス変数ａｄｒｓをインクリメントす
る。
「ＮＯ」の場合、または上記ステップＳＤ３が終了する
と、ステップＳＤ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＤ５において、非線形テーブルのアドレス変数
ａｄｒｓによって示されるアドレスに上記変数ｙの値を
書込む。そして、ステップＳＤ６において、フラグＦＬ
ＡＧおよびアドレス変数ａｄｒｓをインクリメントす
る。
【００３６】上述したステップＳＤ４〜ＳＤ６の処理は
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＤ７へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＤ７における判断結果が「ＮＯ」
の場合には、ステップＳＤ８へ進み、所定の演算が終了
したことを示すために、フラグＦＬＡＧを「０」にして
図５と同様のメインルーチンへ戻る。
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＤ７へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＤ７における判断結果が「ＮＯ」
の場合には、ステップＳＤ８へ進み、所定の演算が終了
したことを示すために、フラグＦＬＡＧを「０」にして
図５と同様のメインルーチンへ戻る。
【００３７】一方、上記ステップＳＤ７における判断結
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＤ２およびＳＤ３によって得られた値（Ａ、ｘ）に
基づいて、前回の処理の続きを行なう。この処理は上述
したステップＳＤ７における判断結果が「ＮＯ」になる
まで行なわれる。以上の演算処理によって、図９に示す
アルゴリズムによる非線形テーブルの書き換えが実現さ
れる。
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＤ２およびＳＤ３によって得られた値（Ａ、ｘ）に
基づいて、前回の処理の続きを行なう。この処理は上述
したステップＳＤ７における判断結果が「ＮＯ」になる
まで行なわれる。以上の演算処理によって、図９に示す
アルゴリズムによる非線形テーブルの書き換えが実現さ
れる。
【００３８】なお、数式４に示す目的とする関数は、あ
る時定数で「１」に近づく関数であるから、ある次数の
ローパスフィルタのステップの応答であれば、どのよう
なものでも用いることができる。また、関数の傾きはロ
ーパスフィルタの時定数を変化させることにより変化さ
せることができる。
る時定数で「１」に近づく関数であるから、ある次数の
ローパスフィルタのステップの応答であれば、どのよう
なものでも用いることができる。また、関数の傾きはロ
ーパスフィルタの時定数を変化させることにより変化さ
せることができる。
【００３９】（ＩＩ）シングルリードアルゴリズムのス
リット関数 ここでは、管楽器の発音機構におけるスリット関数をシ
ミュレートするためのアルゴリズムについて説明する。
スリット関数は前述した図２４（ｂ）に示す関数である
が、これを図１１に示すように、出力が０．５となるｘ
0を中心に左右に分けて考えると、ｘ0から右では「１」
に漸近し、ｘ0から左では「０」に漸近していると考え
られる。
リット関数 ここでは、管楽器の発音機構におけるスリット関数をシ
ミュレートするためのアルゴリズムについて説明する。
スリット関数は前述した図２４（ｂ）に示す関数である
が、これを図１１に示すように、出力が０．５となるｘ
0を中心に左右に分けて考えると、ｘ0から右では「１」
に漸近し、ｘ0から左では「０」に漸近していると考え
られる。
【００４０】そこで、上記図１１のスリット関数を原点
対称に移動して書き直したのが図１２である。この図に
おいて、第１象限は（Ｉ）の例で見た打弦の非線形と全
く同じものである。また、第３象限は第１象限に対して
原点中心に点対称である。したがって、図４に示す級数
展開による方法もしくは図７または図９に示すアルゴリ
ズム・ブロックによる漸化式を用いる方法により、この
非線形テーブルを作成することができる。このうち、一
例として図９に示すステップ応答を実現する非線形テー
ブルを作成するためのフローチャートを図１３に示す。
対称に移動して書き直したのが図１２である。この図に
おいて、第１象限は（Ｉ）の例で見た打弦の非線形と全
く同じものである。また、第３象限は第１象限に対して
原点中心に点対称である。したがって、図４に示す級数
展開による方法もしくは図７または図９に示すアルゴリ
ズム・ブロックによる漸化式を用いる方法により、この
非線形テーブルを作成することができる。このうち、一
例として図９に示すステップ応答を実現する非線形テー
ブルを作成するためのフローチャートを図１３に示す。
【００４１】図１３において、まず、ステップＳＥ１に
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＥ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＥ２へ進む。ステップＳＥ
２では変数Ａが与えられる。次に、ステップＳＥ３へ進
み、変数ｘに初期値として「１」、変数ｙに初期値とし
て「０」を格納するとともに、アドレス変数ａｄｒｓに
非線形テーブルの書き込みスタートアドレスＳＴＡＤを
格納する。
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＥ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＥ２へ進む。ステップＳＥ
２では変数Ａが与えられる。次に、ステップＳＥ３へ進
み、変数ｘに初期値として「１」、変数ｙに初期値とし
て「０」を格納するとともに、アドレス変数ａｄｒｓに
非線形テーブルの書き込みスタートアドレスＳＴＡＤを
格納する。
【００４２】上記ステップＳＥ１における判断結果が
「ＮＯ」の場合、または上記ステップＳＥ３が終了する
と、ステップＳＥ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＥ５では、０．５＋０．５＊ｙなる演算によっ
て得られる値を変数ｚ１に格納する。さらに、ステップ
ＳＥ６において、０．５−０．５＊ｙなる演算によって
得られる値を変数ｚ２に格納する。次に、ステップＳＥ
７において、非線形テーブルの、アドレスＡＤＲｘ０＋
ａｄｒｓなる演算によって得られるアドレスに上記変数
ｚ１の値を書き込む。ＡＤＲｘ０は図１１のｘ0に対応
するアドレスである。次に、ステップＳＥ８において、
非線形テーブルの、アドレスＡＤＲｘ０−ａｄｒｓに上
記変数ｚ２の値を書き込む。そして、ステップＳＥ９に
おいて、フラグＦＬＡＧおよびアドレス変数ａｄｒｓを
インクリメントする。
「ＮＯ」の場合、または上記ステップＳＥ３が終了する
と、ステップＳＥ４へ進み、ｘ−Ａ＊ｘ＋Ａ＊ｙなる演
算によって得られる値を変数ｙに格納する。そして、ス
テップＳＥ５では、０．５＋０．５＊ｙなる演算によっ
て得られる値を変数ｚ１に格納する。さらに、ステップ
ＳＥ６において、０．５−０．５＊ｙなる演算によって
得られる値を変数ｚ２に格納する。次に、ステップＳＥ
７において、非線形テーブルの、アドレスＡＤＲｘ０＋
ａｄｒｓなる演算によって得られるアドレスに上記変数
ｚ１の値を書き込む。ＡＤＲｘ０は図１１のｘ0に対応
するアドレスである。次に、ステップＳＥ８において、
非線形テーブルの、アドレスＡＤＲｘ０−ａｄｒｓに上
記変数ｚ２の値を書き込む。そして、ステップＳＥ９に
おいて、フラグＦＬＡＧおよびアドレス変数ａｄｒｓを
インクリメントする。
【００４３】上述したステップＳＥ４〜ＳＥ９の処理は
１ＤＡＣサイクル中に繰り返し実行される。それによっ
て、図１１に示すようなＡＤＲｘ０＋ＳＴＡＤを中心に
前後に各々、Ｚ2，Ｚ1の計算結果が並んだテーブルがで
きる。そして、１ＤＡＣサイクル期間における処理が終
了すると、次に、ステップＳＥ１０へ進み、フラグＦＬ
ＡＧが非線形テーブルの１／２のサイズを示す変数ＤＴ
ＮＯより小さいか否かを判断する。そして、このステッ
プＳＥ１０における判断結果が「ＮＯ」の場合には、ス
テップＳＥ１１へ進み、所定の演算が終了したことを示
すために、フラグＦＬＡＧを「０」にして図５と同様の
メインルーチンへ戻る。
１ＤＡＣサイクル中に繰り返し実行される。それによっ
て、図１１に示すようなＡＤＲｘ０＋ＳＴＡＤを中心に
前後に各々、Ｚ2，Ｚ1の計算結果が並んだテーブルがで
きる。そして、１ＤＡＣサイクル期間における処理が終
了すると、次に、ステップＳＥ１０へ進み、フラグＦＬ
ＡＧが非線形テーブルの１／２のサイズを示す変数ＤＴ
ＮＯより小さいか否かを判断する。そして、このステッ
プＳＥ１０における判断結果が「ＮＯ」の場合には、ス
テップＳＥ１１へ進み、所定の演算が終了したことを示
すために、フラグＦＬＡＧを「０」にして図５と同様の
メインルーチンへ戻る。
【００４４】一方、上記ステップＳＥ１０における判断
結果が「ＹＥＳ」の場合には、所定の演算がまだ終了し
ていないので、フラグＦＬＡＧをクリアすることなく、
図５と同様のメインルーチンへ戻る。したがって、この
場合には、再び、当該ルーチンへ処理が移った際、ステ
ップＳＥ２およびＳＥ３によって得られた値（Ａ、ｘ）
に基づいて、前回の処理の続きを行なう。この処理は上
述したステップＳＥ１０における判断結果が「ＮＯ」に
なるまで行なわれる。以上の演算処理によって、図９に
示すアルゴリズム・ブロック図と同様のステップ応答が
実現される。
結果が「ＹＥＳ」の場合には、所定の演算がまだ終了し
ていないので、フラグＦＬＡＧをクリアすることなく、
図５と同様のメインルーチンへ戻る。したがって、この
場合には、再び、当該ルーチンへ処理が移った際、ステ
ップＳＥ２およびＳＥ３によって得られた値（Ａ、ｘ）
に基づいて、前回の処理の続きを行なう。この処理は上
述したステップＳＥ１０における判断結果が「ＮＯ」に
なるまで行なわれる。以上の演算処理によって、図９に
示すアルゴリズム・ブロック図と同様のステップ応答が
実現される。
【００４５】（III）シングルリードアルゴリズムのグ
ラハム関数 ここでは、管楽器の発音機構におけるグラハム関数をシ
ミュレートするためのアルゴリズムについて説明する。
グラハム関数は前述した数式２に示す関数である。この
グラハム関数は図２４（ａ）に示すように、原点に対し
て点対称であるので、ｘ≧０についてのみを考えると、
ラハム関数 ここでは、管楽器の発音機構におけるグラハム関数をシ
ミュレートするためのアルゴリズムについて説明する。
グラハム関数は前述した数式２に示す関数である。この
グラハム関数は図２４（ａ）に示すように、原点に対し
て点対称であるので、ｘ≧０についてのみを考えると、
【数１３】 と表すことができる。この数式１３を実現するには、前
述したように、級数展開により作成する方法と、漸化式
により作成する方法がある。
述したように、級数展開により作成する方法と、漸化式
により作成する方法がある。
【００４６】まず、級数展開により作成する方法につい
て説明する。 非線形テーブルを級数展開により作成する方法γｘを
１−ｙとすると、
て説明する。 非線形テーブルを級数展開により作成する方法γｘを
１−ｙとすると、
【数１４】 と表すことができる。これを級数展開し、第５項で打切
れば、
れば、
【数１５】 となる。ここで、図１４は数式１３を級数展開すること
によって得られた数式１５を演算するアルゴリズム構成
を示すブロック図である。また、図１４に示す構成を用
いて非線形テーブルを作成するためのフローチャートを
図１５に示す。
によって得られた数式１５を演算するアルゴリズム構成
を示すブロック図である。また、図１４に示す構成を用
いて非線形テーブルを作成するためのフローチャートを
図１５に示す。
【００４７】図１５において、まず、ステップＳＦ１に
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＦ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＦ２へ進む。ステップＳＦ
２では変数γが外部のコンピュータから与えられる。次
に、ステップＳＦ３へ進み、非線形テーブルの書き込み
アドレスを示すアドレス変数ａｄｒｓを「０」にする。
おいて、フラグＦＬＡＧが「０」であるか否かを判断す
る。そして、ステップＳＦ１における判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＦ２へ進む。ステップＳＦ
２では変数γが外部のコンピュータから与えられる。次
に、ステップＳＦ３へ進み、非線形テーブルの書き込み
アドレスを示すアドレス変数ａｄｒｓを「０」にする。
【００４８】上記ステップＳＦ１における判断結果が
「ＮＯ」の場合、または上記ステップＳＦ３が終了する
と、ステップＳＦ４へ進み、１−γｘなる演算によって
得られる値を変数ｙへ格納し、ｙ＊ｙなる演算によって
得られる値を変数ｙ１へ格納する。さらに、ｙ１＊ｙな
る演算によって得られる値を変数ｙ２へ格納し、ｙ２＊
ｙなる演算によって得られる値を変数ｙ３へ格納する。
次に、ステップＳＦ５へ進み、１＋ａ０＊ｙ＋ａ１＊ｙ
１＋ａ２＊ｙ２＋ａ３＊ｙ３なる演算によって得られる
値を変数ｚに格納する。
「ＮＯ」の場合、または上記ステップＳＦ３が終了する
と、ステップＳＦ４へ進み、１−γｘなる演算によって
得られる値を変数ｙへ格納し、ｙ＊ｙなる演算によって
得られる値を変数ｙ１へ格納する。さらに、ｙ１＊ｙな
る演算によって得られる値を変数ｙ２へ格納し、ｙ２＊
ｙなる演算によって得られる値を変数ｙ３へ格納する。
次に、ステップＳＦ５へ進み、１＋ａ０＊ｙ＋ａ１＊ｙ
１＋ａ２＊ｙ２＋ａ３＊ｙ３なる演算によって得られる
値を変数ｚに格納する。
【００４９】次に、ステップＳＦ６において、非線形テ
ーブルの、ＡＤＲＣ＋ａｄｒｓなる演算によって得られ
るアドレスに上記変数ｚの値を書き込む。なお、変数Ａ
ＤＲＣは非線形テーブルの書き込みスタートアドレスを
示す。さらに、ステップＳＦ７において、非線形テーブ
ルの、ＡＤＲＣ−ａｄｒｓなる演算によって得られるア
ドレスに上記変数ｚの負の値、すなわち−ｚを書き込
む。
ーブルの、ＡＤＲＣ＋ａｄｒｓなる演算によって得られ
るアドレスに上記変数ｚの値を書き込む。なお、変数Ａ
ＤＲＣは非線形テーブルの書き込みスタートアドレスを
示す。さらに、ステップＳＦ７において、非線形テーブ
ルの、ＡＤＲＣ−ａｄｒｓなる演算によって得られるア
ドレスに上記変数ｚの負の値、すなわち−ｚを書き込
む。
【００５０】上述したステップＳＦ４〜ＳＦ８の処理は
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＦ９へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＦ９における判断結果が「ＮＯ」
の場合には、ステップＳＦ１０へ進み、所定の演算が終
了したことを示すために、フラグＦＬＡＧを「０」にし
た後、図５と同様のメインルーチンへ戻る。
１ＤＡＣサイクル中に繰り返し実行される。１ＤＡＣサ
イクル期間における処理が終了すると、次に、ステップ
ＳＦ９へ進み、フラグＦＬＡＧが非線形テーブルのサイ
ズを示す変数ＤＴＮＯより小さいか否かを判断する。そ
して、このステップＳＦ９における判断結果が「ＮＯ」
の場合には、ステップＳＦ１０へ進み、所定の演算が終
了したことを示すために、フラグＦＬＡＧを「０」にし
た後、図５と同様のメインルーチンへ戻る。
【００５１】一方、上記ステップＳＦ９における判断結
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＦ２によって得られた値（γ）に基づいて前回の処
理の続きを行なう。この処理は上述したステップＳＦ９
における判断結果が「ＮＯ」になるまで行なわれる。以
上の演算処理によって図１４に示すアルゴリズムによる
非線形テーブル（グラハム関数）の書き換えが実現され
る。
果が「ＹＥＳ」の場合には、所定の演算がまだ終了して
いないので、フラグＦＬＡＧをクリアすることなく、図
５と同様のメインルーチンへ戻る。したがって、この場
合には、再び、当該ルーチンへ処理が移った際、ステッ
プＳＦ２によって得られた値（γ）に基づいて前回の処
理の続きを行なう。この処理は上述したステップＳＦ９
における判断結果が「ＮＯ」になるまで行なわれる。以
上の演算処理によって図１４に示すアルゴリズムによる
非線形テーブル（グラハム関数）の書き換えが実現され
る。
【００５２】次に、グラハム関数を漸化式により作成す
る方法について説明する。 非線形テーブルを漸化式を用いて作成する方法 前述した数式２を直接、漸化式で解決することは難しい
が、図２４（ａ）に示す関数の形状と、図１２とを比較
することにより、グラハム関数は図１２に示すスリット
関数を演算し、これをｙ軸に対して軸対称に変換するこ
とにより近似できる。したがって、図７および図９に示
す構成を用いることにより、グラハム関数テーブルを作
成することができる。なお、演算処理は前述したフロー
チャートと同様であるので説明は省略する。
る方法について説明する。 非線形テーブルを漸化式を用いて作成する方法 前述した数式２を直接、漸化式で解決することは難しい
が、図２４（ａ）に示す関数の形状と、図１２とを比較
することにより、グラハム関数は図１２に示すスリット
関数を演算し、これをｙ軸に対して軸対称に変換するこ
とにより近似できる。したがって、図７および図９に示
す構成を用いることにより、グラハム関数テーブルを作
成することができる。なお、演算処理は前述したフロー
チャートと同様であるので説明は省略する。
【００５３】次に、上述した非線形テーブル以外のテー
ブルを作成する場合について説明する。 （ＩＶ）その他の非線形テーブル 以下に示す非線形関数テーブルが必要となった場合、ア
ルゴリズムに組込むべき漸化式を以下に示す。 正弦関数（テーブルサイズＮ） 正弦関数は次式によって表される。
ブルを作成する場合について説明する。 （ＩＶ）その他の非線形テーブル 以下に示す非線形関数テーブルが必要となった場合、ア
ルゴリズムに組込むべき漸化式を以下に示す。 正弦関数（テーブルサイズＮ） 正弦関数は次式によって表される。
【数１６】 該数式１６の漸化式は、
【数１７】 となる。また、初期値は、
【数１８】 となる。図１６は、これを実現するためのアルゴリズム
構成を示すブロック図である。
構成を示すブロック図である。
【００５４】余弦関数（テーブルサイズＮ） 余弦関数は次式によって表される。
【数１９】 該数式１９の漸化式は、
【数２０】 となる。また、初期値は、
【数２１】 となる。これを実現するためのアルゴリズム構成は、正
弦関数のブロック図と同一である。
弦関数のブロック図と同一である。
【００５５】次に、上述した正弦関数と余弦関数とを組
合せた関数を実現するための構成について説明する。 いくつかの正弦関数と余弦関数との和 複数の正弦関数と余弦関数との和は次式によって表され
る。
合せた関数を実現するための構成について説明する。 いくつかの正弦関数と余弦関数との和 複数の正弦関数と余弦関数との和は次式によって表され
る。
【数２２】 該数式２２の漸化式および初期値は前述した通りであ
る。この場合のブロック図を図１７に示す。なお、この
場合、Ａｉ，Ｂｉ，αｉ，βｉを操作子にアサインし、
非線形テーブルを書き換え、音色を変えるようにしても
よい。
る。この場合のブロック図を図１７に示す。なお、この
場合、Ａｉ，Ｂｉ，αｉ，βｉを操作子にアサインし、
非線形テーブルを書き換え、音色を変えるようにしても
よい。
【００５６】次に、ＬＰＦ（ローパスフィルタ）を用い
た実施例について説明する。 この実施例では、図１８に示すステップ応答特性を有
する２次のＬＰＦを用いている。これによれば、そのス
テップ応答特性により前述したスリット関数が直接得ら
れる。これを組合せることによって、さまざまな形状の
スリット関数が得られる。例えば、図１９に示すよう
に、３つのＬＰＦを組合せて、それらの出力であるステ
ップ応答に重みづけをし（係数Ｇ１、Ｇ２およびＧ３の
変化）、加算すれば、図２０に示すようなステップの応
答が得られる。上記重みづけのための係数Ｇ１、Ｇ２お
よびＧ３は操作子にアサインしておけば、操作子を操作
することによって音色を変えることができる。
た実施例について説明する。 この実施例では、図１８に示すステップ応答特性を有
する２次のＬＰＦを用いている。これによれば、そのス
テップ応答特性により前述したスリット関数が直接得ら
れる。これを組合せることによって、さまざまな形状の
スリット関数が得られる。例えば、図１９に示すよう
に、３つのＬＰＦを組合せて、それらの出力であるステ
ップ応答に重みづけをし（係数Ｇ１、Ｇ２およびＧ３の
変化）、加算すれば、図２０に示すようなステップの応
答が得られる。上記重みづけのための係数Ｇ１、Ｇ２お
よびＧ３は操作子にアサインしておけば、操作子を操作
することによって音色を変えることができる。
【００５７】数値解析法 アルゴリズムに組込む非線形テーブルを作成するアルゴ
リズムは数値解析法でもよい。例えば、前述したグラハ
ム関数では、
リズムは数値解析法でもよい。例えば、前述したグラハ
ム関数では、
【数２３】 が計算できればよい。これは、
【数２４】 なる漸化式によりｙnがｘの平方根に収束する。これを
１ＤＡＣサイクルに可能な回数分、演算すれば目的とす
る関数が得られる。
１ＤＡＣサイクルに可能な回数分、演算すれば目的とす
る関数が得られる。
【００５８】なお、上述した各種の実施例において、非
線形を計算するためのパラメータ（例えば、数式１の
γ）などを変化させるのは、 楽音作成の時 操作子の変化時 に行なう。上記は頻繁に発生しないので、例えば、数
１０ＤＡＣ期間に渡った処理においても、十分、リアル
タイムで変化する楽音として聞える。また、上記にお
いても、操作子のパラメータが送られてくるのはＭＩＤ
Ｉなどでも数ｍｓｅｃごとに供給される程度であるた
め、これも十分、リアルタイムで応答できる。
線形を計算するためのパラメータ（例えば、数式１の
γ）などを変化させるのは、 楽音作成の時 操作子の変化時 に行なう。上記は頻繁に発生しないので、例えば、数
１０ＤＡＣ期間に渡った処理においても、十分、リアル
タイムで変化する楽音として聞える。また、上記にお
いても、操作子のパラメータが送られてくるのはＭＩＤ
Ｉなどでも数ｍｓｅｃごとに供給される程度であるた
め、これも十分、リアルタイムで応答できる。
【００５９】
【発明の効果】以上、説明したように、この発明によれ
ば、複数ステップからなるプログラムを所定周期毎に繰
り返し実行することによって楽音合成に必要な演算を繰
り返し行う際に、各周期に実行されるプログラムが、１
周期毎に完結する演算であって、非線形関数を用いた非
線形変換処理および遅延処理を閉ループ接続したアルゴ
リズムにより楽音信号を合成する第１の演算のための固
定ステップと、複数周期で完結するように各周期に分散
されて行われる演算であって、前記非線形関数の算出指
示に応答して、前記非線形関数を算出する第２の演算の
ための固定ステップとからなるようにしたので、非線形
関数の算出に関するプログラムが１周期内で固定ステッ
プで必ず実行される。したがって、演奏状況が変化して
も、非線形関数の算出を行うのに要する時間は長くなら
ない。これにより、算出指示に応答して非線形関数の算
出を素早く行うことができ、楽音の発生開始から実際に
楽音が発生されるまでの時間を短くすることができる。
またこれにより、物理音源モデルにおいて、非線形関数
の形状をリアルタイムで変化させ、楽音合成における要
素を増加させることができ、また、操作子に非線形関数
の算出指示をアサインし多様な楽音を合成できるという
利点が得られる。
ば、複数ステップからなるプログラムを所定周期毎に繰
り返し実行することによって楽音合成に必要な演算を繰
り返し行う際に、各周期に実行されるプログラムが、１
周期毎に完結する演算であって、非線形関数を用いた非
線形変換処理および遅延処理を閉ループ接続したアルゴ
リズムにより楽音信号を合成する第１の演算のための固
定ステップと、複数周期で完結するように各周期に分散
されて行われる演算であって、前記非線形関数の算出指
示に応答して、前記非線形関数を算出する第２の演算の
ための固定ステップとからなるようにしたので、非線形
関数の算出に関するプログラムが１周期内で固定ステッ
プで必ず実行される。したがって、演奏状況が変化して
も、非線形関数の算出を行うのに要する時間は長くなら
ない。これにより、算出指示に応答して非線形関数の算
出を素早く行うことができ、楽音の発生開始から実際に
楽音が発生されるまでの時間を短くすることができる。
またこれにより、物理音源モデルにおいて、非線形関数
の形状をリアルタイムで変化させ、楽音合成における要
素を増加させることができ、また、操作子に非線形関数
の算出指示をアサインし多様な楽音を合成できるという
利点が得られる。
【図１】 本発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】 サブインストラクションで発生したＥＧの信
号を補間している様子を示す波形図である。
号を補間している様子を示す波形図である。
【図３】 図１に示すＤＳＰのインストラクションの実
行を示す一例である。
行を示す一例である。
【図４】 非線形テーブルを級数展開（数式４）により
作成するアルゴリズム構成を示すブロック図である。
作成するアルゴリズム構成を示すブロック図である。
【図５】 図４に示すアルゴリズム構成を実現するため
のＤＳＰの１ＤＡＣサイクル中に実行される処理を示す
フローチャートである。
のＤＳＰの１ＤＡＣサイクル中に実行される処理を示す
フローチャートである。
【図６】 図４に示すアルゴリズム構成を実現するため
の詳細な処理を示すフローチャートである。
の詳細な処理を示すフローチャートである。
【図７】 非線形テーブルを漸化式（数式９および数式
１０）により作成するアルゴリズム構成を示すブロック
図である。
１０）により作成するアルゴリズム構成を示すブロック
図である。
【図８】 図７に示すアルゴリズム構成による非線形テ
ーブルを作成するためのフローチャートである。
ーブルを作成するためのフローチャートである。
【図９】 別のアルゴリズム構成を示すブロック図であ
る。
る。
【図１０】 図９に示す構成を用いて非線形テーブルを
作成するためのフローチャートである。
作成するためのフローチャートである。
【図１１】 管楽器の発音機構におけるスリット関数を
示す波形図である。
示す波形図である。
【図１２】 図１１に示すスリット関数を（ｘ0，０．
５）を中心に書き直した波形図である。
５）を中心に書き直した波形図である。
【図１３】 図９に示すステップ応答を実現する非線形
テーブルを作成するためのフローチャートである。
テーブルを作成するためのフローチャートである。
【図１４】 非線形テーブル（シングルリードアルゴリ
ズムのグラハム関数）を級数展開（数式１５）により作
成するアルゴリズム構成を示すブロック図である。
ズムのグラハム関数）を級数展開（数式１５）により作
成するアルゴリズム構成を示すブロック図である。
【図１５】 図１４に示す構成を用いて非線形テーブル
を作成するためのフローチャートである。
を作成するためのフローチャートである。
【図１６】 正弦関数を実現するためのアルゴリズム構
成を示すブロック図である。
成を示すブロック図である。
【図１７】 複数の正弦関数と余弦関数との和を実現す
るためのアルゴリズム構成を示すブロック図である。
るためのアルゴリズム構成を示すブロック図である。
【図１８】 ステップ応答特性を有する２次のＬＰＦの
出力波形図である。
出力波形図である。
【図１９】 図１８に示すステップ応答特性を有する２
次のＬＰＦを用いたスリット関数を得るためのアルゴリ
ズム構成を示すブロック図である。
次のＬＰＦを用いたスリット関数を得るためのアルゴリ
ズム構成を示すブロック図である。
【図２０】 図１９に示すアルゴリズム構成による出力
波形図である。
波形図である。
【図２１】 従来の楽音合成回路の１つであるハンマー
打弦アルゴリズム構成を示すブロック図である。
打弦アルゴリズム構成を示すブロック図である。
【図２２】 図２１に示す非線形テーブル５（非線形関
数）の出力波形図である。
数）の出力波形図である。
【図２３】 従来の楽音合成装置の１つであるシングル
リードの非線形部のアルゴリズムを示すブロック図であ
る。
リードの非線形部のアルゴリズムを示すブロック図であ
る。
【図２４】 （ａ）は図２３に示すグラハム関数を示す
波形図であり、（ｂ）はスリット関数を示す波形図であ
る。
波形図であり、（ｂ）はスリット関数を示す波形図であ
る。
１……ウエーブガイド（ループ回路）、２……励振回路
（励振信号生成手段）、５……非線形テーブル、２０…
…ＤＳＰ（演算回路）、２１……サブ用のレジスタ、２
２……メイン用のレジスタ、２５……テンポラリレジス
タ、２６……メイン用のアキュムレータ、２７……サブ
用のアキュムレータ、２８……レジスタ、２９……補間
器。
（励振信号生成手段）、５……非線形テーブル、２０…
…ＤＳＰ（演算回路）、２１……サブ用のレジスタ、２
２……メイン用のレジスタ、２５……テンポラリレジス
タ、２６……メイン用のアキュムレータ、２７……サブ
用のアキュムレータ、２８……レジスタ、２９……補間
器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G10H 1/00 - 7/12
Claims (1)
- 【請求項１】 複数ステップからなるプログラムを所定
周期毎に繰り返し実行することによって楽音合成に必要
な演算を繰り返し行う演算手段を備えた楽音合成装置で
あって、各周期に実行されるプログラムが、 １周期毎に完結する演算であって、非線形関数を用いた
非線形変換処理および遅延処理を閉ループ接続したアル
ゴリズムにより楽音信号を合成する第１の演算のための
固定ステップと、 複数周期で完結するように各周期に分散されて行われる
演算であって、前記非線形関数の算出指示に応答して、
前記非線形関数を算出する第２の演算のための固定ステ
ップとからなることを特徴とする楽音合成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250184A JP2768168B2 (ja) | 1992-09-18 | 1992-09-18 | 楽音合成装置 |
| US08/122,885 US5508469A (en) | 1992-09-18 | 1993-09-16 | Musical tone synthesizing apparatus capable of changing musical parameters in real-time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250184A JP2768168B2 (ja) | 1992-09-18 | 1992-09-18 | 楽音合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06102881A JPH06102881A (ja) | 1994-04-15 |
| JP2768168B2 true JP2768168B2 (ja) | 1998-06-25 |
Family
ID=17204066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4250184A Expired - Lifetime JP2768168B2 (ja) | 1992-09-18 | 1992-09-18 | 楽音合成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5508469A (ja) |
| JP (1) | JP2768168B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW279219B (ja) * | 1994-03-31 | 1996-06-21 | Yamaha Corp | |
| DE69619587T2 (de) * | 1995-05-19 | 2002-10-31 | Yamaha Corp., Hamamatsu | Verfahren und Vorrichtung zur Tonerzeugung |
| US6326537B1 (en) | 1995-09-29 | 2001-12-04 | Yamaha Corporation | Method and apparatus for generating musical tone waveforms by user input of sample waveform frequency |
| JP2970526B2 (ja) * | 1996-01-17 | 1999-11-02 | ヤマハ株式会社 | コンピュータソフトウェアを用いた音源システム |
| US5837914A (en) * | 1996-08-22 | 1998-11-17 | Schulmerich Carillons, Inc. | Electronic carillon system utilizing interpolated fractional address DSP algorithm |
| US7486743B2 (en) * | 2003-12-29 | 2009-02-03 | Intel Corporation | Device and method of measuring frequency domain response in RF modulator |
| WO2008121650A1 (en) * | 2007-03-30 | 2008-10-09 | William Henderson | Audio signal processing system for live music performance |
| JP5605192B2 (ja) * | 2010-12-02 | 2014-10-15 | ヤマハ株式会社 | 楽音信号合成方法、プログラムおよび楽音信号合成装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5865492A (ja) * | 1981-10-15 | 1983-04-19 | ヤマハ株式会社 | 電子楽器 |
| US4984276A (en) * | 1986-05-02 | 1991-01-08 | The Board Of Trustees Of The Leland Stanford Junior University | Digital signal processing using waveguide networks |
| JP2576614B2 (ja) * | 1988-12-29 | 1997-01-29 | カシオ計算機株式会社 | 処理装置 |
| US5248844A (en) * | 1989-04-21 | 1993-09-28 | Yamaha Corporation | Waveguide type musical tone synthesizing apparatus |
| JPH0769701B2 (ja) * | 1989-05-09 | 1995-07-31 | ヤマハ株式会社 | 楽音波形信号形成装置 |
| JP2591193B2 (ja) * | 1989-11-13 | 1997-03-19 | ヤマハ株式会社 | 非線形関数発生装置およびその非線形関数発生装置を用いた楽音合成装置 |
| JP2580814B2 (ja) * | 1990-01-05 | 1997-02-12 | ヤマハ株式会社 | 楽音信号発生装置 |
-
1992
- 1992-09-18 JP JP4250184A patent/JP2768168B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-16 US US08/122,885 patent/US5508469A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5508469A (en) | 1996-04-16 |
| JPH06102881A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Välimäki et al. | Discrete-time modelling of musical instruments | |
| Bank et al. | A modal-based real-time piano synthesizer | |
| Välimäki et al. | Virtual musical instruments—natural sound using physical models | |
| JP2768168B2 (ja) | 楽音合成装置 | |
| JP2006047451A (ja) | 電子楽器 | |
| JP2727841B2 (ja) | 楽音合成装置 | |
| JPH0778679B2 (ja) | 楽音波形信号形成装置 | |
| US4177706A (en) | Digital real time music synthesizer | |
| Ducceschipaq et al. | Plate reverberation: Towards the development of a real-time physical model for the working musician | |
| Smith III | Nonlinear commuted synthesis of bowed strings | |
| Bilbao et al. | The ness project: physical modeling, algorithms and sound synthesis | |
| JP3459948B2 (ja) | 楽音合成装置 | |
| JP2722727B2 (ja) | 電子楽器 | |
| Karjalainen et al. | An overview of new techniques and effects in model-based sound synthesis | |
| Bailey et al. | Applications of the phase vocoder in the control of real‐time electronic musical instruments | |
| JP2814699B2 (ja) | 楽音合成装置 | |
| JPH03174196A (ja) | 楽音合成装置 | |
| JP3551575B2 (ja) | 楽音発生装置 | |
| JP2568759B2 (ja) | 楽音合成装置 | |
| Bilbao et al. | The NESS Project: Large Scale Physical Modeling Synthesis, Parallel Computing and Musical Experimentation.” | |
| JP2841847B2 (ja) | 楽音合成装置 | |
| JP4548327B2 (ja) | 楽音制御装置および楽音制御処理のプログラム | |
| JPH0378799A (ja) | 楽音合成装置 | |
| JP4158198B2 (ja) | 波形発生装置および波形発生処理プログラム | |
| JPH05232965A (ja) | 楽音合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |