JP2758726B2 - A / D conversion circuit - Google Patents
A / D conversion circuitInfo
- Publication number
- JP2758726B2 JP2758726B2 JP3011824A JP1182491A JP2758726B2 JP 2758726 B2 JP2758726 B2 JP 2758726B2 JP 3011824 A JP3011824 A JP 3011824A JP 1182491 A JP1182491 A JP 1182491A JP 2758726 B2 JP2758726 B2 JP 2758726B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- dither
- conversion circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はA/D変換回路に関し、
特に帯域内のS/N比の変動を抑制して構成されるオー
バーサンプリング方式のA/D変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D converter.
In particular, the present invention relates to an oversampling type A / D conversion circuit configured to suppress fluctuation of the S / N ratio in a band.
【0002】[0002]
【従来の技術】従来、ΔΣ変調方式などのオーバーサン
プリング方式のA/D変換回路においては、変換出力に
おけるS/N比を変動させる大きな要因として、雑音成
分の信号帯域内への集中という現象がある。信号帯域内
に対する雑音成分の集中は、入力信号レベルと入力信号
周波数などにより決まる特定の周波数において生じる。
この対応策としては、ディザ信号を入力信号に重畳する
方法が行われている。ディザ信号を入力信号に加えるこ
とにより、雑音成分が分散され、信号帯域内における雑
音レベルが低下し、信号帯域内のS/N比が改善され
る。2. Description of the Related Art Conventionally, in an A / D conversion circuit of an oversampling system such as a ΔΣ modulation system, a phenomenon that a noise component is concentrated in a signal band is one of the major factors that fluctuates an S / N ratio in a conversion output. is there. The concentration of the noise component in the signal band occurs at a specific frequency determined by the input signal level and the input signal frequency.
As a countermeasure, a method of superimposing a dither signal on an input signal has been used. By adding the dither signal to the input signal, noise components are dispersed, the noise level in the signal band is reduced, and the S / N ratio in the signal band is improved.
【0003】この場合、ディザ信号として用いられる信
号は、周波数の一定な矩形波であり、その周波数は信号
帯域外に設定される。このように、ディザ信号を設定す
ることにより、オーバーサンプリング方式のA/D変換
回路においては、所望のサンプリングレートに変換する
際に、低域フィルタを通して信号を出力するため、上述
のように、信号帯域外に設定されているディザ信号は、
完全に信号帯域外に除去される。In this case, a signal used as a dither signal is a rectangular wave having a constant frequency, and the frequency is set outside the signal band. As described above, by setting the dither signal, the A / D conversion circuit of the oversampling method outputs a signal through a low-pass filter when converting to a desired sampling rate. The dither signal set out of band is
It is completely removed outside the signal band.
【0004】[0004]
【発明が解決しようとする課題】上述した従来のオーバ
ーサンプリング方式のA/D変換回路においては、入力
信号に重畳されるディザ信号は、その周波数が一定に保
持されている矩形波であるが故に、入力信号の周波数に
よっては、ディザ信号の効果が低下し、出力信号におけ
るS/N比改善の効果が見られないという欠点があり、
また、更に、ディザ信号の重畳により、A/D変換回路
自体のダイナミックレンジが狭くなるという欠点があ
る。In the conventional oversampling A / D converter described above, the dither signal superimposed on the input signal is a rectangular wave whose frequency is kept constant. However, depending on the frequency of the input signal, the effect of the dither signal is reduced, and the effect of improving the S / N ratio in the output signal is not obtained.
Further, there is a disadvantage that the dynamic range of the A / D conversion circuit itself is narrowed due to the superposition of the dither signal.
【0005】[0005]
【課題を解決するための手段】本発明のA/D変換回路
は、オーバーサンプリング方式のA/D変換回路におい
て、A/D変換対象の入力信号に加算されるディザ信号
として、パルス幅が疑似ランダムな矩形波を微分して形
成される信号を出力するディザ信号発生手段を備えて構
成される。According to an A / D converter of the present invention, an A / D converter of an over-sampling method has a pseudo pulse width as a dither signal added to an input signal to be A / D converted. configured with a de I the signal generating means for outputting a signal formed by differentiating the random square wave.
【0006】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0007】図1は本発明のオーバーサンプリング方式
のA/D変換回路の一実施例を示すブロック図である。
図1に示されるように、本実施例は、減算回路2および
4、積分回路3および5、コンパレータ6、および遅延
回路7を含むオーバーサンプリング方式のA/D変換回
路1と、ポリノミナルカウンター9、微分回路10およ
びD/A変換器11を含むディザ発生回路8と、加算回
路12とを備えて構成される。FIG. 1 is a block diagram showing an embodiment of an oversampling type A / D conversion circuit according to the present invention.
As shown in FIG. 1, this embodiment includes an oversampling type A / D conversion circuit 1 including subtraction circuits 2 and 4, integration circuits 3 and 5, a comparator 6 and a delay circuit 7, and a polynomial counter 9. , A dither generating circuit 8 including a differentiating circuit 10 and a D / A converter 11, and an adding circuit 12.
【0008】図1において、ディザ発生回路8における
ポリノミナルカウンタ9は、4〜8ビット程度のシフト
レジスタにより構成されており、このシフトレジスタの
何れかより1ビットが出力され、微分街路10に入力さ
れる。D/A変換器11においては、微分回路10の微
分出力がD/A変換されて、ディザ信号103が出力さ
れ、加算回路12に入力される。なお、ポリノミナルカ
ウンタ9および微分街路10におけるクロック信号は、
A/D変換回路1のサンプリング周波数と同一周波数の
クロック信号が用いられる。また、D/A変換器11か
ら出力されるディザ信号103を形成するパルス波の波
高値は、入力信号101最大振幅レベルの1/4〜1/
8程度に設定される。In FIG. 1, a polynomial counter 9 in a dither generating circuit 8 is constituted by a shift register of about 4 to 8 bits, and one bit is output from any of the shift registers and input to a differential street 10. Is done. In the D / A converter 11, the differential output of the differentiating circuit 10 is D / A converted, a dither signal 103 is output, and the dither signal 103 is input to the adding circuit 12. Note that the clock signal in the polynomial counter 9 and the differential street 10 is
A clock signal having the same frequency as the sampling frequency of the A / D conversion circuit 1 is used. The peak value of the pulse wave forming the dither signal 103 output from the D / A converter 11 is 1 / to 1/1 of the maximum amplitude level of the input signal 101.
It is set to about 8.
【0009】加算回路12においては、入力信号101
とディザ信号103とが加算されるが、加算回路12に
おけるサンプリング周波数は、所謂サンプリング定理に
より決まる所定のサンプリング周波数の数十倍から数百
倍の周波数に設定される。In the adder circuit 12, the input signal 101
And the dither signal 103 are added, and the sampling frequency in the adding circuit 12 is set to a frequency several tens to several hundred times the predetermined sampling frequency determined by the so-called sampling theorem.
【0010】ディザ発生回路8から出力される、パルス
幅が疑似ランダムな矩形波より成るデイザ信号103を
微分した信号は、パルス幅が疑似ランダムであるため、
周波数成分としては様々な信号が含まれており、その周
波数スペクトラムが拡散されているため、一定周波数の
矩形波をディザ信号として用いる場合のように、入力信
号101の周波数如何によりディザ信号の効果が低減さ
れ、S/N比の改善効果が劣化するという前述の欠点は
解決される。The signal obtained by differentiating the dither signal 103 output from the dither generation circuit 8 and having a pulse width of a pseudo-random rectangular wave has a pseudo random pulse width.
Since various signals are included as frequency components and the frequency spectrum is spread, the effect of the dither signal depends on the frequency of the input signal 101 as in the case of using a rectangular wave of a constant frequency as the dither signal. The above-mentioned drawback of reducing the S / N ratio and reducing the effect of improving the S / N ratio is solved.
【0011】また、微分回路10のクロック信号を、A
/D変換回路1のクロック信号と同一周波数に設定して
いるため、入力信号101とディザ信号103とが加算
された大きな振幅の信号が、加算回路12内のA/D変
換回路に入力される期間が1サンプリング期間だけとな
り、次のサンプリング期間においては、ディザ信号10
3のレベルが零または逆符号のレベルとなる。このた
め、ディザ信号と入力信号が加算された大きな振幅の信
号が、連続してA/D変換回路1に入力されることがな
く、ディザ信号の重畳にゆるダイナミックレンジの劣化
が回避される。The clock signal of the differentiating circuit 10 is represented by A
Since the same frequency as that of the clock signal of the / D conversion circuit 1 is set, a signal having a large amplitude obtained by adding the input signal 101 and the dither signal 103 is input to the A / D conversion circuit in the addition circuit 12. The period is only one sampling period, and in the next sampling period, the dither signal 10
The level of 3 is the level of zero or the opposite sign. Therefore, a large-amplitude signal obtained by adding the dither signal and the input signal is not continuously input to the A / D conversion circuit 1, and the deterioration of the dynamic range due to the superposition of the dither signal is avoided.
【0012】なお、減算回路2および4と、積分回路3
および5と、コンパレータ6と、遅延回路7とを含むス
ーパーサンプリング方式のA/D変換回路1からは、入
力信号101がA/D変換された出力信号102が出力
されるが、A/D変換回路1の動作については、従来例
と同様であり、その説明は省略する。The subtraction circuits 2 and 4 and the integration circuit 3
And 5, a comparator 6, and a delay circuit 7. The super-sampling A / D conversion circuit 1 outputs an output signal 102 obtained by A / D conversion of the input signal 101. The operation of the circuit 1 is the same as that of the conventional example, and the description is omitted.
【0013】[0013]
【発明の効果】以上説明したように、本発明は、パルス
幅が疑似ランダムな矩形波を微分した信号をディザ信号
として入力信号に重畳することにより、ディザ信号によ
るS/N改善効果の劣化を防止することができるととも
に、ディザ信号重畳により生起するダイナミックレンジ
の低減を回避することができるという効果がある。As described above, according to the present invention, a signal obtained by differentiating a rectangular wave having a pseudo-random pulse width is superimposed on an input signal as a dither signal, thereby reducing the deterioration of the S / N improvement effect due to the dither signal. In addition to this, there is an effect that the reduction of the dynamic range caused by the superposition of the dither signal can be avoided.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
1 A/D変換回路 2,4 減算回路 3,5 積分回路 6 コンパレータ 7 遅延回路 8 ディザ発生回路 9 ポリノミナルカウンタ 10 微分回路 11 D/A変換器 12 加算回路 DESCRIPTION OF SYMBOLS 1 A / D conversion circuit 2, 4 Subtraction circuit 3, 5 Integration circuit 6 Comparator 7 Delay circuit 8 Dither generation circuit 9 Polynomial counter 10 Differentiation circuit 11 D / A converter 12 Addition circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03M 3/00 H03M 1/04 H03M 1/12──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03M 3/00 H03M 1/04 H03M 1/12
Claims (1)
回路において、A/D変換対象の入力信号に加算される
ディザ信号として、パルス幅が疑似ランダムな矩形波を
微分して形成される信号を出力するディザ信号発生手段
を備えることを特徴とするA/D変換回路。1. An oversampling A / D conversion circuit outputs a signal formed by differentiating a pseudo random rectangular wave with a pulse width as a dither signal to be added to an input signal to be A / D converted. a / D converter circuit characterized by comprising a de I the signal generating means for.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3011824A JP2758726B2 (en) | 1991-02-01 | 1991-02-01 | A / D conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3011824A JP2758726B2 (en) | 1991-02-01 | 1991-02-01 | A / D conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04246916A JPH04246916A (en) | 1992-09-02 |
JP2758726B2 true JP2758726B2 (en) | 1998-05-28 |
Family
ID=11788521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3011824A Expired - Lifetime JP2758726B2 (en) | 1991-02-01 | 1991-02-01 | A / D conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758726B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4823244B2 (en) * | 2008-01-31 | 2011-11-24 | 日本電信電話株式会社 | converter |
JP5589780B2 (en) * | 2010-11-08 | 2014-09-17 | セイコーエプソン株式会社 | A / D conversion circuit, electronic device, and A / D conversion method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58168323A (en) * | 1982-03-29 | 1983-10-04 | Yoshio Yamazaki | Signal quantizing device |
JPS63256018A (en) * | 1987-04-13 | 1988-10-24 | Nippon Precision Saakitsutsu Kk | A/d converter |
JPH02215220A (en) * | 1989-02-16 | 1990-08-28 | Nec Corp | Burst error insertion circuit |
-
1991
- 1991-02-01 JP JP3011824A patent/JP2758726B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04246916A (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443324B1 (en) | Apparatus and method for dithering a sigma-delta modulator | |
JP3112605B2 (en) | D / A conversion circuit | |
US7180365B2 (en) | Class D amplifier and a method of pulse width modulation | |
JPH03190430A (en) | Analog-digital converter | |
JP3130105B2 (en) | Sigma-delta modulator for D / A converter | |
US6262604B1 (en) | Digital synthesizer of signals | |
US6137429A (en) | Circuit and method for attenuating noise in a data converter | |
US7170360B2 (en) | Device and method for digital pulse width modulation | |
JP2758726B2 (en) | A / D conversion circuit | |
JP2994115B2 (en) | Noise shaper circuit | |
JP5230528B2 (en) | DA conversion circuit | |
JPH04115722A (en) | D/a converter | |
JP2002064384A (en) | Δς modulator, digital signal processor and method for processing digital signal | |
US5347278A (en) | Pulse density mapping method and circuit for delta sigma modulators | |
SU756614A1 (en) | Noise generator | |
JP3483000B2 (en) | ΔΣ modulator | |
JP2780421B2 (en) | Noise shaping type quantization device | |
JPH02174423A (en) | 1 bit da converter | |
SU1203707A1 (en) | Delta modulator | |
JPH073732Y2 (en) | Video signal contour compensation circuit | |
JPH082021B2 (en) | A / D converter | |
JPH0294850A (en) | Msk detection circuit | |
JPH047610B2 (en) | ||
JPH0258947A (en) | Frequency modulating circuit | |
SU681552A2 (en) | Device for coding sound signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |