JP3483000B2

JP3483000B2 - ΔΣ modulator

Info

Publication number: JP3483000B2
Application number: JP2000326772A
Authority: JP
Inventors: 智弘上野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-10-26
Filing date: 2000-10-26
Publication date: 2004-01-06
Anticipated expiration: 2020-10-26
Also published as: JP2002135120A

Description

Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、オーディオ、通信
等の分野において幅広く利用されているΔΣ変調器に関
し、特に、信号帯域内Ｓ／Ｎの改善を図る技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a .DELTA..SIGMA. Modulator widely used in the fields of audio and communication, and more particularly to a technique for improving S / N in a signal band.

【０００２】[0002]

【従来の技術】従来の１次ΔΣ変調器は、図４にその一
例を示すように、入力信号Ｘ（Ｚ）とフィードバック信
号の減算を行う減算器２と、減算器２の出力を１サンプ
リングクロック毎に累積加算（積分）する累積加算器
（積分器）３と、累積加算器３の出力が、≧スレッショ
ールドレベルであれば＋Δ、＜スレッショールドレベル
であれば−Δの２値量子化された出力信号Ｙ（Ｚ）を生
成するコンパレータ５と、出力信号Ｙ（Ｚ）を１サンプ
リングクロック遅らせた信号を前記フィードバック信号
として減算器２にフィードバックする遅延器８により構
成されている。2. Description of the Related Art A conventional first-order ΔΣ modulator has a subtracter 2 for subtracting an input signal X (Z) and a feedback signal, and an output of the subtractor 2 for one sampling, as shown in an example in FIG. A cumulative adder (integrator) 3 that performs cumulative addition (integration) for each clock, and a binary value of + Δ if the output of the cumulative adder 3 is ≧ threshold level, and −Δ if <threshold level. It comprises a comparator 5 for generating a quantized output signal Y (Z) and a delay device 8 for feeding back a signal obtained by delaying the output signal Y (Z) by one sampling clock to the subtracter 2 as the feedback signal.

【０００３】図１では、１次ΔΣ変調器の各要素をＺ変
換して得られるＺ関数で記述しており、Ｚ^−１は入力を
１サンプリングクロック遅らせる遅延要素を表現してい
る。In FIG. 1, each element of the primary ΔΣ modulator is described by a Z function obtained by Z conversion, and Z ⁻¹ represents a delay element that delays the input by one sampling clock.

【０００４】１次ΔΣ変調器は、上記の要素で構成され
たフィードバックシステムであり、２つの遅延器４、８
へのサンプリングクロック９に同期して、ダイナミック
レンジ−Δ〜＋Δの入力信号１を、２値量子化出力信号
（＋Δ、−Δ）７へと変換する変調器である。The first-order ΔΣ modulator is a feedback system composed of the above-mentioned elements, and includes two delay devices 4 and 8.
Is a modulator that converts an input signal 1 having a dynamic range of −Δ to + Δ into a binary quantized output signal (+ Δ, −Δ) 7 in synchronization with a sampling clock 9 for.

【０００５】図５は、図４記載の１次ΔΣ変調器の動作
原理説明図である。１次ΔΣ変調器における出力信号Ｙ
（Ｚ）は、Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ^−１）Ｑ（Ｚ）・・・式１となり、入力信号Ｘ（Ｚ）とノイズ成分（１−Ｚ^−１）
Ｑ（Ｚ）の和となる。また、出力信号のスペクトルＹ
（ｆ）は、Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ^{−２πｆＴｓ}）Ｑ（ｆ）・・・式２となり、同様に、入力信号スペクトルＸ（ｆ）とノイズ
成分（１−ｅ^{−ｊωＴｓ}）Ｑ（ｆ）の和となる。FIG. 5 is an explanatory diagram of the operating principle of the first-order ΔΣ modulator shown in FIG. Output signal Y in the primary ΔΣ modulator
(Z) becomes Y (Z) = X (Z) + (1-Z- ¹ ) Q (Z) ... Equation 1 and the input signal X (Z) and the noise component (1-Z- ¹ ).
It is the sum of Q (Z). Also, the spectrum Y of the output signal
(F) becomes Y (f) = X (f) + (1-e- ^2πfTs ) Q (f) ... Equation 2 and similarly, the input signal spectrum X (f) and the noise component (1-e ^{It is} the sum of ^−jωTs ) Q (f).

【０００６】式２の右辺第２項のノイズ成分１６は、−
Δ〜＋Δの範囲内で変化する入力信号１０を、＋Δ、−
Δの２値量子化信号１３に変調する際に発生する量子化
ノイズＱ（Ｚ）６のスペクトルＱ（ｆ）に、ハイパス特
性（１−ｅ^{−ｊωＴｓ}）を乗じたものになっている。The noise component 16 of the second term on the right side of the equation 2 is −
The input signal 10 changing within the range of Δ to + Δ is changed to + Δ, −
The spectrum Q (f) of the quantization noise Q (Z) 6 generated when modulating the binary quantized signal 13 of Δ is multiplied by the high-pass characteristic (1-e- ^jωTs ).

【０００７】量子化ノイズＱ（Ｚ）６のスペクトルＱ
（ｆ）は、入力信号１０の振幅が十分に大きければ、Ｄ
Ｃからナイキスト周波数１７まで均一に分布するホワイ
トノイズとみなすことができるため、出力信号スペクト
ルＹ（ｆ）１４中に含まれるノイズ成分１６は、ナイキ
スト周波数１７をピークに高域に分散する。この効果
は、ノイズシェイピング効果と呼ばれΔΣ変調器の大き
な特徴の一つである。Quantum noise Q (Z) 6 spectrum Q
(F) is D if the amplitude of the input signal 10 is sufficiently large.
Since it can be regarded as white noise that is uniformly distributed from C to the Nyquist frequency 17, the noise component 16 included in the output signal spectrum Y (f) 14 is dispersed in the high range with the Nyquist frequency 17 as a peak. This effect is called a noise shaping effect and is one of the major characteristics of the ΔΣ modulator.

【０００８】入力信号１０の復調には、信号帯域１８の
上限をカットオフ周波数としたローパスフィルタ１９を
用いて、高域に分散したノイズ成分１６と分離すればよ
い。復調後、信号帯域１８内に残るノイズ成分１６は、
ノイズシェイピング効果により低減されているため、信
号帯域１８においては高いＳ／Ｎが確保でき、入力信号
を忠実に復調できる。To demodulate the input signal 10, a low-pass filter 19 whose cut-off frequency is the upper limit of the signal band 18 may be used to separate it from the noise component 16 dispersed in the high frequency band. After demodulation, the noise component 16 remaining in the signal band 18 is
Since it is reduced by the noise shaping effect, a high S / N can be secured in the signal band 18, and the input signal can be faithfully demodulated.

【０００９】しかしながら、入力信号１０をＤＣとした
場合、入力信号１０の振幅が十分に大きければホワイト
ノイズとみなせる量子化ノイズＱ（Ｚ）６のスペクトル
Ｑ（ｆ）が、トーン成分を持つようになる。このトーン
成分は、ΔΣ変調器のハイパス特性（１−
ｅ^{−ｊωＴｓ}）によっても抑圧しきれず、出力信号Ｙ
（ｆ）１４中にスプリアスとして現れることになり、信
号帯域１８におけるＳ／Ｎを劣化させる要因となる。However, when the input signal 10 is DC, the spectrum Q (f) of the quantization noise Q (Z) 6 which can be regarded as white noise if the amplitude of the input signal 10 is sufficiently large has a tone component. Become. This tone component has a high-pass characteristic (1-
e ^−jωTs ), the output signal Y
(F) Appears as spurious in 14 and becomes a factor that deteriorates the S / N in the signal band 18.

【００１０】図１の１次ΔΣ変調器を用いて、入力信号
Ｘ（Ｚ）１にＤＣを加えた場合に、出力信号Ｙ（Ｚ）７
にスプリアスが発生するメカニズムを、図６により説明
する。When DC is added to the input signal X (Z) 1 using the primary ΔΣ modulator of FIG. 1, the output signal Y (Z) 7 is output.
The mechanism by which spurious is generated will be described with reference to FIG.

【００１１】図６（ａ）に示すように、入力信号１にＤ
Ｃ入力ｘ（ｎ）＝＋Δ／２を加えると、累積加算器３の
出力は、図６（ｂ）のように周期性のランプ波形とな
り、コンパレータ５はスレッショールドレベル０を判定
点として、図６（ｃ）のように＋Δ、−Δの２値量子化
された出力信号ｙ（ｎ）７を生成する。As shown in FIG. 6A, the input signal 1 has a D
When the C input x (n) = + Δ / 2 is added, the output of the cumulative adder 3 has a periodic ramp waveform as shown in FIG. 6 (b), and the comparator 5 sets the threshold level 0 as the judgment point. As shown in FIG. 6C, a binary quantized output signal y (n) 7 of + Δ and −Δ is generated.

【００１２】図６（ｃ）のように、出力信号７の時間応
答ｙ（ｎ）は、量子化ステップとＤＣ入力の比に応じた
デューティー比で、＋Δ、−Δを繰り返す周期信号とな
る。As shown in FIG. 6C, the time response y (n) of the output signal 7 is a periodic signal in which + Δ and -Δ are repeated with a duty ratio corresponding to the ratio between the quantization step and the DC input.

【００１３】本例では、量子化ステップは（＋Δ）−
（−Δ）＝２Δ、ＤＣ入力は（＋Δ／２）であるから、（＋Δ／２）／（２Δ）＝１／４となり、出力信号７の時間応答ｙ（ｎ）は、（−Δ、＋
Δ、＋Δ、＋Δ）のデューティー比１：４の繰り返し周
期信号となり、図６（ｅ）に示すように、出力信号７の
スペクトルＹ（ｆ）には、｛（サンプリング周波数／
２）／４｝の整数倍の周波数ポイントにスプリアスが発
生することになる。In this example, the quantization step is (+ Δ)-
Since (−Δ) = 2Δ and the DC input is (+ Δ / 2), (+ Δ / 2) / (2Δ) = 1/4, and the time response y (n) of the output signal 7 is (−Δ, +
Δ, + Δ, + Δ) becomes a repetition period signal having a duty ratio of 1: 4, and as shown in FIG. 6E, the spectrum Y (f) of the output signal 7 has {(sampling frequency /
2) / 4} spurious will be generated at frequency points that are integral multiples.

【００１４】スプリアスの発生原因は、出力信号７を２
値量子化する際に生ずる量子化ノイズ６にある。ＤＣ入
力時の量子化ノイズ６の時間応答ｑ（ｎ）は、図６
（ｄ）に示すような周期信号となり、そのスペクトルＱ
（ｆ）は、図６（ｆ）に示すようなトーン性を持つ。こ
のトーン成分は、ΔΣ変調器のハイパス特性でも抑圧し
きれないため、出力信号７にスプリアスが発生すること
になる。The cause of the spurious is that the output signal 7 is 2
It is in the quantization noise 6 that occurs when the value is quantized. The time response q (n) of the quantization noise 6 at the time of DC input is shown in FIG.
It becomes a periodic signal as shown in (d), and its spectrum Q
(F) has a tone characteristic as shown in FIG. 6 (f). This tone component cannot be suppressed even by the high pass characteristic of the ΔΣ modulator, so that spurious is generated in the output signal 7.

【００１５】図７は、図４に示す１次ΔΣ変調器を３段
カスケードに接続し、それぞれの１次ΔΣ変調器の出力
信号を加算することで、最終的な出力信号を得る従来の
３次ＭＡＳＨ方式ΔΣ変調器の例を示すブロック図であ
る。FIG. 7 shows a conventional three-stage configuration in which the first-order ΔΣ modulator shown in FIG. 4 is connected in a three-stage cascade and the output signals of the respective first-order ΔΣ modulators are added to obtain a final output signal. FIG. 3 is a block diagram showing an example of a next MASH type ΔΣ modulator.

【００１６】図７において、３次ＭＡＳＨ方式ΔΣ変調
器２７は、１次ΔΣ変調器３０〜３２を３段カスケード
に接続し、それぞれの１次ΔΣ変調器３０〜３２の出力
信号Ｙ１（Ｚ）、Ｙ２（Ｚ）、Ｙ３（Ｚ）を加算するこ
とで、最終的な出力信号Ｙ（Ｚ）２９を得る。この方式
を採用すると高次かつ安定なΔΣ変調器が構成できる
が、出力信号Ｙ（Ｚ）２９は多値化する。３次ＭＡＳＨ
方式ΔΣ変調器２７の出力信号Ｙ（Ｚ）２９は、Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ^−１）^３Ｑ３（Ｚ）・・・式３で与えられる。ここで、Ｑ３（Ｚ）は３段目のΔΣ変調
器３２で発生する量子化ノイズである。In FIG. 7, the third-order MASH type ΔΣ modulator 27 connects the first-order ΔΣ modulators 30 to 32 in a three-stage cascade, and outputs the output signals Y1 (Z) of the respective first-order ΔΣ modulators 30 to 32. , Y2 (Z), Y3 (Z) are added to obtain the final output signal Y (Z) 29. If this method is adopted, a high-order and stable ΔΣ modulator can be configured, but the output signal Y (Z) 29 is multi-valued. 3rd MASH
The output signal Y (Z) 29 of the system ΔΣ modulator 27 is given by Y (Z) = X (Z) + (1−Z ⁻¹ ) ³ Q3 (Z) ... Here, Q3 (Z) is the quantization noise generated in the third-stage ΔΣ modulator 32.

【００１７】また、出力信号２９のスペクトルＹ（ｆ）
は、Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ^{−２πｆＴｓ}）^３Ｑ３（ｆ）・・・式４で与えられる。Also, the spectrum Y (f) of the output signal 29
It is given by Y (f) = X (f ) + (1-e -2πfTs) 3 Q3 (f) ··· Equation 4.

【００１８】式３、式４より明らかなように、３次ＭＡ
ＳＨ方式ΔΣ変調器２７にて、ＤＣ入力時に発生するス
プリアスを除去するためには、３段目の１次ΔΣ変調器
３２にて発生する量子化ノイズＱ３（Ｚ）をランダム化
し、スペクトルのトーン性を除去することがポイントに
なる。As is clear from the equations 3 and 4, the third-order MA
In order to remove the spurious that occurs at the DC input in the SH method ΔΣ modulator 27, the quantization noise Q3 (Z) generated in the first-order ΔΣ modulator 32 in the third stage is randomized, and the spectrum tone is changed. The point is to remove sex.

【００１９】図８に、従来の３次ＭＡＳＨ方式ΔΣ変調
器２７の入力信号Ｘ（Ｚ）２８に１００Ｈｚの正弦波を
与えた時のシミュレーション結果を示す。量子化ステッ
プΔ＝１、サンプリング周波数ｆｓ＝１ｋＨｚ、サンプ
ル総数９０の条件にてシミュレーションを行った。FIG. 8 shows a simulation result when a 100 Hz sine wave is applied to the input signal X (Z) 28 of the conventional third-order MASH type ΔΣ modulator 27. The simulation was performed under the conditions of the quantization step Δ = 1, the sampling frequency fs = 1 kHz, and the total number of samples of 90.

【００２０】図８（ａ）は３段目の１次ΔΣ変調器３２
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図８
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図８（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図８（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。FIG. 8A shows the third-order first-order ΔΣ modulator 32.
Response q3 (n) of the quantization noise generated at
(B) is the time response y (n) of the output signal 29, FIG. 8 (c)
Is the spectrum Q3 (f) of the quantization noise generated in the third-order first-order ΔΣ modulator 32, and FIG.
Is a spectrum Y (f) of

【００２１】正弦波入力の場合、量子化ノイズｑ３
（ｎ）は十分にランダム化されており（図８（ａ））、
そのスペクトルＱ３（ｆ）はほぼホワイトとみなせる
（図８（ｃ））。式４より、出力信号２９のスペクトル
Ｙ（ｆ）は、入力信号２８のスペクトルＸ（ｆ）と変調
器の３次ハイパス特性によりノイズシェイピングされた
量子化ノイズのスペクトル（１−ｅ^{−２πｆＴｓ}）^３Ｑ
３（ｆ）の和であるから、このケースのように、量子化
ノイズＱ３（ｆ）がホワイト化されていれば、出力信号
２９に含まれるノイズ成分は高域にノイズシェイピング
し、信号付近でのＳ／Ｎ比は改善される（図８
（ｄ））。For a sine wave input, quantization noise q3
(N) is sufficiently randomized (FIG. 8 (a)),
The spectrum Q3 (f) can be regarded as almost white (FIG. 8 (c)). From Equation 4, the spectrum Y (f) of the output signal 29 is the spectrum X (f) of the input signal 28 and the spectrum of the quantization noise (1−e ^−2πfTs ) ^{3 which} is noise- ^shaped by the third-order high-pass characteristic of the modulator. Q
Since it is the sum of 3 (f), if the quantization noise Q3 (f) is whitened as in this case, the noise component included in the output signal 29 is noise-shaped in the high frequency range and near the signal. S / N ratio is improved (Fig. 8
(D)).

【００２２】図９に、従来の３次ＭＡＳＨ方式ΔΣ変調
器２７の入力信号Ｘ（Ｚ）２８にＤＣ（ｘ（ｎ）＝０）
を与えた時のシミュレーション結果を示す。シミュレー
ションの条件は、正弦波入力の場合と同様である。FIG. 9 shows DC (x (n) = 0) in the input signal X (Z) 28 of the conventional third-order MASH type ΔΣ modulator 27.
The simulation result when is given is shown. The simulation conditions are the same as for the sine wave input.

【００２３】図９（ａ）は３段目の１次ΔΣ変調器３２
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図９
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図９（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図９（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。FIG. 9A shows the third-order first-order ΔΣ modulator 32.
Response q3 (n) of the quantization noise generated in Fig. 9
(B) is the time response y (n) of the output signal 29, FIG. 9 (c)
Is the spectrum Q3 (f) of the quantization noise generated in the third-order first-order ΔΣ modulator 32, and FIG. 9 (d) shows the output signal 29.
Is a spectrum Y (f) of

【００２４】出力信号２９の時間応答ｙ（ｎ）は、
（３、−３、１、−１）の４サンプル周期、その平均は
ＤＣ入力と同じ０となっており、ローパスフィルタを通
すことにより、入力信号Ｘ（Ｚ）２８を再生できる（図
９（ｂ））。量子化ノイズｑ３（ｎ）は、（０、１、
１、１）の繰り返しとなり、４サンプルの周期信号とな
る（図９（ａ））。The time response y (n) of the output signal 29 is
The four sampling periods of (3, -3, 1, -1) and the average thereof are 0, which is the same as the DC input, and the input signal X (Z) 28 can be reproduced by passing through the low pass filter (see FIG. 9 ( b)). The quantization noise q3 (n) is (0, 1,
1 and 1) are repeated, and a periodic signal of 4 samples is obtained (FIG. 9A).

【００２５】従って、この周期性により、サンプリング
周波数／４周期＝１ｋＨｚ／４＝２５０Ｈｚの整数倍の
周波数にトーン性の量子化ノイズＱ３（ｆ）が発生する
（図９（ｃ））。このトーン性の量子化ノイズは、変調
器の３次ハイパス特性を通しても抑圧しきれず、出力信
号２９のスペクトルＹ（ｆ）にスプリアスとして現れ、
帯域内Ｓ／Ｎを劣化させる要因となる（図９（ｄ））。Therefore, due to this periodicity, tone-type quantization noise Q3 (f) is generated at a frequency that is an integral multiple of sampling frequency / 4 period = 1 kHz / 4 = 250 Hz (FIG. 9 (c)). This tone-type quantization noise cannot be suppressed even through the third-order high-pass characteristic of the modulator, and appears as spurious in the spectrum Y (f) of the output signal 29.
This causes a deterioration of the in-band S / N (FIG. 9 (d)).

【００２６】従って、ＤＣ入力時のスプリアス除去のた
めには、何らかの方法を用いて量子化ノイズ６のランダ
ム化を図り、そのスペクトルをホワイト化する必要があ
る。従来、このＤＣ入力時の出力信号のスプリアスを除
去するために、以下の３つの方法が提案されている。Therefore, in order to remove the spurious at the DC input, it is necessary to randomize the quantization noise 6 by using some method and whiten its spectrum. Conventionally, the following three methods have been proposed in order to remove the spurious of the output signal at the time of DC input.

【００２７】（従来の方法）入力信号１に疑似ランダ
ム波形のディザを加算することにより、ＤＣ入力時でも
量子化ノイズ６をランダム化し、出力信号７のスプリア
スを除去する方法。(Conventional method) A method of adding spurious random waveform dither to the input signal 1 to randomize the quantization noise 6 even at the time of DC input and remove spurious of the output signal 7.

【００２８】（従来の方法）コンパレータ５を多値化
することで、量子化ステップを小さくし、量子化ノイズ
６を減少させ、出力信号７のスプリアスを除去する方
法。(Conventional method) A method of reducing the quantization step, reducing the quantization noise 6 and removing the spurious of the output signal 7 by making the comparator 5 multi-valued.

【００２９】（従来の方法）入力信号１にＤＣオフセ
ットを加え、量子化ノイズ６のランダム化を図り、出力
信号７のスプリアスを除去する方法（特開平７−１４３
００６号公報、特開２０００−１７４６２７号公報
等）。(Conventional method) A method of adding a DC offset to the input signal 1 to randomize the quantization noise 6 and remove spurious of the output signal 7 (Japanese Patent Laid-Open No. 7-143).
006, JP 2000-174627 A, etc.).

【００３０】[0030]

【発明が解決しようとする課題】しかしながら、上記従
来の方法にはそれぞれ以下のような欠点がある。However, each of the above-mentioned conventional methods has the following drawbacks.

【００３１】の方法のように、入力信号１に疑似ラン
ダム波形を加算するということは、ノイズを加算するの
と同じことであるので、Ｓ／Ｎが劣化するという欠点が
ある。The addition of the pseudo-random waveform to the input signal 1 as in the method (1) is the same as the addition of noise, so that there is a drawback that the S / N is deteriorated.

【００３２】の方法の場合、２つ以上のスレッショー
ルドレベルを持つ多値コンパレータが必要となる。多値
コンパレータのスレッショールドレベルを等間隔に保つ
のは、素子のばらつきなどの観点から、非常に困難であ
るため、完全に線形な多値量子化を行うのは難しい。こ
の多値コンパレータの非線形性は、出力信号７の歪みを
招くという欠点がある。In the case of the method (1), a multilevel comparator having two or more threshold levels is required. Since it is very difficult to keep the threshold levels of the multi-valued comparators at equal intervals from the viewpoint of variations in elements, it is difficult to perform perfectly linear multi-valued quantization. The non-linearity of this multi-valued comparator has the drawback of causing distortion of the output signal 7.

【００３３】の方法は、比較的容易に出力信号７のス
プリアス除去を図れる方法ではあるが、出力信号７に生
ずるＤＣオフセットの影響を、キャリブレーション等で
あらかじめ除去しなければならないという欠点がある。
また、入力信号１がディジタルの場合、ＤＣオフセット
入力用に最低１ビット必要となり、ダイナミックレンジ
が劣化するという欠点もある。The method (3) is a method which can relatively easily remove the spurious of the output signal 7, but has a drawback that the influence of the DC offset generated in the output signal 7 must be removed in advance by calibration or the like.
Further, when the input signal 1 is digital, at least 1 bit is required for DC offset input, and there is a drawback that the dynamic range is deteriorated.

【００３４】本発明の目的は、Ｓ／Ｎや歪率あるいはダ
イナミックレンジ等の特性劣化を生ずることなく、ΔΣ
変調器にＤＣ信号を入力した場合に発生するスプリアス
を除去し、かつノイズシェイピング効果による信号帯域
内のＳ／Ｎ向上を図る手段を提供することにある。The object of the present invention is to obtain ΔΣ without causing characteristic deterioration such as S / N, distortion or dynamic range.
It is an object of the present invention to provide a means for removing spurious generated when a DC signal is input to a modulator and for improving S / N in a signal band due to a noise shaping effect.

【００３５】[0035]

【課題を解決するための手段】本発明は、ΔΣ変調開始
時に、ΔΣ変調器内の累積加算器に初期値を与えること
により、出力信号を量子化する際に発生する量子化ノイ
ズのランダム化を図り、量子化ノイズのトーン性を除去
（ホワイト化を図る）し、ＤＣ入力時に出力信号に現れ
るスプリアスを抑制することを特徴とする。According to the present invention, randomization of quantization noise generated when an output signal is quantized by giving an initial value to a cumulative adder in the ΔΣ modulator at the start of ΔΣ modulation. The tone characteristic of the quantization noise is removed (whitening is attempted), and spurious appearing in the output signal at the time of DC input is suppressed.

【００３６】この結果、ＤＣを入力した場合でも、出力
信号のスプリアスを除去でき、ノイズシェイピングによ
るＳ／Ｎ向上を実現するΔΣ変調器が実現できる。As a result, it is possible to realize a ΔΣ modulator which can eliminate spurious of the output signal even when DC is input and realize S / N improvement by noise shaping.

【００３７】[0037]

【発明の実施の形態】図１は、本発明によるΔΣ変調器
の実施の形態を示すブロック図である。1 is a block diagram showing an embodiment of a ΔΣ modulator according to the present invention.

【００３８】本発明では、従来のΔΣ変調器２０に加
え、ΔΣ変調器２０内の累積加算器に初期値を与える初
期値設定回路２５が追加されている。初期値設定回路２
５は、入力信号２１のＤＣ検出回路２４、もしくは、変
調動作の開始を指示するスタートトリガ２３を検出する
回路２４によってコントロールされており、入力信号に
直流成分が検出されたとき、もしくはΔΣ変調開始時に
累積加算器に初期値を与え、定常動作時には、ΔΣ変調
器２０に何ら影響を与えない構成となっている。In the present invention, in addition to the conventional ΔΣ modulator 20, an initial value setting circuit 25 for giving an initial value to the cumulative adder in the ΔΣ modulator 20 is added. Initial value setting circuit 2
Reference numeral 5 is controlled by a DC detection circuit 24 for the input signal 21 or a circuit 24 for detecting a start trigger 23 for instructing the start of modulation operation, and when a DC component is detected in the input signal or when ΔΣ modulation is started. An initial value is sometimes given to the cumulative adder, and there is no influence on the ΔΣ modulator 20 during steady operation.

【００３９】本発明によるΔΣ変調器を用いて、累積加
算器に初期値を与えることにより、量子化ノイズのラン
ダム化が図れ、スペクトルのトーン性が除去できる。初
期値の選定は、シミュレーション等により検討する必要
があるが、経験的には次のことが言える。初期値としては、量子化ステップの１／２の整数倍
よりも１／４の整数倍、１／４の整数倍よりも１／８の
整数倍を選択する。すなわち、累積加算器の初期値＝｛量子化ステップ（２Δ）／
２^ｎ｝×整数（ｎ→大）の指標により、初期値を選定する。ディジタルで初期値
を設定する場合には、ＬＳＢ＝１として初期値を与える
のが効果的である。本手法は、高次のΔΣ変調器ほど効果がある。By giving an initial value to the cumulative adder by using the ΔΣ modulator according to the present invention, the quantization noise can be randomized and the tonality of the spectrum can be removed. The selection of the initial value needs to be examined by simulation or the like, but from experience, the following can be said. As the initial value, an integer multiple of 1/4 is selected as an integral multiple of 1/2 of the quantization step, and an integer multiple of 1/8 is selected as an integral multiple of 1/4. That is, the initial value of the cumulative adder = {quantization step (2Δ) /
The initial value is selected by the index of 2 ⁿ } × integer (n → large). When setting the initial value digitally, it is effective to give the initial value with LSB = 1. This method is more effective for higher-order ΔΣ modulators.

【００４０】次に、３次ＭＡＳＨ方式ΔΣ変調器を例に
挙げ、本発明の実施例を説明する。Next, an embodiment of the present invention will be described by taking a third-order MASH type ΔΣ modulator as an example.

【００４１】図２は本発明による３次ＭＡＳＨ方式ΔΣ
変調器のブロック図であり、従来の３次ＭＡＳＨ方式Δ
Σ変調器に加え、１段目の１次ΔΣ変調器３７内の累積
加算器に初期値ｋを与える回路４１を追加してある。FIG. 2 shows the third-order MASH method ΔΣ according to the present invention.
FIG. 3 is a block diagram of a modulator, which is a conventional third-order MASH method Δ
In addition to the Σ modulator, a circuit 41 for adding an initial value k to the cumulative adder in the first-order first-order ΔΣ modulator 37 is added.

【００４２】累積加算器に初期値ｋを与える回路４１
は、変調動作の開始を指示するスタートトリガ４２を検
知したときのみ初期値保持回路４３に接続されて初期値
ｋを１段目の１次ΔΣ変調器３７内の累積加算器に加
え、変調動作が開始された後は出力値０を与える定常値
保持回路４４に接続されるようにコントロールされ、定
常動作時には１次ΔΣ変調器３７に影響を及ぼさないよ
うに制御される。Circuit 41 for giving an initial value k to the cumulative adder
Is connected to the initial value holding circuit 43 only when the start trigger 42 for instructing the start of the modulation operation is detected, and the initial value k is added to the cumulative adder in the first-order primary ΔΣ modulator 37 to perform the modulation operation. After the start, is controlled so as to be connected to the steady value holding circuit 44 that gives an output value of 0, and is controlled so as not to affect the primary ΔΣ modulator 37 during the steady operation.

【００４３】図３に本発明による３次ＭＡＳＨ方式ΔΣ
変調器３４の入力信号Ｘ（Ｚ）３５に、ＤＣ（ｘ（ｎ）
＝０）を与えた時のシミュレーション結果を示す。累積
加算器の初期値ｋとして、量子化ステップ／２⁷を与
え、シミュレーションを行った。FIG. 3 shows the third-order MASH method ΔΣ according to the present invention.
In the input signal X (Z) 35 of the modulator 34, DC (x (n)
= 0) is given to show the simulation result. As an initial value k of the cumulative adder, a quantization step / 2 ⁷ was given and a simulation was performed.

【００４４】図３（ａ）は３段目の１次ΔΣ変調器３９
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図３
（ｂ）は出力信号３６の時間応答ｙ（ｎ）、図３（ｃ）
は３段目の１次ΔΣ変調器３９にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図３（ｄ）は出力信号３６
のスペクトルＹ（ｆ）をそれぞれ示している。FIG. 3A shows the third-order first-order ΔΣ modulator 39.
Time response q3 (n) of the quantization noise generated at
(B) is the time response y (n) of the output signal 36, FIG.
Is the spectrum Q3 (f) of the quantization noise generated in the third-order first-order ΔΣ modulator 39, and FIG. 3 (d) is the output signal 36
Of the spectrum Y (f) of FIG.

【００４５】累積加算器に初期値ｋを与えることによ
り、出力信号３６の時間応答ｙ（ｎ）は、（６、−３、
１、１、… ）の１２８サンプル周期となり、従来の方
法を用いた場合と比べランダム化されているが、その平
均はＤＣ入力と同じ０である（図３（ｂ））。量子化ノ
イズｑ３（ｎ）も、１２８サンプル周期とランダム化さ
れており（図３（ａ））、そのスペクトルＱ３（ｆ）か
らトーン性は除去され、ホワイトノイズとみなせる（図
３（ｃ））。By giving the initial value k to the cumulative adder, the time response y (n) of the output signal 36 becomes (6, -3,
, 1, ..., 128 sample periods, which is randomized as compared with the case of using the conventional method, but its average is 0, which is the same as the DC input (FIG. 3B). The quantization noise q3 (n) is also randomized to 128 sample periods (FIG. 3 (a)), and the tonality is removed from its spectrum Q3 (f), which can be regarded as white noise (FIG. 3 (c)). .

【００４６】その結果、ＤＣ入力にも関わらず、出力信
号３６のスペクトルＹ（ｆ）に含まれるノイズ成分は、
ΔΣ変調器のハイパス特性により、ノイズシェイピング
し、帯域内のＳ／Ｎは改善されている（図３（ｄ））。As a result, despite the DC input, the noise component contained in the spectrum Y (f) of the output signal 36 is
Due to the high-pass characteristics of the ΔΣ modulator, noise shaping is performed and the S / N in the band is improved (FIG. 3 (d)).

【００４７】[0047]

【発明の効果】本発明によれば、ΔΣ変調器にＤＣ入力
を加えた場合に発生するスプリアスを除去できるため、
ＤＣ入力を加えた場合でもノイズシェイピング効果によ
る信号帯域内のＳ／Ｎ向上が図れる。According to the present invention, spurious generated when a DC input is applied to a ΔΣ modulator can be eliminated.
Even when a DC input is added, the S / N in the signal band can be improved by the noise shaping effect.

【００４８】また、本発明によれば、従来の方法のよう
に入力信号に疑似ランダム雑音を混入しなくてもよいた
め、信号帯域内のＳ／Ｎ劣化を招くこともない。また、
多値コンパレータを用いる必要もないので、歪率の劣化
を招くこともない。さらに、入力にＤＣオフセットを加
える必要もないので、キャリブレーションを行う必要も
なく、ダイナミックレンジの劣化を招くこともない。Further, according to the present invention, unlike the conventional method, it is not necessary to mix the input signal with pseudo random noise, so that the S / N deterioration in the signal band is not caused. Also,
Since it is not necessary to use a multi-valued comparator, the distortion rate is not deteriorated. Further, since it is not necessary to add a DC offset to the input, it is not necessary to perform calibration and the dynamic range is not deteriorated.

【００４９】また、今日、フラクショナルＮＰＬＬの
周波数カウンタ切り替えにΔΣ変調器を用いて、カウン
タ切り替え時に発生するスプリアスを除去し、高域にノ
イズシェイピングさせるΔΣ ＰＬＬが注目されている
が、本発明を利用すれば、入力にＤＣオフセットを加え
る必要もないので、ＰＬＬの周波数設定ダイナミックレ
ンジ（入力信号のダイナミックレンジ）を劣化させるこ
ともなく、広範な周波数設定ダイナミックレンジを確保
することができる。Further, today, a ΔΣ PLL that uses a ΔΣ modulator for switching the frequency counter of the fractional N PLL to remove spurious generated at the time of switching the counter and performs noise shaping in a high frequency band is attracting attention. If it is used, it is not necessary to add a DC offset to the input, so that a wide frequency setting dynamic range can be secured without degrading the frequency setting dynamic range of the PLL (dynamic range of the input signal).

【００５０】その理由は、ΔΣ変調器内の累積加算器に
初期値を与えることにより、ＤＣ入力時に周期的となる
量子化ノイズをランダム化させ、スペクトルのトーン性
を除去するためである。The reason is that by giving an initial value to the cumulative adder in the ΔΣ modulator, the quantization noise which becomes periodic at the time of DC input is randomized and the tonality of the spectrum is removed.

[Brief description of drawings]

【図１】本発明によるΔΣ変調器の実施の形態を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a ΔΣ modulator according to the present invention.

【図２】本発明による３次ＭＡＳＨ方式ΔΣ変調器のブ
ロック図である。FIG. 2 is a block diagram of a third-order MASH type ΔΣ modulator according to the present invention.

【図３】本発明の３次ＭＡＳＨ方式ΔΣ変調器にＤＣを
入力した場合のシミュレーション結果である。FIG. 3 is a simulation result when DC is input to the third-order MASH type ΔΣ modulator of the present invention.

【図４】従来の１次ΔΣ変調器のブロック図である。FIG. 4 is a block diagram of a conventional first-order ΔΣ modulator.

【図５】従来の１次ΔΣ変調器の動作原理を説明する図
である。FIG. 5 is a diagram illustrating an operating principle of a conventional first-order ΔΣ modulator.

【図６】従来の１次ΔΣ変調器にＤＣを入力した場合の
各部動作を説明する図である。FIG. 6 is a diagram illustrating an operation of each unit when DC is input to a conventional first-order ΔΣ modulator.

【図７】従来の３次ＭＡＳＨ方式ΔΣ変調器のブロック
図である。FIG. 7 is a block diagram of a conventional third-order MASH type ΔΣ modulator.

【図８】従来の３次ＭＡＳＨ方式ΔΣ変調器に正弦波を
入力した場合のシミュレーション結果である。FIG. 8 is a simulation result when a sine wave is input to a conventional third-order MASH type ΔΣ modulator.

【図９】従来の３次ＭＡＳＨ方式ΔΣ変調器にＤＣを入
力した場合のシミュレーション結果である。FIG. 9 is a simulation result when DC is input to a conventional third-order MASH type ΔΣ modulator.

[Explanation of symbols]

１，２１，２８，３５入力信号：Ｘ（Ｚ）２減算器３累積加算器（積分器）４，８遅延器５コンパレータ６量子化ノイズ７，２６，２９，３６出力信号：Ｙ（Ｚ）９，２２サンプリングクロック１０入力信号の時間応答：ｘ（ｎ）１１入力信号のスペクトル：Ｘ（ｆ）１２，１８信号帯域１３出力信号の時間応答：ｙ（ｎ）１４出力信号のスペクトル：Ｙ（ｎ）１５信号成分１６ノイズ成分１７ナイキスト周波数（サンプリング周波数ｆｓ／
２）１９ローパスフィルタ２０ ΔΣ変調器２３，４２スタートトリガ２４ＤＣ検出回路／スタートトリガ検出回路２５累積加算器（積分器）初期値設定回路２７，３４３次ＭＡＳＨ方式ΔΣ変調器３０、３１，３２，３７，３８，３９１次ΔΣ変調器３３，４０出力信号加算器４１累積加算器に初期値ｋを与える回路４３初期値保持回路４４０値保持回路1,2,28,35 Input signal: X (Z) 2 Subtractor 3 Cumulative adder (integrator) 4,8 Delay device 5 Comparator 6 Quantization noise 7,26,29,36 Output signal: Y (Z) 9,22 Sampling clock 10 Time response of input signal: x (n) 11 Spectrum of input signal: X (f) 12,18 Signal band 13 Time response of output signal: y (n) 14 Spectrum of output signal: Y ( n) 15 signal component 16 noise component 17 Nyquist frequency (sampling frequency fs /
2) 19 low-pass filter 20 ΔΣ modulator 23, 42 start trigger 24 DC detection circuit / start trigger detection circuit 25 cumulative adder (integrator) initial value setting circuit 27, 34 third-order MASH method ΔΣ modulator 30, 31, 32 , 37, 38, 39 First-order ΔΣ modulator 33, 40 Output signal adder 41 Circuit for giving initial value k to cumulative adder 43 Initial value holding circuit 44 0 Value holding circuit

Claims

(57) [Claims]

1. A subtractor for subtracting an input signal and a feedback signal, a cumulative adder for cumulatively adding the output of the subtractor for each sampling clock, and a binary quantized output of the cumulative adder for output. A comparator that produces a signal,
Said output signal to generate a signal delayed by one sampling clock, Oite the ΔΣ modulator constituted by a delay circuit which outputs as the feedback signal to the subtractor, when it detects a DC component in the input signal or the ΔΣ modulation start Only when the accumulator is added, "(quantization step / 2
The ΔΣ modulator is provided with an initial value setting means for giving an initial value selected to “n) × integer” (n is an integer) .

2. The initial value setting means is a DC detection circuit /
A start trigger detection circuit and a cumulative adder initial value setting circuit are provided, and the DC detection circuit / start trigger detection circuit detects a DC component of the input signal or a start trigger for instructing the start of the ΔΣ modulation operation. The ΔΣ modulator according to claim 1, wherein the selected initial value is given from the cumulative adder initial value setting circuit to the cumulative adder only when is detected.

3. Subtraction of the input signal and the feedback signal
The subtractor to be performed and the output of the subtractor by one sampling clock
Accumulator that performs cumulative addition for each clock and the output of the accumulator
A comparator for binary-quantizing and generating an output signal,
A signal obtained by delaying the output signal by one sampling clock is generated.
Output to the subtractor as the feedback signal
The first-order ΔΣ modulator composed of
Is a plurality) Nth-order MASH method ΔΣ connected in cascade
In modulator, when DC component is detected in input signal or ΔΣ modulation starts
Occasionally, the accumulator in the first-order first-order ΔΣ modulator
The provision of initial value setting means for giving initial values only
Characteristic Nth-order MASH type ΔΣ modulator.

4. The initial value is “(quantization step / 2
n) × integer ”(n is an integer)
The Nth-order MASH type ΔΣ modulator according to claim 3.