JP2752305B2 - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JP2752305B2 JP2752305B2 JP29130492A JP29130492A JP2752305B2 JP 2752305 B2 JP2752305 B2 JP 2752305B2 JP 29130492 A JP29130492 A JP 29130492A JP 29130492 A JP29130492 A JP 29130492A JP 2752305 B2 JP2752305 B2 JP 2752305B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- niobium
- pattern
- surface wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010955 niobium Substances 0.000 claims description 57
- 229910052758 niobium Inorganic materials 0.000 claims description 34
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 55
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 230000001771 impaired effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 150000002821 niobium Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は回路基板、特に、回路パ
ターンを備えた回路基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board, and more particularly to a circuit board having a circuit pattern.
【０００２】[0002]
【従来の技術】一般的な回路基板は、基板と、基板に設
けられた回路パターンとを備えており、回路パターンは
銅等の導電性材料から構成されている。この種の回路基
板では、たとえばジョセフソン素子等の超伝導素子を搭
載すると、超伝導素子に誤動作が発生しやすい。これ
は、超伝導素子は信号の伝達速度が高速でありかつ信号
のＯＮ−ＯＦＦ間の電位レベルの差が極めて小さいた
め、回路パターンの電気抵抗による信号の減衰や歪みに
よる影響を受けやすいためと考えられている。2. Description of the Related Art A general circuit board includes a board and a circuit pattern provided on the board. The circuit pattern is made of a conductive material such as copper. In this type of circuit board, when a superconducting element such as a Josephson element is mounted, a malfunction of the superconducting element is likely to occur. This is because the superconducting element has a high signal transmission speed and a very small potential level difference between ON and OFF of the signal, and is susceptible to signal attenuation and distortion due to electric resistance of the circuit pattern. It is considered.
【０００３】そこで、超伝導素子用の回路基板として、
回路パターンを超伝導物質により形成する構成が提案さ
れている。Therefore, as a circuit board for a superconducting element,
A configuration in which a circuit pattern is formed of a superconductive material has been proposed.
【０００４】[0004]
【発明が解決しようとする課題】一般に、超伝導物質は
酸化しやすいので、超伝導物質による回路パターンは酸
化しやすい。超伝導物質による回路パターンが酸化する
と、回路パターンの超伝導特性が損なわれるので、超伝
導素子を搭載した場合に通常の回路基板の場合と同様の
問題が発生するおそれがある。Generally, since a superconductive material is easily oxidized, a circuit pattern formed of the superconductive material is easily oxidized. When the circuit pattern is oxidized by the superconducting material, the superconductivity of the circuit pattern is impaired, so that when the superconducting element is mounted, the same problem as in a normal circuit board may occur.
【０００５】本発明の目的は、超伝導物質による回路パ
ターンを備えた回路基板において、回路パターンの超伝
導特性が損なわれにくくすることにある。[0005] It is an object of the present invention to provide a circuit board having a circuit pattern made of a superconducting material so that the superconducting characteristics of the circuit pattern are not easily impaired.
【０００６】[0006]
【課題を解決するための手段】本発明の回路基板は、基
板と、基板に設けられた回路パターンとを備えたもので
ある。回路パターンは、ニオブ層と、ニオブ層を被覆す
るＮｂ3 Ａｌ層との積層体からなる。なお、積層体は、
たとえば、基板とニオブ層との間に配置されたＮｂ3 Ａ
ｌ層をさらに備えている。A circuit board according to the present invention comprises a board and a circuit pattern provided on the board. The circuit pattern is composed of a laminate of a niobium layer and an Nb 3 Al layer covering the niobium layer. In addition, the laminate is
For example, Nb 3 A disposed between the substrate and the niobium layer
It further includes an I layer.
【０００７】[0007]
【作用】本発明の回路基板では、回路パターンが超伝導
物質であるニオブからなる層を有する積層体からなるの
で、超伝導現象を示す。また、このニオブ層は、Ｎｂ3
Ａｌ層により被覆されているので、酸化しにくい。よっ
て、回路パターンの超伝導特性は損なわれにくい。The circuit board according to the present invention exhibits a superconducting phenomenon because the circuit pattern is formed of a laminate having a layer made of niobium, which is a superconducting substance. This niobium layer is made of Nb 3
Since it is covered with the Al layer, it is not easily oxidized. Therefore, the superconducting characteristics of the circuit pattern are not easily deteriorated.
【０００８】なお、積層体が基板とニオブ層との間に配
置されたＮｂ3 Ａｌ層をさらに備えている場合は、ニオ
ブ層の基板側も酸化されにくくなるので、回路パターン
の超伝導特性はより損なわれにくくなる。When the laminate further includes an Nb 3 Al layer disposed between the substrate and the niobium layer, the substrate side of the niobium layer is hardly oxidized. It is less likely to be damaged.
【０００９】[0009]
【実施例】図１に本発明の一実施例に係る多層回路基板
１を示す。図において、多層回路基板１は、セラミック
製の第１回路基板２と、その上に積層された樹脂製の第
２回路基板３とから主に構成されている。第１回路基板
２は、たとえばアルミナ、ムライト、窒化アルミニウム
またはガラス等のセラミック材料からなる板状である。FIG. 1 shows a multilayer circuit board 1 according to one embodiment of the present invention. In the figure, a multilayer circuit board 1 is mainly composed of a first circuit board 2 made of ceramic and a second circuit board 3 made of resin laminated thereon. The first circuit board 2 has a plate shape made of a ceramic material such as alumina, mullite, aluminum nitride, or glass.
【００１０】第１回路基板２は、図の上面に表面配線４
を有している。表面配線４は、第１回路基板２の上面に
所定のパターンで配置されており、超伝導物質であるニ
オブ（Ｎｂ）層４ａと、それを被覆するＮｂ3 Ａｌ層４
ｂとから構成されている。Ｎｂ3 Ａｌ層４ｂの厚みは、
ニオブ層４ａの厚みが１．０〜５．０μｍの場合、０．
０５〜０．１μｍが好ましい。The first circuit board 2 has a surface wiring 4
have. The surface wiring 4 is arranged in a predetermined pattern on the upper surface of the first circuit board 2, and has a niobium (Nb) layer 4 a as a superconducting material and an Nb 3 Al layer 4 covering the niobium (Nb) layer 4 a.
b. The thickness of the Nb 3 Al layer 4b is
When the thickness of the niobium layer 4a is 1.0 to 5.0 μm, the thickness is 0.1 mm.
It is preferably from 0.5 to 0.1 μm.
【００１１】樹脂製の第２回路基板３は、ポリイミド樹
脂製であり、第１回路基板２上に配置された第１樹脂層
５と、第１樹脂層５上にさらに積層された第２樹脂層６
とから主に構成されている。また、第２回路基板３は、
内部配線７と表面配線８とを有している。内部配線７
は、第１樹脂層５の図上面に所定のパターンで配置され
ており、第１樹脂層５に設けられたスルーホール９を通
じて第１回路基板２の表面配線４と接続している。ま
た、表面配線８は、第２樹脂層６上に所定のパターンで
配置されており、第２樹脂層６に設けられたスルーホー
ル１０を通じて内部配線７と接続している。The second circuit board 3 made of a resin is made of a polyimide resin, and has a first resin layer 5 disposed on the first circuit board 2 and a second resin layer further laminated on the first resin layer 5. Layer 6
It is mainly composed of Also, the second circuit board 3
It has an internal wiring 7 and a surface wiring 8. Internal wiring 7
Are arranged in a predetermined pattern on the upper surface of the first resin layer 5 in the figure, and are connected to the surface wiring 4 of the first circuit board 2 through through holes 9 provided in the first resin layer 5. The surface wiring 8 is arranged in a predetermined pattern on the second resin layer 6 and is connected to the internal wiring 7 through a through hole 10 provided in the second resin layer 6.
【００１２】なお、内部配線７及び表面配線８は、第１
回路基板２の表面配線４と同じくニオブ層７ａ，８ａ
と、それに積層されたＮｂ3 Ａｌ層７ｂ，８ｂとからそ
れぞれ構成されている。また、Ｎｂ3 Ａｌ層７ｂ，８ｂ
の厚みも表面配線４の場合と同様に設定されている。本
実施例の多層回路基板１上には、図１に示すように、ジ
ョセフソン素子のような超伝導素子１５を配置する。こ
こでは、超伝導素子１５は、表面配線８の所定部位にた
とえば鉛のバンプ１６により固定され得る。The internal wiring 7 and the surface wiring 8 are the first wiring.
Niobium layers 7a and 8a as well as surface wiring 4 of circuit board 2
And Nb 3 Al layers 7b and 8b laminated thereon. The Nb 3 Al layers 7b, 8b
Is set similarly to the case of the surface wiring 4. As shown in FIG. 1, a superconducting element 15 such as a Josephson element is disposed on the multilayer circuit board 1 of the present embodiment. Here, superconducting element 15 can be fixed to a predetermined portion of surface wiring 8 by, for example, a lead bump 16.
【００１３】超伝導素子１５が固定された多層回路基板
１は、使用時に液体ヘリウム（４．２Ｋ）中に配置す
る。多層回路基板１に設けられた表面配線４，８及び内
部配線７は、それを構成するニオブ層４ａ，７ａ，８ａ
が約９．１Ｋで超伝導を示すので、液体ヘリウム中では
電気抵抗が０となる。この結果、表面配線４，８や内部
配線７は、電気抵抗が原因となる信号の減衰や歪みを起
こさないので、超伝導素子１５は誤動作しにくくなる。The multilayer circuit board 1 on which the superconducting element 15 is fixed is placed in liquid helium (4.2K) at the time of use. The surface wirings 4, 8 and the internal wiring 7 provided on the multilayer circuit board 1 are composed of niobium layers 4a, 7a, 8a
Shows superconductivity at about 9.1K, so that the electric resistance becomes zero in liquid helium. As a result, the surface wirings 4 and 8 and the internal wiring 7 do not cause signal attenuation or distortion due to electric resistance, so that the superconducting element 15 is less likely to malfunction.
【００１４】また、本実施例の多層回路基板１では、各
ニオブ層４ａ，７ａ，８ａがそれぞれＮｂ3 Ａｌ層４
ｂ，７ｂ，８ｂにより被覆されているので酸化されにく
い。よって、各配線４，７，８の超伝導特性は損なわれ
にくく長期間良好に維持され得る。次に、図２から図６
を参照して、前記多層回路基板１の製造方法について説
明する。Further, in the multilayer circuit board 1 of the present embodiment, each of the niobium layers 4a, 7a, 8a is formed of an Nb 3 Al layer 4a.
Since it is covered with b, 7b and 8b, it is hard to be oxidized. Therefore, the superconducting characteristics of each of the wirings 4, 7, and 8 are hardly impaired and can be favorably maintained for a long time. Next, FIGS.
The method for manufacturing the multilayer circuit board 1 will be described with reference to FIG.
【００１５】まず、第１回路基板２を製造する。第１回
路基板２は、所定のセラミック原料粉末からなるペース
トをドクターブレード法やカレンダーロール法等の周知
の方法によりグリーンシートとし、このグリーンシート
を所定の温度（たとえばアミルナセラミック原料の場合
は約１６００℃）で焼成すると得られる。次に、図２に
示すように、得られた第１回路基板２の表面全体にニオ
ブ膜１１を配置する。ニオブ膜１１は、真空蒸着法やス
パッタリング法等の物理蒸着法により配置できる。First, the first circuit board 2 is manufactured. The first circuit board 2 is formed into a green sheet using a paste made of a predetermined ceramic raw material powder by a known method such as a doctor blade method or a calender roll method, and the green sheet is heated to a predetermined temperature (for example, about a (1600 ° C.). Next, as shown in FIG. 2, a niobium film 11 is arranged on the entire surface of the obtained first circuit board 2. The niobium film 11 can be arranged by a physical vapor deposition method such as a vacuum vapor deposition method or a sputtering method.
【００１６】続けて、図３に示すように、ニオブ膜１１
上にアルミニウム膜１２を配置する。アルミニウム膜１
２は、ニオブ膜１１と同じく真空蒸着法やスパッタリン
グ法等の物理蒸着法により配置できる。なお、アルミニ
ウム膜１２の膜厚は、０．０５〜０．１μｍに設定す
る。次に、ニオブ膜１１とアルミニウム膜１２との積層
体をフォトリソグラフィー法により表面配線４のパター
ンに形成する。ここでは、アルミニウム膜１２上の全体
に均一にフォトレジストを塗布する。そして、フォトレ
ジスト上に表面配線４のパターンが形成されたフォトマ
スクを配置してフォトレジストを感光させる。次に、フ
ォトマスクを取り除いてフォトレジストを現像処理する
と、感光しなかったフォトレジストが現像液により除去
される。これにより、アルミニウム膜１２上には、表面
配線４のパターンに対応するフォトレジスト層が形成さ
れる。フォトレジスト層により被覆されていないアルミ
ニウム膜１２及びニオブ層１１をエッチング等の手法に
より除去すると、図４に示すように所定のパターンの表
面配線４が形成される。Subsequently, as shown in FIG.
An aluminum film 12 is disposed thereon. Aluminum film 1
2 can be disposed by a physical vapor deposition method such as a vacuum vapor deposition method or a sputtering method similarly to the niobium film 11. Note that the thickness of the aluminum film 12 is set to 0.05 to 0.1 μm. Next, a laminate of the niobium film 11 and the aluminum film 12 is formed in a pattern of the surface wiring 4 by a photolithography method. Here, a photoresist is uniformly applied to the entire surface of the aluminum film 12. Then, a photomask on which a pattern of the surface wiring 4 is formed is arranged on the photoresist to expose the photoresist. Next, when the photoresist is removed and the photoresist is developed, the unexposed photoresist is removed by a developer. Thus, a photoresist layer corresponding to the pattern of the surface wiring 4 is formed on the aluminum film 12. When the aluminum film 12 and the niobium layer 11 that are not covered with the photoresist layer are removed by a technique such as etching, the surface wiring 4 having a predetermined pattern is formed as shown in FIG.
【００１７】次に、ニオブ膜１１とアルミニウム膜１２
との積層体を４００℃に加熱する。ここでは、ニオブ膜
１１とアルミニウム膜１２とが反応し、ニオブ膜１１の
表面にＮｂ3 Ａｌ層が形成される。この際、アルミニウ
ム膜１２の厚みが上述の範囲に設定されているため、ア
ルミニウム膜１２がほぼ完全にニオブ膜１１と反応し、
Ｎｂ3 Ａｌとなる。したがって、形成されたＮｂ3 Ａｌ
層中には、未反応のアルミニウムが残存しにくい。な
お、ニオブ膜１１とアルミニウム膜１２との反応は、窒
素やアルゴン等の不活性ガス雰囲気中または真空中で行
う必要がある。反応雰囲気中に酸素が存在すると、アル
ミニウム層１２がアルミナ（Ａｌ2 Ｏ3 ）に酸化され、
Ｎｂ3 Ａｌが形成されなくなるためである。Next, a niobium film 11 and an aluminum film 12
Is heated to 400 ° C. Here, the niobium film 11 reacts with the aluminum film 12 to form an Nb 3 Al layer on the surface of the niobium film 11. At this time, since the thickness of the aluminum film 12 is set in the above range, the aluminum film 12 almost completely reacts with the niobium film 11,
It becomes Nb 3 Al. Therefore, the formed Nb 3 Al
Unreacted aluminum hardly remains in the layer. The reaction between the niobium film 11 and the aluminum film 12 needs to be performed in an atmosphere of an inert gas such as nitrogen or argon or in a vacuum. When oxygen is present in the reaction atmosphere, the aluminum layer 12 is oxidized to alumina (Al 2 O 3 ),
This is because Nb 3 Al is no longer formed.
【００１８】次に、図５に示すように、第１回路基板２
上に感光性ポリイミド樹脂ペースト１３をスピンコート
法により塗布する。そして、この樹脂ペーストをプレベ
イクして半硬化させる。その後、図６に示すように、半
硬化した感光性ポリイミド樹脂ペースト１３の所定位置
にフォトリソグラフィー法により第１回路基板２の表面
配線４と通じるスルーホール１４を形成する。その後、
半硬化したポリイミド樹脂を約４００℃に加熱してキュ
アすると、第１樹脂層５が形成される。なお、表面配線
４のＮｂ3 Ａｌ層４ｂは、ニオブそのものに比べて第１
樹脂層５との接着性が良好なため、第１樹脂層５は表面
配線４上に強固に結合する。Next, as shown in FIG. 5, the first circuit board 2
A photosensitive polyimide resin paste 13 is applied thereon by spin coating. Then, the resin paste is prebaked and semi-cured. Thereafter, as shown in FIG. 6, through holes 14 communicating with the surface wirings 4 of the first circuit board 2 are formed at predetermined positions of the semi-cured photosensitive polyimide resin paste 13 by photolithography. afterwards,
When the semi-cured polyimide resin is heated to about 400 ° C. and cured, the first resin layer 5 is formed. The Nb 3 Al layer 4b of the surface wiring 4 has a first
Since the adhesiveness with the resin layer 5 is good, the first resin layer 5 is firmly bonded on the surface wiring 4.
【００１９】次に、第１樹脂層５上に、表面配線４の場
合と同様の方法により所定のパターンの内部配線７を形
成する。そして、さらに第１樹脂層５上に同様の方法に
より第２樹脂層６及び表面配線８を順に形成すると、多
層回路基板１が得られる。なお、上述の説明では、ニオ
ブ膜１１とアルミニウム膜１２との積層体の加熱と、ポ
リイミド樹脂の加熱キュアとを別個に行っているが、積
層体の加熱はポリイミド樹脂の加熱キュア時の熱を利用
して行ってもよい。Next, on the first resin layer 5, an internal wiring 7 having a predetermined pattern is formed in the same manner as in the case of the surface wiring 4. Then, when the second resin layer 6 and the surface wiring 8 are sequentially formed on the first resin layer 5 by the same method, the multilayer circuit board 1 is obtained. In the above description, the heating of the laminate of the niobium film 11 and the aluminum film 12 and the heating and curing of the polyimide resin are performed separately. You may use it.
【００２０】〔他の実施例〕 （ａ） 前記実施例では、第２回路基板３をポリイミド
樹脂により構成したが、、ポリイミド樹脂に代えてベン
ゾシクロブテンやテフロン等の有機絶縁材料、シリカ等
の無機絶縁材料が用いられてもよい。 （ｂ） 前記実施例では、本発明を多層回路基板に採用
したが、単層の回路基板についても本発明を同様に実施
できる。 （ｃ） 前記実施例では、表面配線４をニオブ層４ａ
と、それを覆うＮｂ3 Ａｌ層４ｂとの積層体により形成
したが、図７に示すように、ニオブ層４ａと第１回路基
板２との間にＮｂ3 Ａｌ層４ｃをさらに配置してもよ
い。この場合は、第１回路基板２からの酸素によるニオ
ブ層４ａの酸化も抑制できるので、ニオブ層４ａの超伝
導特性がより損なわれにくくなる。[Other Embodiments] (a) In the above embodiment, the second circuit board 3 is made of a polyimide resin. An inorganic insulating material may be used. (B) In the above embodiment, the present invention is applied to a multilayer circuit board. However, the present invention can be similarly applied to a single-layer circuit board. (C) In the above embodiment, the surface wiring 4 is formed of the niobium layer 4a.
And an Nb 3 Al layer 4b covering the Nb 3 Al layer 4b. However, as shown in FIG. 7, the Nb 3 Al layer 4c may be further arranged between the niobium layer 4a and the first circuit board 2. Good. In this case, the oxidation of the niobium layer 4a by oxygen from the first circuit board 2 can be suppressed, so that the superconductivity of the niobium layer 4a is less likely to be impaired.
【００２１】なお、表面配線８及び内部配線７も同様に
構成できる。The surface wiring 8 and the internal wiring 7 can be similarly configured.
【００２２】[0022]
【発明の効果】本発明の回路基板では、上述のように回
路パターンをニオブ層と、それを被覆するＮｂ3 Ａｌ層
との積層体により構成したので、回路パターンの超伝導
特性が損なわれにくい。According to the circuit board of the present invention, as described above, the circuit pattern is constituted by the laminated body of the niobium layer and the Nb 3 Al layer covering the niobium layer, so that the superconductivity of the circuit pattern is hardly impaired. .
【図１】本発明の一実施例の縦断面図。FIG. 1 is a longitudinal sectional view of one embodiment of the present invention.
【図２】前記実施例を製造するための一工程を示す縦断
面部分図。FIG. 2 is a partial longitudinal sectional view showing one process for manufacturing the embodiment.
【図３】前記実施例を製造するための他の一工程を示す
縦断面部分図。FIG. 3 is a partial longitudinal sectional view showing another process for manufacturing the embodiment.
【図４】前記実施例を製造するためのさらに他の一工程
を示す縦断面部分図。FIG. 4 is a partial longitudinal sectional view showing still another process for manufacturing the embodiment.
【図５】前記実施例を製造をするためのさらに他の一工
程を示す縦断面部分図。FIG. 5 is a partial longitudinal sectional view showing still another process for manufacturing the embodiment.
【図６】前記実施例を製造するためのさらに他の一工程
を示す縦断面部分図。FIG. 6 is a partial longitudinal sectional view showing still another process for manufacturing the embodiment.
【図７】他の実施例の縦断面部分図。FIG. 7 is a partial longitudinal sectional view of another embodiment.
１ 多層回路基板 ２ 第１回路基板 ３ 第２回路基板 ４，８ 表面配線 ７ 内部配線 ４ａ，７ａ，８ａ ニオブ層 ４ｂ，４ｃ，７ｂ，８ｂ Ｎｂ3 Ａｌ層1 the multilayer circuit board 2 first circuit board 3 second circuit board 4, 8 surface wiring 7 internal wires 4a, 7a, 8a niobium layer 4b, 4c, 7b, 8b Nb 3 Al layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青柳 昌宏 茨城県つくば市梅園１丁目１番４ 電子 技術総合研究所内 (72)発明者 黒沢 格 茨城県つくば市梅園１丁目１番４ 電子 技術総合研究所内 (72)発明者 棚橋 成夫 鹿児島県国分市山下町１番１号 京セラ 株式会社 鹿児島国分工場内 (72)発明者 川畑 和弘 鹿児島県国分市山下町１番１号 京セラ 株式会社 鹿児島国分工場内 審査官 池渕 立 (56)参考文献 特開 平１−128481（ＪＰ，Ａ) 特開 平２−262382（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 39/02 ZAA H01L 39/06 ZAA H05K 1/09 ZAA H05K 3/46 ZAA H01B 12/06 ZAA H01L 39/24 ZAA H01L 39/22 ZAA H01L 39/12 ZAA──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masahiro Aoyagi 1-1-4 Umezono, Tsukuba, Ibaraki Pref. Inside the Electronic Technology Research Laboratory (72) Inventor Tadashi Kurosawa 1-4-1 Umezono, Tsukuba, Ibaraki Pref. In-house (72) Inventor Shigeo Tanahashi 1-1-1, Yamashita-cho, Kokubu-shi, Kagoshima Prefecture Kyocera Corporation Kagoshima Kokubu Plant (72) Inventor Kazuhiro Kawabata 1-1, Yamashita-cho, Kokubu-shi, Kagoshima Examination in Kyocera Corporation Kagoshima Kokubu Plant Government Ritsuru Ikebuchi (56) References JP-A-1-128481 (JP, A) JP-A-2-262382 (JP, A) (58) Fields studied (Int. Cl. 6 , DB name) H01L 39/02 ZAA H01L 39/06 ZAA H05K 1/09 ZAA H05K 3/46 ZAA H01B 12/06 ZAA H01L 39/24 ZAA H01L 39/22 ZAA H01L 39/12 ZAA
Claims (2)
ンとを備えた回路基板において、 前記回路パターンは、ニオブ層と、前記ニオブ層を被覆
するＮｂ3 Ａｌ層とを含む積層体からなることを特徴と
する回路基板。1. A circuit board comprising a substrate and a circuit pattern provided on the substrate, wherein the circuit pattern comprises a laminate including a niobium layer and an Nb 3 Al layer covering the niobium layer. A circuit board, characterized in that:
の間に配置されたＮｂ3 Ａｌ層をさらに備えている、請
求項１に記載の回路基板。2. The circuit board according to claim 1, wherein said laminate further includes an Nb 3 Al layer disposed between said substrate and said niobium layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29130492A JP2752305B2 (en) | 1991-10-29 | 1992-10-29 | Circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28271791 | 1991-10-29 | ||
| JP3-282717 | 1991-10-29 | ||
| JP29130492A JP2752305B2 (en) | 1991-10-29 | 1992-10-29 | Circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224477A JPH06224477A (en) | 1994-08-12 |
| JP2752305B2 true JP2752305B2 (en) | 1998-05-18 |
Family
ID=26554728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29130492A Expired - Lifetime JP2752305B2 (en) | 1991-10-29 | 1992-10-29 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752305B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485628B1 (en) * | 1996-01-11 | 2005-09-14 | 이비덴 가부시키가이샤 | Printed wiring board and its manufacturing method |
| JP4711249B2 (en) * | 2002-08-01 | 2011-06-29 | 独立行政法人産業技術総合研究所 | Superconducting integrated circuit and manufacturing method thereof |
| US10305193B1 (en) * | 2018-02-22 | 2019-05-28 | Raytheon Company | Wide-band high speed communications channel for cryogenic applications |
| WO2024111406A1 (en) * | 2022-11-21 | 2024-05-30 | 京セラ株式会社 | Superconducting device |
-
1992
- 1992-10-29 JP JP29130492A patent/JP2752305B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224477A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227012A (en) | Method of manufacturing multi-layer thin film circuits containing integrated thin film resistors | |
| US4517051A (en) | Multi-layer flexible film module | |
| JP2500235B2 (en) | Thin film circuit board and manufacturing method thereof | |
| JP2752305B2 (en) | Circuit board | |
| US5736234A (en) | Multilayer printed circuit board having latticed films on an interconnection layer | |
| JPH0754874B2 (en) | Multilayer printed wiring board | |
| JP2958188B2 (en) | Multilayer wiring board | |
| JPH05198948A (en) | Thick-film/thin-film hybrid multilayer circuit board | |
| JP2530008B2 (en) | Wiring board manufacturing method | |
| JPH0363237B2 (en) | ||
| JP3227828B2 (en) | Connection method between multilayer thin film device and thin film | |
| JPH07307567A (en) | Thin film multilayered wiring board and semiconductor device | |
| JPH03190298A (en) | Multilayer printed wiring board | |
| JP4775753B2 (en) | Method for manufacturing dielectric thin film capacitor | |
| JP2621579B2 (en) | Ceramic substrate | |
| JP2681205B2 (en) | Printed wiring board with membrane element | |
| JP2001111216A (en) | Flexible printed wiring board and manufacturing method thereof | |
| JPH0832029A (en) | Manufacture of hybrid integrated circuit | |
| JPS62293763A (en) | Solid-state image pickup device | |
| JP2652958B2 (en) | Manufacturing method of printed wiring board | |
| JPH0618239B2 (en) | Semiconductor device | |
| JP2929882B2 (en) | Carrier tape for semiconductor device and method of manufacturing the same | |
| JPH09252180A (en) | Manufacture of circuit substrate | |
| JPS5885550A (en) | Manufacture of laminated integrated circuit element | |
| JPH0714108B2 (en) | Multilayer wiring board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |