JP2748453B2 - 色信号処理回路 - Google Patents

Description

【発明の詳細な説明】 以下の順序でこの発明を説明する。

Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする課題 Ｅ 課題を解決するための手段（第１図） Ｆ 作用 Ｇ 実施例 G1 回路構成 G2 回路動作 Ｈ 発明の効果 Ａ 産業上の利用分野 この発明は、撮像面にカラーフィルタアレイが配され
た固体撮像素子から得られる撮像信号に各種の処理を施
して、色信号成分を得る場合等に用いて好適な色信号処
理回路に関する。

Ｂ 発明の概要 この発明は、複数の画素が配列形成された撮像面部に
複数の画素に夫々対応する複数のカラーフィルタの配列
で成るカラーフィルタアレイが配された固定撮像素子か
ら、２相のサンプリング・クロック信号の夫々に基づく
サンプリング抽出がなされて得られる撮像信号に、各種
の処理を施して色信号成分を得る色信号処理回路におい
て、撮像信号が供給されるメモリから、撮像信号と撮像
信号を２水平期間だけ遅延した信号との和信号、並びに
撮像信号を１水平期間だけ遅延した信号を、水平方向読
出ライン毎に複数のローパスフィルタに供給して帯域制
限を行い、ローパスフィルタまでの回路において用いら
れる第１のクロック周波数よりも低い第２のクロック周
波数を用いた一系統の色分離回路により、ローパスフィ
ルタの偶数ライン及び奇数ラインの出力をマルチプレク
スして撮像信号の色分離を行い、この第２のクロック周
波数を用いたマトリクス回路により、色分離回路の出力
をマトリクス処理して原色信号を得るようにすることに
より、回路構成の簡略化、消費電力の低減化を図るよう
にしたものである。

Ｃ 従来の技術 映像信号を形成するビデオカメラ等を構成すべく用い
られる固体撮像素子は、半導体基体に、光電変換を行う
多数の画素が配列形成されるとともに、各画素で得られ
た信号電荷を転送する電荷結合素子（CCD）等で形成さ
れた電荷転送領域が設けられて成る撮像面部を有するも
のとされる。そして、このような固体撮像素子が、カラ
ー撮像信号を形成するカラービデオカメラを構成すべく
用いられるにあたっては、例えば、撮像面部に、そこに
配列形成された複数の画素に夫々対応する複数のカラー
フィルタの配列をもって構成されるカラーフィルタアレ
イが配されて、画像光がカラーフィルタアレイの各カラ
ーフィルタを通じてそれに対応する画素に入射するよう
にされる。

カラーフィルタアレイを伴うものとされた固体撮像素
子の撮像面部は、例えば、第２図に示される如くの、補
色系のカラーフィルタアレイFAが設けられたものとされ
る。この第２図に示されるカラーフィルタアレイFAは、
シアン（Cy），イエロー（Ye），マゼンタ（Mg）及びグ
リーン（Ｇ）の各色のフィルタ（以下、夫々をCyフィル
タ,Yeフィルタ,Mgフィルタ及びＧフィルタという）がモ
ザイク状に配置されて形成されたものとされており、Cy
フィルタ,Yeフィルタ,Mgフィルタ及びＧフィルタは、第
２図において破線により短形状にあらわされている撮像
面部に形成された多数の画素PUに、夫々対応するものと
されて行列配置されている。Cyフィルタ,Yeフィルタ,Mg
フィルタ及びＧフィルタの相互配置は、CyフィルタとYe
フィルタとが第２図において矢印ｈで示される水平方向
に交互に配されて水平行が形成されるとともに、Mgフィ
ルタとＧフィルタとが同じく水平方向に交互に配されて
他の水平行が形成され、これら２種の水平行が、第２図
において矢印ｖで示される垂直方向に交互に配されるも
のとされ、さらに、MgフィルタとＧフィルタとの配列に
よる水平行については、Mgフィルタ及びＧフィルタの夫
々の位置が各行毎に交互に入れ代わるものとなるように
されている。

斯かる固体撮像素子の撮像面部においては、撮像画像
からの画像光が、カラーフィルタアレイFAを構成するCy
フィルタ,Yeフィルタ,Mgフィルタ及びＧフィルタの各々
を通じて、Cyフィルタに対応する画素（以下、Cy画素と
いう）,Yeフィルタに対応する画素（以下、Ye画素とい
う）,Mgフィルタに対応する画素（以下、Mg画素とい
う）、及びＧフィルタに対応する画素（以下、Ｇ画素と
いう）に夫々入射するものとされ、それに応じてCy画
素,Ye画素,Mg画素及びＧ画素の各々に信号電荷が蓄積さ
れる。そして、Cy画素,Ye画素,Mg画素及びＧ画素の各々
に蓄積された信号電荷が所定のタイミングをもって読み
出されるとともに転送される動作を経て、固体撮像素子
の出力端に、Cy画素,Ye画素,Mg画素及びＧ画素の夫々か
らの撮像信号が順次サンプリング抽出される。このよう
なCy画素,Ye画素,Mg画素及びＧ画素の夫々からの撮像信
号のサンプリング抽出は、例えば、互いに逆相とされた
２相のサンプリング・クロック信号に基づいて行われ
る。

固体撮像素子の出力端に順次サンプリング抽出される
撮像信号は、色信号処理回路に供給されて各種の処理が
施されるものとされ、それにより、カラー映像信号を形
成する輝度信号成分と色信号成分とが得られることにな
る。第３図は、従来提案されている色信号処理回路を、
それが適用された固体撮像素子と共に示す（特願昭62−
336500号）。

第３図において、固体撮像素子（11）は、撮像面部が
第２図に示される如くの補色系のカラーフィルタアレイ
FAが設けられたものとされており、従って、その撮像面
部には、カラーフィルタアレイFAを構成するCyフィル
タ,Yeフィルタ,Mgフィルタ及びＧフィルタに夫々対応す
るCy画素,Ye画素,Mg画素及びＧ画素が、水平方向及び垂
直方向に行列配置されている。そして、Cy画素,Ye画素,
Mg画素及びＧ画素の各々に蓄積された信号電荷の読出し
及び転送を経てなされる、Cy画素,Ye画素,Mg画素及びＧ
画素の夫々からの撮像信号の固体撮像素子（11）の出力
端へのサンプリング抽出が、パルス発生回路（12）から
固体撮像素子（11）に供給される、互いに逆相とされた
２相のサンプリング・クロック・パルスφ_１及びφ_２に
基づいて行われる。

斯かる固体撮像素子（11）におけるサンプリング・ク
ロック・パルスφ_１及びφ_２に基づく撮像信号のサンプ
リング抽出は、例えば、フィールド単位で行われ、先
ず、第１のフィールドにおいては、第２図に示される如
くの、カラーフィルタアレイFAの隣合う２つの水平行の
組に対応する２つの水平画素行から成る画素行の組L_n,L
_n+1,L_n+2,L_n+3‥‥の夫々毎になされ、画素行の組L_n,L
_n+1,L_n+2,L_n+3‥‥の夫々によって水平方向読出ライン
が形成されることになる。そして、画素行の組L_n,L_n+1,
L_n+2,L_n+3‥‥の夫々については、サンプリング・クロ
ック・パルスφ_１及びφ_２に応じて、垂直方向に配列さ
れた２画素からの撮像信号が同時に取り出されるととも
に、撮像信号が同時に取り出される２画素が水平方向に
順次移行せしめられるようにされ、例えば、画素行の組
L_nについては、垂直方向に配列された２個の画素である
Cy画素とMg画素とからの撮像信号、及び、同じく垂直信
号に配列された２個の画素であるYe画素とＧ画素とから
の撮像信号が、夫々、サンプリング・クロック・パルス
φ_１及びφ_２に応じて、交互に順次サンプリング抽出さ
れる。

続いて、第２のフィールドにおいては、第２図に示さ
れる如くの、画素行の組L_n,L_n+1,L_n+2,L_n+3‥‥の夫々
に対して１水平画素行だけ変位して隣合う２つの水平画
素行から成る画素行の組Ｌ′_n,L′_n+1,L′_n+2,‥‥の夫
々毎になされ、画素行の組Ｌ′_n,L′_n+1,L′_n+2,‥‥の
夫々によって水平方向読出ラインが形成されることにな
る。そして、画素行の組Ｌ′_n,L′_n+1,L′_n+2,‥‥の夫
々についても、サンプリング・クロック・パルスφ_１及
びφ_２に応じて、垂直方向に配列された２画素からの撮
像信号が同時に取り出されるとともに、撮像信号が同時
に取り出される２画素が水平方向に順次移行せしめられ
るようにされ、例えば、画素行の組Ｌ′_ｎについては、
垂直方向に配列された２個の画素であるMg画素とCy画素
とからの撮像信号、及び、同じく垂直方向に配列された
２個の画素であるＧ画素とYe画素とからの撮像信号が、
夫々、サンプリング・クロック・パルスφ_１及びφ_２に
応じて、交互に順次サンプリング抽出される。

このようにして、第１のフィールド及び第２のフィー
ルドの夫々において、撮像信号のサンプリング抽出が、
サンプリング・クロック・パルスφ_１及びφ_２の夫々の
周期の1/2に相当するサンプリング周期Tsをもって行わ
れることになり、斯かる第１のフィールドにおける撮像
信号のサンプリング抽出と第２のフィールドにおける撮
像信号のサンプリング抽出とは、交互に繰り返して行わ
れる。また、第１のフィールドにおける画素行の組L_n,L
_n+1,L_n+2,L_n+3‥‥の夫々についての撮像信号のサンプ
リング抽出期間、及び、第２のフィールドにおける画素
行の組Ｌ′_n,L′_n+1,L′_n+2‥‥の夫々についての撮像
信号のサンプリング抽出期間、即ち、各水平方向読出ラ
インにおける撮像信号のサンプリング抽出期間が１水平
期間（1H）とされる。従って、1Hは、固体撮像素子（1
1）から順次得られる撮像信号の１水平方向読出ライン
分の期間ということにもなる。

上述の如くにして撮像面部におけるCy画素,Ye画素,Mg
画素及びＧ画素の夫々からサンプリング周期Tsをもって
順次サンプリング抽出される撮像信号は、固体撮像素子
（11）の出力端において撮像信号Soを形成し、斯かる撮
像出力信号Soが、色信号処理回路の入力端子（13）に供
給される。入力端子（13）に供給された撮像出力信号So
は、アナログ／ディジタル（A/D）変換回路（14）にお
いてディジタル化された後、欠陥補正回路（15）に供給
される。欠陥補正回路（15）は、固体撮像素子（11）の
撮像面部におけるCy画素,Ye画素,Mg画素及びＧ画素のう
ちの適正な撮像信号を送出できないもの、即ち、欠陥画
素に起因して撮像出力信号Soに混入することになる信号
欠陥を補正する機能を果たし、その出力端に欠陥補正が
なされた撮像出力信号So′が得られる。

欠陥補正回路（15）から得られる撮像信号So′は、欠
陥補正回路（15）の出力端に接続されたラインメモリと
しての撮像信号垂直処理回路（16）に供給される。撮像
信号垂直処理回路（16）は、その後段に接続される回路
部との協働のもとに、固体撮像素子（11）からの撮像出
力信号Soについて、撮像面部における垂直方向に連続す
る３水平方向読出ラインに関わる合成がなされるように
する機能を果たすものとされており、直列接続された２
個の1H遅延回路（17）及び（18）を備えている。撮像信
号垂直処理回路（16）においては、1H遅延回路（17）か
ら、欠陥補正回路（15）から得られる撮像出力信号So′
が1Hだけ遅延されて得られる遅延撮像信号Saが得られ、
また、1H遅延回路（18）から、欠陥補正回路（15）から
得られる撮像出力信号So′が2Hだけ遅延されて得られる
遅延撮像信号Sbが得られる。さらに、その加算回路（1
9）において、欠陥補正回路（15）から得られる出力信
号So′と1H遅延回路（18）から得られる遅延撮像信号Sb
とが加算され、それにより加算回路（19）から和信号Sc
が得られる。

上述の如くに、撮像信号垂直処理回路（16）に備えら
れた1H遅延回路（18）から得られる、欠陥補正回路（1
5）からの撮像出力信号So′が2Hだけ遅延されて得られ
る遅延撮像信号Sbは、欠陥補正回路（15）に、補正用撮
像信号として供給される。そして、欠陥補正回路（15）
においては、斯かる補正用撮像信号としての遅延撮像信
号Sb及び欠陥補正回路（15）内で得られる他の補正用撮
像信号のうちから、固体撮像素子（11）から得られる撮
像出力信号Soにおける信号欠陥状態に応じて選択された
ものをもって、撮像出力信号Soに混入した信号欠陥が補
正される。従って、この場合、撮像信号垂直処理回路
（16）に備えられた２個の1H遅延回路（17）及び（18）
は、欠陥補正回路（15）に補正用撮像信号を供給する２
個の1H遅延回路として兼用されていることになる。

また、撮像信号垂直処理回路（16）における和信号Sc
が、色分離回路としての撮像信号同時化処理回路（20
a）に供給されるとともに、撮像信号垂直処理回路（1
6）における1H遅延回路（17）から得られる遅延撮像信
号Saが、色分離回路としての撮像信号同時化処理回路
（20b）に供給される。撮像信号同時化処理回路（20a）
及び（20b）の夫々は、固体撮像素子（11）からの撮像
出力信号Soについて、サンプリング・クロック・パルス
φ_１に基づいてサンプリング抽出される撮像信号とサン
プリング・クロック・パルスφ_２に基づいてサンプリン
グ抽出される撮像信号とが同時化されることになる機能
を果たすものとされている。そして、撮像信号同時化処
理回路（20a）においては、加算回路（21a）において、
和信号Scと、入力信号をサンプリング周期Tsに相当する
期間だけ遅延させる1Ts遅延回路（22a）により和信号Sc
が遅延されて得られる遅延信号とが加算されて、加算回
路（21a）から信号Ｙが得られ、また、減算回路（23a）
において、和信号Scと1Ts遅延回路（22a）により和信号
Scが遅延されて得られる遅延信号とが減算されて、減算
回路（23a）から信号C_Rが得られる。一方、撮像信号同
時化処理回路（20b）においては、加算回路（21b）にお
いて、遅延撮像信号Saと、入力信号をサンプリング周期
Tsに相当する期間だけ遅延させる1Ts遅延回路（22b）に
より遅延撮像信号Saが遅延されて得られる遅延信号とが
加算されて、加算回路（21b）から信号Ｙが得られ、ま
た、減算回路（23b）において、遅延撮像信号Saと1Ts遅
延回路（22b）により遅延撮像信号Saが遅延されて得ら
れる遅延信号とが減算されて、減算回路（23b）から信
号C_Bが得られる。このようにして、加算回路（21a）及
び（21b）の夫々から得られる信号Y,減算回路（23a）か
ら得られる信号C_R、及び減算回路（23b）から得られる
信号C_Bは、Ｇ成分信号をAg、Mg成分信号をAm、Ye成分信
号をAy及びCy成分信号をAcとし、レッド（Ｒ）成分信号
をAr及びブルー（Ｂ）成分信号をAbとすると、Ｙ＝Ag＋
Am＋Ay＋Ac,C_R＝2Ar−Ag、及び、C_B＝2Ab−Agと表せる
ものである。

換言すれば、加算回路（21a）のｎラインと加算回路
（21b）のｎ−１ライン,n＋１ラインには共に2Ar＋2Ab
＋3Agの信号が得られ、減算回路（23a）のｎラインには
2Ab−Agの信号、減算回路（23b）のｎ−１ライン,n＋１
ラインには−（2Ar−Ag）の信号が得られる。

撮像信号同時化処理回路（20a）及び（20b）からの出
力信号Y,C_R,C_Bはマトリクス回路（24）に供給される。
減算回路（23a）及び（23b）からの信号C_R,C_Bは加算回
路（25）で加算されて2Ar＋2Ab−2A_Gの信号として取り
出される。この信号は減算回路（26）に供給されて加算
回路（21a）からの信号と減算されて5Agの信号として取
り出される。この信号は1/5減衰回路（27）で1/5に減衰
されA_Gの信号として取り出される。1/5減衰回路（27）
からの信号は減算回路（28）に供給されて減算回路（23
a）からの信号から減算され、−2Arの信号として取り出
される。

また、加算回路（25）からの信号は減算回路（29）に
供給されて加算回路（21b）からの信号から減算され、5
A_Gの信号として取り出される。この信号は1/5減衰回路
（30）で1/5に減衰されA_Gの信号として取り出される。1
/5減衰回路（30）からの信号は加算回路（31）に供給さ
れて減算回路（23b）からの信号から減算され、−2Abの
信号として取り出される。

1/5減衰回路（27）及び（30）の出力側に得られるA_G
の信号もはスイッチ（32）でライン毎に切り換えられて
ガンマ・色差・マトリクス回路（33）に供給され、ま
た、減算回路（28）からの−2A_Rの信号及び加算回路（3
1）からの2Abの信号ガンマ・色差・マトリクス回路（3
3）に供給され、この結果ガンマ・色差・マトリクス回
路（33）の出力側に色差信号Ar−Ag（Ｒ−Ｙ）とAb−Ag
（Ｂ−Ｙ）とが、サンプリング周期Tsに抽出する期間ず
つ交互に連なって出力される。

これ等の色差信号Ｒ−Ｙ及びＢ−Ｙは夫々ローパスフ
ィルタ（34）及び（35）に供給されて帯域制限され、エ
ンコーダ（36）に供給されて、NTSC方式の色信号となさ
れ、加算回路（37）で端子（38）からの輝度信号Y₀と加
算されて映像信号として取り出され、D/A変換回路（3
9）でアナログ化されて出力端子（40）に出力される。

Ｄ 発明が解決しようとする課題 ところで、第３図の如き構成の従来回路の場合、色分
離回路を２系統必要とし、また、マトリクス回路も複雑
で回路規模が大きくなる等の欠点がある。また、例えば
第２図の如く補色市松コーディングによるカラーフィル
タを使用した場合、従来回路では、２相にマルチプレク
スされた色信号をA/D変換し、信号処理はこの変換クロ
ック周波数（f_CK）又は２相のクロック周波数（f_CK/2）
で最後のD/A変換まで行われており、このクロック周波
数は色信号の帯域より十分に広いため、消費電力が大き
くなり、回路規模も大きくなる等の欠点がある。

この発明は斯かる点に鑑みなされたもので、回路構成
の簡略化、消費電力の低減化を図ることができる色信号
処理回路を提供するものである。

Ｆ 課題を解決するための手段 この発明による色信号処理回路は、例えば第１図に示
すように、直列接続された複数の１水平期間遅延回路
（17,18）から成り撮像信号が供給されるメモリ（16）
と、メモリ（16）から撮像信号と撮像信号を２水平期間
だけ遅延した信号との和信号Sc並びに撮像信号を１水平
期間だけ遅延した信号Saが水平方向読出ライン毎に供給
される帯域制限用の複数のローパスフィルタ（34,35）
と、ローパスフィルタ（34,35）までの回路において用
いられる第１のクロック周波数よりも低い第２のクロッ
ク周波数を用いて、ローパスフィルタ（34,35）のｎラ
イン（偶数ライン）及びｎ−1,n＋１ライン（奇数ライ
ン）の出力をマルチプレクスして撮像信号の色分離を行
う一系統の色分離回路（43）と、この第２のクロック周
波数を用いて、色分離回路（43）の出力をマトリクス処
理して原色信号を得るマトリクス回路（46）とを備える
ように構成している。

Ｆ 作用 ラインメモリ（16）は複数の1H遅延回路（17）及び
（18）から成り、撮像信号とこの撮像信号を2Hだけ遅延
した信号を加算した和信号と、撮像信号を1Hだけ遅延し
た信号をライン毎に複数のローパスフィルタ（34,35）
に供給して帯域制限する。この帯域制限は例えば1MHz以
下の色信号帯域に制限する。このローパスフィルタ（3
4,35）で帯域制限された信号は折返しの影響を受けにく
くなるためクロック周波数をf_CK/nに下げることが可能
となる。クロック周波数が下がることにより、色分離回
路（43）でｎライン及び（ｎ−１），（ｎ＋１）ライン
の信号をマルチプレクスすることができ、その減算回路
（45）の減算出力には−（2A_R−A_G）,2Ab−Agの信号を
交互に得ることができる。従って、マトリクス回路（4
6）の加算回路（50）の出力側には−2A_R,2Abの信号を交
互に得ることができる。これにより色分離回路が一系統
となり、マトリクス回路もシンプルになるので回路構成
が簡単となり、また、クロック周波数を下げるため消費
電力も少なくなり、回路規模も少なくなる。

Ｇ 実施例 以下、この発明の一実施例を第１図に基づいて詳しく
説明する。なお、同図において、第３図と対応する部分
には同一符号を付し、その詳細説明は省略する。

G₁ 回路構成 本実施例ではラインメモリとしての撮像信号垂直処理
回路（16）の後にローパスフィルタ（34）及び（35）を
設け、これ等を連動するスイッチ（41）及び（42）でラ
イン毎に切換えるようにする。すなわち、（41）の接点
ａ及びスイッチ（42）の接点ｂは共に加算回路（19）の
出力側に接続され、スイッチ（41）の接点ｂ及びスイッ
チ（42）の接点ａは共に1H遅延回路（17）の出力側に接
続される。そして、スイッチ（41）及び（42）の共通端
子（出力端子）が夫々ローパスフィルタ（34）及び（3
5）の入力側に接続される。これ等のローパスフィルタ
（34）及び（35）は入力信号を例えば1MHz以下の色信号
帯域に制限するように働く。これ等のローパスフィルタ
（34），（35）で帯域制限された信号は折返しの影響を
受けにくくなるためそれ以降の回路のクロック周波数f
_CKをf_CK/nに下げることが可能となる。つまり、それ以
降の回路のクロック周波数f_CKはf_CK/nなるクロックレー
トに間引き（decimation）される。従って、ローパスフ
ィルタ（34），（35）はこの間引きにより発生する折返
し歪の影響を受けないためのローパスフィルタとしても
動作する。

ローパスフィルタ（34）の出力側は色信号処理回路と
しての撮像信号同時化処理回路（43）の加算回路（44）
及び減算回路（45）の各一方の入力側に接続され、ロー
パスフィルタ（35）の出力側は加算回路（44）及び減算
回路（45）の各他方の入力側に接続される。加算回路
（44）の出力側はマトリクス回路（46）の減算回路（4
7）の一方の入力側に接続され、減算回路（45）の出力
側は加算回路（48）及び（50）の各一方の入力側及び入
力信号をサンプリング周期Tsに相当する期間だけ遅延さ
せる遅延回路（49）の入力側に接続される。遅延回路
（49）の出力側は加算回路（48）の他方の入力側に接続
され、加算回路（48）の出力側は減算回路（47）の他方
の入力側に接続される。減算回路（47）の出力側は1/5
減衰回路（51）を介してガンマ・色差・マトリクス回路
（33）の入力側に接続されると共に加算回路（50）の他
方の入力側に接続され、加算回路（50）の出力側がガン
マ・色差・マトリクス回路（33）に接続される。そし
て、ガンマ・色差・マトリクス回路（33）の出力側がエ
ンコーダ（36）の入力側に接続される。その他の構成は
第３図と同様である。

G₂ 回路動作 次に第１図の回路動作を説明する。

第１図に示される例は、固体撮像素子（11）から得ら
れる撮像出力信号Soを処理するものとされており、固体
撮像素子（11）は、第２図に示される如くの撮像面部に
おけるCy画素,Ye画素,Mg画素及びＧ画素の行列配置を有
し、また、その撮像面部に第２図に示される如くのCyフ
ィルタ,Yeフィルタ,Mgフィルタ及びＧフィルタから成る
カラーフィルタアレイFAが配されたものとされている。
そして、固体撮像素子（11）の出力端に得られる撮像出
力信号Soは、パルス発生部（12）からの２相サンプリン
グ・クロック・パルスφ_１及びφ_２が固体撮像素子（1
1）に供給されるもとで、上述された如くに、Cy画素,Ye
画素,Mg画素及びＧ画素の夫々から、２相サンプリング
・クロック・パルスφ_１及びφ_２の夫々の周期の1/2と
されるサンプリング周期Tsをもって、順次サンプリング
抽出される撮像信号によって形成される。

このように形成された撮像出力信号Soは上述の如く欠
陥補正回路（15）で欠陥画素に起因して撮像出力信号So
に混入する信号欠陥を補正されて撮像出力信号So′とし
て取り出される。この撮像出力信号So′は1H遅延回路
（17）で1Hだけ遅延されて遅延撮像信号Saとなり、更に
1H遅延回路（18）で1Hだけ遅延されて遅延撮像信号Sbと
なる。そして、遅延撮像信号Sbと撮像出力信号So′が加
算回路（19）で加算されて和信号Scが得られる。

従って、加算回路（19）と1H遅延回路（17）の出力側
にはｎライン（偶数ライン）に（Ac＋Ag），（Ay＋Am）
の信号が出力され、ｎ−1,n＋１ライン（奇数ライン）
に（Ac＋Am），（Ay＋Ag）の信号が出力される。

これ等の信号は１クロック毎にスイッチ（41）及び
（42）で切換えられ、（Ac＋Ag），（Ac＋Am）の信号は
ローパスフィルタ（34）へ、また（Ay＋Am），（Ay＋A
g）の信号はローパスフィルタ（35）へ入力され、帯域
制限される。こようにローパスフィルタ（34），（35）
で帯域制限された信号は、折返しの影響を受けにくくな
るため、ローパスフィルタ（34），（35）以降の回路の
クロック周波数f_CKをf_CK/nに下げることができる。

クロック周波数f_CKが下がることにより色分離回路と
しての撮像信号同時化処理回路（43）において、ｎライ
ン及び（ｎ−１），（ｎ＋１）ラインの信号をマルチプ
レクスすることが可能となり、減衰回路（45）の出力側
にはｎラインのときは（Ac＋Ag）−（Ay＋A_M）＝−（2A
r−Ag）の信号を、またｎ−1,n＋１ラインのときは（Ac
＋Am）−（A_Y＋Ag）＝2Ab−A_Gの信号を交互に得ること
ができる。このときは加算回路（44）の出力側にはAc＋
Am＋A_Y＋A_G＝2A_R＋2Ab＋3A_Gの信号が得られる。

また、加算回路（48）の出力側には2Ar＋2Ab＋2A_Gの
信号が得られ、これが減算回路（47）において加算回路
（44）からの信号より減算され、その出力側に5A_Gの信
号が得られる。この5A_Gの信号は1/5減衰回路（51）で1/
5に減衰されてA_Gの信号となり、ガンマ・色差・マトリ
クス回路（33）に供給されると共に加算回路（50）に供
給される。加算回路（50）では1/5減衰回路（51）から
の信号と減算回路（45）からの信号を加算し、その出力
側にｎラインのときは−2Ar,n−1,n＋１ラインのときは
2Abの信号を出力し、ガンマ・色差・マトリクス回路（3
3）に供給する。この結果ガンマ・色差・マトリクス回
路（33）の出力側には色差信号Ar−Ag（Ｒ−Ｙ）とAb−
Ag（Ｂ−Ｙ）とが、サンプリング周期Tsに相当する期間
ずつ連なって出力する。そして、エンコーダ（36）でNT
SC方式の色信号が形成され、加算回路（37）で端子（3
8）からの輝度信号Y₀と加算されて映像信号となり、D/A
変換回路（39）でアナログ化されて出力端子（40）に出
力される。

このように本実施例では従来回路に比し色分離回路と
しての撮像信号同時化処理回路（43）を一系統とするこ
とができ、マトリクス回路（46）もシンプルとすること
ができるので、回路構成を簡略化できる。また、ローパ
スフィルタ（34），（35）で帯域制限するため、ローパ
スフィルタ（34），（35）以降の回路のクロック周波数
を全て下げることができ、消費電力を少なくすることが
でき、回路規模も小さくできる。

Ｈ 発明の効果 上述の如くこの発明によれば、撮像信号が供給される
ラインメモリの後に帯域制限用のローパスフィルタを設
け、その後色分離、マトリクス処理を行うようにしたの
で、色分離回路が一系統となり、マトリクス回路もシン
プルになり、もって回路構成が簡略化される。また、ラ
インメモリの後に設けたローパスフィルタで帯域制限し
たので、それ以降の回路のクロック周波数を1/nに間引
くことができ、もって消費電力が少なくなり、回路規模
も小さくすることができ、しかもマトリクス回路の後に
設けられるガンマ回路等のノンリニアの回路を通過する
ことによる折り返し歪を少なくすることができる利益も
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は固体撮像素子における画素配列及びカラーフィルタア
レイの一例の説明に供するための図、第３図は従来回路
の一例を示す回路構成図である。 （11）は固体撮像素子、（16）は撮像信号垂直処理回路
（ラインメモリ）、（34），（35）はローパスフィル
タ、（41），（42）はスイッチ、（43）は撮像信号同時
化処理回路（色分離回路）、（46）はマトリクス回路で
ある。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】直列接続された複数の１水平期間遅延回路
   から成り、撮像信号が供給されるメモリと、 前記メモリから、前記撮像信号と前記撮像信号を２水平
   期間だけ遅延した信号との和信号、並びに前記撮像信号
   を１水平期間だけ遅延した信号が水平方向読出ライン毎
   に供給される帯域制限用の複数のローパスフィルタと、 前記ローパスフィルタまでの回路において用いられる第
   １のクロック周波数よりも低い第２のクロック周波数を
   用いて、前記ローパスフィルタの偶数ライン及び奇数ラ
   インの出力をマルチプレクスして前記撮像信号の色分離
   を行う一系統の色分離回路と、 前記第２のクロック周波数を用いて、前記色分離回路の
   出力をマトリクス処理して原色信号を得るマトリクス回
   路と を備えたことを特徴とする色信号処理回路。