JP2744791B2 - Viterbi decoder - Google Patents
Viterbi decoderInfo
- Publication number
- JP2744791B2 JP2744791B2 JP63125864A JP12586488A JP2744791B2 JP 2744791 B2 JP2744791 B2 JP 2744791B2 JP 63125864 A JP63125864 A JP 63125864A JP 12586488 A JP12586488 A JP 12586488A JP 2744791 B2 JP2744791 B2 JP 2744791B2
- Authority
- JP
- Japan
- Prior art keywords
- received signal
- synchronization
- signal
- circuit
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はビタビ復号器、特に入力畳み込み符号をビタ
ビアルゴリズムにより復号するビタビ復号器に関するも
のである。Description: TECHNICAL FIELD The present invention relates to a Viterbi decoder, and more particularly to a Viterbi decoder that decodes an input convolutional code using a Viterbi algorithm.
［従来の技術］ 従来より、各種のデータ通信方式において、誤り訂正
のための種々の畳み込み符号が用いられている。畳み込
み符号の復号方式の１つとしてビタビアルゴリズムを用
いるものが知られている。[Prior Art] Conventionally, various convolutional codes for error correction have been used in various data communication systems. A method using a Viterbi algorithm is known as one of decoding methods for convolutional codes.
畳み込み符号をビタビアルゴリズムによって最尤復号
する際には、送信側と受信側の間での符号語の同期確立
が重要となる。もしこの同期確立が正しく成されない場
合には、復号の際の誤りが極めて多くなる。畳み込み符
号語の同期／非同期を判定し、常に符号ブロックが正し
く区切られるように制御するため、従来では、例えばス
テートメトリックの正規化頻度を測定し、この値をある
定められたしきい値と比較することによって被復号符号
語の同期／非同期を判定するという方法が知られてい
る。When performing maximum likelihood decoding of a convolutional code using the Viterbi algorithm, it is important to establish synchronization of codewords between the transmission side and the reception side. If the synchronization is not correctly established, errors in decoding will be extremely large. Conventionally, in order to determine whether the convolutional codeword is synchronous or asynchronous and to control so that the code block is always correctly divided, conventionally, for example, a normalization frequency of a state metric is measured, and this value is compared with a predetermined threshold. A method of determining the synchronization / asynchronization of the codeword to be decoded by performing the decoding is known.
［発明が解決しようとする課題］ ステートメトリックの正規化頻度は伝送路のS/N、ひ
いてはEs/No（送信１ビット当たりのエネルギーEs:雑音
電力Noの比）によって変動する。そのために、Es/Noが
時間的に変動するような被復号信号を受信した際に、固
定的に設定した単一のしきい値との比較によって符号語
の同期／非同期を判定する従来方法では判定の際に誤り
を生じやすく、このことが原因となって大きな復号誤り
を引き起こす危険があった。[Problem to be Solved by the Invention] The normalization frequency of the state metric fluctuates depending on the S / N of the transmission path, and furthermore, Es / No (energy per transmission bit Es: ratio of noise power No). Therefore, when a decoded signal whose Es / No fluctuates with time is received, the conventional method of determining codeword synchronization / asynchronization by comparison with a single fixed threshold value is used. An error is likely to occur at the time of the determination, and there is a risk that a large decoding error may occur due to this.
本発明の課題は以上の問題を解決し、Es/No（S/N比）
が時間的に変動するような符号語系列が被復号信号とし
て入力された際にも、常に正しく同期／非同期の判定が
行えるビタビ復号器を提供することである。The object of the present invention is to solve the above problems and to provide Es / No (S / N ratio)
It is an object of the present invention to provide a Viterbi decoder capable of always making a correct / synchronous determination even when a code word sequence whose time fluctuates is input as a signal to be decoded.
［課題を解決するための手段］ 以上の課題を解決するために、本発明においては、 畳み込み符号を入力し、ビダアルゴリズムにより復号
するビタビ復号器において、 受信信号を量子化して軟判定する軟判定手段と、 前記軟判定手段による軟判定結果と受信信号の誤差に
より受信信号の信号対雑音電力比を計測する計測手段
と、 入力符号の同期／非同期を判定する同期判定手段と、 前記計測手段が出力する受信信号の信号対雑音電力比
に応じて前記同期判定手段の同期／非同期判定動作を調
節する手段を設けた構成を採用した。Means for Solving the Problems In order to solve the above problems, according to the present invention, in a Viterbi decoder which inputs a convolutional code and decodes the received signal by a Vida algorithm, soft decision is performed by quantizing a received signal and performing soft decision. Means, a measuring means for measuring a signal-to-noise power ratio of a received signal based on an error between a soft decision result by the soft decision means and a received signal, a synchronization judging means for judging synchronization / asynchronization of an input code, and the measuring means A configuration is provided in which means for adjusting the synchronous / asynchronous determination operation of the synchronization determination means in accordance with the signal-to-noise power ratio of the output received signal is provided.
［作用］ 以上の構成によれば、受信信号を量子化して軟判定し
た軟判定結果と受信信号の誤差から受信信号の信号対雑
音電力比を計測し、受信信号の信号対雑音電力比に応じ
て入力符号の同期／非同期判定を自動制御し、入力符号
の同期判定を正しく行なうことができる。[Operation] According to the configuration described above, the signal-to-noise power ratio of the received signal is measured from the soft-decision result obtained by quantizing the received signal and the soft-decision result and the error of the received signal. Thus, the synchronization / asynchronization determination of the input code is automatically controlled, and the synchronization determination of the input code can be correctly performed.
［実施例］ 以下、図面に示す実施例に基づき、本発明を詳細に説
明する。EXAMPLES Hereinafter, the present invention will be described in detail based on examples shown in the drawings.
第１図は本発明による復号装置の一実施例を示してい
る。図において符号11は受信信号の入力端子で、この端
子から入力された受信信号は軟判定装置12に入力され
る。軟判定装置12は減算器12aおよびEs/No計測装置14と
ともに、受信信号のEs/Noを計測する。FIG. 1 shows an embodiment of a decoding device according to the present invention. In the figure, reference numeral 11 denotes an input terminal of a received signal, and the received signal input from this terminal is input to the soft decision device 12. The soft decision device 12 measures the Es / No of the received signal together with the subtractor 12a and the Es / No measuring device 14.
また、軟判定装置12の出力信号は公知の符号ブロック
化回路13に入力される。符号ブロック化回路13のブロッ
ク化動作は、同期／非同期判定回路24により制御され
る。The output signal of the soft decision device 12 is input to a known code blocking circuit 13. The blocking operation of the code blocking circuit 13 is controlled by a synchronous / asynchronous determination circuit 24.
同期／非同期判定回路24は、正規化回数計数回路23が
計測した正規化回数と、しきい値制御回路21から供給さ
れるしきい値を比較した結果に応じて同期／非同期を判
定し、符号ブロック化回路13の動作を制御する。The synchronous / asynchronous determination circuit 24 determines synchronous / asynchronous according to the result of comparing the number of normalizations measured by the normalization number counting circuit 23 with the threshold value supplied from the threshold value control circuit 21. The operation of the blocking circuit 13 is controlled.
すなわち、本実施例では、ステートメトリック正規化
頻度を測定しその結果に応じて符号ブロックの区切りを
決定している。正規化を行なう回路は、ブランチメトリ
ック計算回路15、ACS（加算、比較、選択）回路16、ス
テートメトリック記憶回路17、パス記憶回路18、最少ス
テートメトリック記憶回路19および正規化回路20から構
成されている。That is, in this embodiment, the state metric normalization frequency is measured, and the delimitation of the code block is determined according to the result. The circuit for performing normalization includes a branch metric calculation circuit 15, an ACS (addition, comparison, selection) circuit 16, a state metric storage circuit 17, a path storage circuit 18, a minimum state metric storage circuit 19, and a normalization circuit 20. I have.
本実施例では、しきい値制御回路21から同期／非同期
判定回路24に与えられるしきい値はEs/No計測装置14が
計測した受信信号のEs/Noに応じて決定される。In the present embodiment, the threshold value provided from the threshold value control circuit 21 to the synchronous / asynchronous determination circuit 24 is determined according to the Es / No of the received signal measured by the Es / No measuring device 14.
第２図にステートメトリック正規化回数と、受信信号
のEs/Noの関係を示す。図示のように、Es/Noが大きいほ
ど正規化頻度は少なく、また、符号語の同期ないし非同
期状態では、非同期の場合のほうが正規化頻度が多くな
る。FIG. 2 shows the relationship between the number of state metric normalizations and Es / No of the received signal. As shown in the figure, the larger the Es / No is, the lower the normalization frequency is, and in the synchronous or asynchronous state of the codeword, the normalization frequency is higher in the asynchronous case.
第１図のEs/No計測装置14は、受信信号のEs/Noが第２
図の区間［ａ、ｂ］、［ｃ、ｄ］などのいずれの範囲に
あるかを判定し、この判定に応じてしきい値制御回路21
のしきい値を制御する。The Es / No measuring device 14 shown in FIG.
It is determined which of the ranges [a, b], [c, d], etc., in the figure, and the threshold control circuit 21
Control the threshold of
たとえば、Es/Noが区間［ａ、ｂ］にあれば、同期／
非同期を判定する正規化頻度のしきい値はしきい値制御
回路21により実線Ａの値に制御する。また、伝送路のS/
Nが変化してEs/Noが区間［ｃ、ｄ］に移動した場合に
は、しきい値は実線Ｂの値に変更する。For example, if Es / No is in the section [a, b],
The threshold value of the normalization frequency for determining the asynchronous state is controlled by the threshold value control circuit 21 to the value indicated by the solid line A. In addition, S /
When N changes and Es / No moves to the section [c, d], the threshold value is changed to the value of the solid line B.
このように、受信信号のEs/Noの変動に追従して同期
／非同期の判定のためのしきい値を自動制御することに
より、信号伝送路の特性が大きく変化する場合でも常時
正確な符号語同期を得ることができる。In this way, by automatically controlling the threshold value for the determination of synchronization / asynchronization following the fluctuation of Es / No of the received signal, an accurate codeword can be always obtained even when the characteristics of the signal transmission line greatly change. Synchronization can be obtained.
第３図は本実施例で使用した復号すべき符号語を生成
する畳み込み符号器（拘束長ｋ＝３、符号化率Ｒ＝1/
2）を示している。このたたみこみ符号器のトレリスダ
イヤグラムは第４図に示される。このトレリスダイヤグ
ラムに従って最尤なパスをトレースしていくことによっ
てたたみこみ符号の復号を行う方法は、ビタビアルゴリ
ズムとして知られている。FIG. 3 shows a convolutional encoder (constraint length k = 3, coding rate R = 1 /
2) is shown. The trellis diagram of this convolutional encoder is shown in FIG. A method of decoding a convolutional code by tracing the maximum likelihood path according to the trellis diagram is known as a Viterbi algorithm.
第４図中、実線は入力ビット「０」に対応するブラン
チ、破線は入力ビット「１」に対応するブランチで、各
ブランチのラベル（２ビット）は入力「０」または
「１」の時の畳み込み符号器の出力ビットである。符号
器出力y1、y2は直列化され、通信路を経て復号器の入力
端子11に入力する。In FIG. 4, the solid line is the branch corresponding to the input bit “0”, the broken line is the branch corresponding to the input bit “1”, and the label (2 bits) of each branch is the value when the input is “0” or “1”. Output bits of the convolutional encoder. The encoder outputs y1 and y2 are serialized and input to the input terminal 11 of the decoder via a communication path.
この時、通信路で雑音が重畳されることによって、符
号器出力y1、y2は例えば「０」が0.1のレベルになって
いたり、「１」が0.8のレベルになっていたりする。At this time, due to the superimposition of noise in the communication channel, the encoder outputs y1 and y2 have, for example, "0" at the level of 0.1 or "1" at the level of 0.8.
本実施例では、このようにアナログ値化した受信信号
を８レベルに量子化して軟判定する。In the present embodiment, the received signal converted into an analog value is quantized to eight levels and softly determined.
従って、アナログ値信号y1、y2は、軟判定装置12にお
いて各々第５図のようなＴずつのステップの８個の値に
割り当てられて、この値が３ビットのデジタル値r1、r2
に変換される。軟判定回路出力（r1、r2）と復号器入力
（y1、y2）との間の誤差の２乗 （ｙ1−ｒ1）2＋（ｙ2−ｒ2）2 が減算器12aおよびEs/No計測装置14を用いて計算され、
数レベルに量子化される。本実施例では、３レベルに量
子化するだけで充分である。第６図にその一例を示す。
第６図は第２図同様に横軸に受信信号のEs/No、縦軸に
正規化頻度を示している。Accordingly, the analog value signals y1 and y2 are respectively assigned to eight values in steps of T as shown in FIG.
Is converted to The square (y 1 −r 1 ) 2 + (y 2 −r 2 ) 2 of the error between the soft decision circuit output (r 1, r 2) and the decoder input (y 1, y 2 ) is the subtractor 12 a and Es / No is calculated using the measuring device 14,
Quantized to several levels. In this embodiment, it is sufficient to quantize to three levels. FIG. 6 shows an example.
In FIG. 6, similarly to FIG. 2, the horizontal axis shows the Es / No of the received signal, and the vertical axis shows the normalized frequency.
ACS回路16によって計算されたステートメトリックの
最小値とそのステートが、最小ステートメトリック記憶
回路19に保持される。この最小ステートメトリックの値
が別途に設けた基準値を越えた時に、最小ステートメト
リックから前記基準値を減算する動作が正規化回路20に
おいてなされる。これをステートメトリックの正規化と
いい、この動作によって最小ステートメトリック記憶回
路のオーバーフローが防止される。また、同時にこの正
規化の回数が正規化回数計数回路23によってカウントさ
れて、正規化頻度が求められる。The minimum value of the state metric calculated by the ACS circuit 16 and its state are held in the minimum state metric storage circuit 19. When the value of the minimum state metric exceeds a separately provided reference value, the normalization circuit 20 performs an operation of subtracting the reference value from the minimum state metric. This is called state metric normalization, and this operation prevents overflow of the minimum state metric storage circuit. At the same time, the number of times of the normalization is counted by the normalization number counting circuit 23, and the normalization frequency is obtained.
第２図で示したように、一般に受信信号のEs/Noが小
さい（悪い）時ステートメトリックの増加率が大きくな
り、正規化頻度も大となる。また、符号語の同期／非同
期に対して同じEs/Noならば、非同期時の正規化頻度の
方が、同期時よりも大きいことが知られている。As shown in FIG. 2, generally, when the Es / No of the received signal is small (bad), the rate of increase of the state metric is large, and the normalization frequency is also large. It is also known that if the same Es / No is used for codeword synchronization / asynchronization, the normalization frequency at the time of asynchronous is higher than that at the time of synchronization.
正規化回数計数回路によって求められた正規化頻度は
同期／非同期判定回路24内に設定されたしきい値と比較
され、そのしきい値より小さい時は同期、大きい時は非
同期と判定される。The normalization frequency obtained by the normalization frequency counting circuit is compared with a threshold value set in the synchronization / asynchronization determination circuit 24. When the threshold value is smaller than the threshold value, it is determined that the frequency is synchronous.
もし非同期と判定された場合は非同期検出信号が符号
ブロック化回路13に入力され、符号語系列を符号語ごと
に区切るタイミングパルスが１ビットシフトされる。こ
の判定の際、同期／非同期いずれの場合でも正規化頻度
はEs/Noの単調減少関数なので、例えば第７図に示すよ
うに、信号のEs/Noが区間Ａにある時と区間Ｂにある時
では、同一のしきい値で判定すると同期／非同期の誤判
定を生じる危険がある。If it is determined to be asynchronous, the asynchronous detection signal is input to the code blocking circuit 13, and the timing pulse for dividing the code word sequence for each code word is shifted by one bit. In this determination, the normalization frequency is a monotonically decreasing function of Es / No in both synchronous and asynchronous cases. For example, as shown in FIG. In some cases, there is a risk that an erroneous determination of synchronous / asynchronous may occur if the determination is made using the same threshold.
これを防止するために、前記Es/No計測装置で判定し
た受信信号のEs/Noがどの区間に属するか、という計測
値がしきい値制御回路21に入力され、しきい値制御回路
では前のしきい値を取り消して、その区間に対応するし
きい値を新たなしきい値として同期／非同期判定回路に
入力する。In order to prevent this, a measured value indicating to which section Es / No of the received signal determined by the Es / No measuring device belongs is input to the threshold control circuit 21, and the threshold control circuit And the threshold value corresponding to that section is input to the synchronous / asynchronous determination circuit as a new threshold value.
このように、本実施例によれば、受信信号のEs/Noの
変動に追随してしきい値を更新していくので、受信信号
のEs/Noが時間的に変動していく時にも、正しい同期／
非同期判定が行える。As described above, according to the present embodiment, since the threshold value is updated following the change in Es / No of the received signal, even when the Es / No of the received signal changes over time, Correct synchronization /
Asynchronous determination can be performed.
以上の実施例では同期／非同期判定の際にしきい値と
比較される値はステートメトリックの正規化頻度である
としたが、直接最小ステートメトリックの増加率を計測
して、それをしきい値と比較する場合にも、上述の方法
を適用することができる。In the above embodiment, the value to be compared with the threshold at the time of synchronous / asynchronous determination is the normalization frequency of the state metric. However, the rate of increase of the minimum state metric is directly measured, and this is used as the threshold. The above method can be applied to the case of comparison.
［発明の効果］ 以上の説明から明らかなように、本発明によれば、畳
み込み符号を入力し、ビタビアルゴリズムにより復号す
るビタビ復号器において、受信信号を量子化して軟判定
する軟判定手段と、前記軟判定手段による軟判定結果と
受信信号の誤差により受信信号の信号対雑音電力比を計
測する計測手段と、入力符号の同期／非同期を判定する
同期判定手段と、前記計測手段が出力する受信信号の信
号対雑音電力比に応じて前記同期判定手段の同期／非同
期判定動作を調節する手段を設けた構成を採用している
ので、受信信号を量子化して軟判定した軟判定結果と受
信信号の誤差から受信信号の信号対雑音電力比を計測
し、受信信号の信号対雑音電力比に応じて入力符号の同
期／非同期判定を自動制御することにより、入力符号の
同期判定を正しく行なうことができる。従って、信号伝
送路の雑音特性にかかわらず常に正確な符号同期に基づ
き高精度な復号が可能である、という優れた効果があ
る。[Effects of the Invention] As is clear from the above description, according to the present invention, in a Viterbi decoder that inputs a convolutional code and decodes the received signal using a Viterbi algorithm, Measuring means for measuring a signal-to-noise power ratio of a received signal based on an error between a soft decision result obtained by the soft decision means and a received signal; synchronization determining means for determining synchronization / asynchronization of an input code; Since a configuration is provided in which means for adjusting the synchronous / asynchronous determination operation of the synchronization determination means according to the signal-to-noise power ratio of the signal is employed, the soft decision result obtained by soft-decision by quantizing the received signal and the received signal By measuring the signal-to-noise power ratio of the received signal from the error of the received signal and automatically controlling the synchronization / asynchronization of the input code according to the signal-to-noise power ratio of the received signal, the synchronization determination of the input code is performed. Can be performed correctly. Accordingly, there is an excellent effect that high-precision decoding is always possible based on accurate code synchronization regardless of the noise characteristics of the signal transmission path.
第１図は本発明を採用したビタビ復号器の構成を示すブ
ロック図、第２図は正規化頻度と受信信号のエネルギー
対雑音電力比の関係を示した線図、第３図は畳み込み符
号器のブロック図、第４図は第３図の畳み込み符号器の
トレリスダイヤグラム図、第５図は軟判定動作の説明
図、第６図はEs/No計測装置の量子化動作を説明する線
図、第７図は単一しきい値で誤判定を生じることを説明
する線図である。 12……軟判定装置 13……符号ブロック化回路 14……Es/No計測装置 21……しきい値制御回路 20……正規化回路 23……正規化回数計数回路 24……同期／非同期判定回路FIG. 1 is a block diagram showing the configuration of a Viterbi decoder employing the present invention, FIG. 2 is a diagram showing the relationship between the normalized frequency and the energy-to-noise power ratio of the received signal, and FIG. 3 is a convolutional encoder. FIG. 4 is a trellis diagram of the convolutional encoder of FIG. 3, FIG. 5 is an explanatory diagram of a soft decision operation, FIG. 6 is a diagram illustrating a quantization operation of an Es / No measuring device, FIG. 7 is a diagram for explaining that an erroneous determination is caused by a single threshold value. 12 Soft decision device 13 Code block circuit 14 Es / No measurement device 21 Threshold control circuit 20 Normalization circuit 23 Normalization count circuit 24 Synchronous / asynchronous decision circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−193323（ＪＰ，Ａ) 特開 昭59−12647（ＪＰ，Ａ) 特開 昭61−261931（ＪＰ，Ａ) 特開 平１−198131（ＪＰ，Ａ) 特開 昭62−135017（ＪＰ，Ａ) 特開 昭61−135234（ＪＰ，Ａ) 電子情報通信学会技術研究報告、ＣＳ 82−43（1982年）Ｖｏｌ．82，Ｎｏ. 82，ｐ．17−24 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-193323 (JP, A) JP-A-59-12647 (JP, A) JP-A-61-261193 (JP, A) JP-A-1- 198131 (JP, A) JP-A-62-135017 (JP, A) JP-A-61-135234 (JP, A) IEICE Technical Report, CS 82-43 (1982) Vol. 82, No. 82, p. 17−24
Claims (1)
ムにより復号するビタビ復号器において、 受信信号を量子化して軟判定する軟判定手段と、 前記軟判定手段による軟判定結果と受信信号の誤差によ
り受信信号の信号対雑音電力比を計測する計測手段と、 入力符号の同期／非同期を判定する同期判定手段と、 前記計測手段が出力する受信信号の信号対雑音電力比に
応じて前記同期判定手段の同期／非同期判定動作を調節
する手段を設けたことを特徴とするビタビ復号器。1. A Viterbi decoder which inputs a convolutional code and decodes the received signal by a Viterbi algorithm, soft-decision means for softly deciding a received signal, and receiving the soft-decision result by an error between the soft-decision result and the received signal. A measuring unit for measuring a signal-to-noise power ratio of a signal; a synchronization determining unit for determining synchronization / asynchronization of an input code; and the synchronization determining unit according to a signal-to-noise power ratio of a received signal output by the measuring unit. A Viterbi decoder comprising means for adjusting a synchronous / asynchronous determination operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125864A JP2744791B2 (en) | 1988-05-25 | 1988-05-25 | Viterbi decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125864A JP2744791B2 (en) | 1988-05-25 | 1988-05-25 | Viterbi decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296716A JPH01296716A (en) | 1989-11-30 |
| JP2744791B2 true JP2744791B2 (en) | 1998-04-28 |
Family
ID=14920825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125864A Expired - Fee Related JP2744791B2 (en) | 1988-05-25 | 1988-05-25 | Viterbi decoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744791B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19610163B4 (en) * | 1996-03-15 | 2004-04-08 | Südwestrundfunk -Anstalt des öffentlichen Rechts- | Method for synchronizing a convolution decoder |
| JP4849413B2 (en) * | 2007-05-25 | 2012-01-11 | 特許機器株式会社 | Vibration control device |
-
1988
- 1988-05-25 JP JP63125864A patent/JP2744791B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告、ＣＳ８２−４３（１９８２年）Ｖｏｌ．８２，Ｎｏ．８２，ｐ．１７−２４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296716A (en) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543586B1 (en) | Viterbi decoding apparatus with majority decision | |
| KR100344513B1 (en) | Soft Error Correction in a TDMA Radio System | |
| EP0970566B1 (en) | List output viterbi decoding with crc outer code for multirate signal | |
| US6065149A (en) | Error correction device for a communication system | |
| US4802174A (en) | Viterbi decoder with detection of synchronous or asynchronous states | |
| US5229767A (en) | Decoder for convolutionally encoded information | |
| EP0529909B1 (en) | Error correction encoding/decoding method and apparatus therefor | |
| KR100344605B1 (en) | Bad frame detector and turbo decoder | |
| JPH0316046B2 (en) | ||
| US5838697A (en) | Bit error counting method and counting technical field | |
| US7508805B2 (en) | Apparatus and method for detecting transmitting rate of turbo decoder | |
| US6519740B1 (en) | Bit detection method in a radio communications system | |
| JP2744791B2 (en) | Viterbi decoder | |
| JPS61135234A (en) | System for controlling soft deciding threshold value | |
| US6598189B1 (en) | Method and apparatus for determining the rate and quality of received data in a variable rate digital communication system | |
| JP3512176B2 (en) | Turbo decoding device and method of controlling number of decoding repetitions in turbo decoding | |
| US6914940B2 (en) | Device for improving voice signal in quality | |
| EP0748057A1 (en) | Bit error counting method and counter | |
| US6775250B1 (en) | Method of updating reference value in high speed closed loop based on likelihood | |
| JPH06284018A (en) | Viterbi decoding method and error correcting and decoding device | |
| US7269551B2 (en) | Apparatus including an error detector and a limiter for decoding an adaptive differential pulse code modulation receiving signal | |
| US20020166092A1 (en) | Method for identifying bad frames | |
| US20040261005A1 (en) | Algorithm for a memory-based Viterbi decoder | |
| US6912257B1 (en) | Apparatus and method for normalizing metric values in a component decoder in a mobile communication system | |
| JP2000078028A (en) | Rate decision circuit, decoding circuit and rate decision method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |