JP2744524B2 - 回線試験信号挿入方法およびデジタル回線試験装置 - Google Patents

回線試験信号挿入方法およびデジタル回線試験装置

Info

Publication number
JP2744524B2
JP2744524B2 JP2325991A JP32599190A JP2744524B2 JP 2744524 B2 JP2744524 B2 JP 2744524B2 JP 2325991 A JP2325991 A JP 2325991A JP 32599190 A JP32599190 A JP 32599190A JP 2744524 B2 JP2744524 B2 JP 2744524B2
Authority
JP
Japan
Prior art keywords
test signal
frame
line
frame phase
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2325991A
Other languages
English (en)
Other versions
JPH04199929A (ja
Inventor
西村  伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2325991A priority Critical patent/JP2744524B2/ja
Publication of JPH04199929A publication Critical patent/JPH04199929A/ja
Application granted granted Critical
Publication of JP2744524B2 publication Critical patent/JP2744524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCITT勧告G707〜G709規定のポインタ、も
しくはこれと同等の機能をもつデータ位置識別子を有す
るフレーム形式を用いたデジタル通信装置、デジタル回
線試験における回線導通試験、回線品質測定試験の際
の、回線試験信号挿入方法に関するものである。
〔従来の技術〕
データ位置識別子を用いるデジタル通信装置における
試験信号挿入法として従来行われてきた方法は、試験信
号発生器からの信号を試験信号挿入点に直接挿入するも
のであって、装置内の1個の試験信号発生器から同時に
複数本を、複数方向の回線に試験信号挿入を行うことが
困難である。第7図に従来技術の適用例としてCCITT勧
告、G707〜G709規定のアドミニストレーションユニット
4(以後AU−4と記す)を単位として、回線の多重分離
変換を行う多重変換装置における試験信号挿入の方法を
示す。第7図において、101は局内伝送路からの受信信
号102のセクションオーバヘッドを終端するSOH終端部で
ある。103はAUポインタ変換部であって、受信信号中のA
Uポインタを書き替えることにより、受信データを伝送
路フレーム位相から装置内フレーム位相に組み替えるも
のである。これによって、異なる局内伝送路より受信し
たデータを、1本の局間伝送路送出信号104に多重化収
容することが可能になる。これら複数本の局内伝送路か
らの信号に、並列処理型SOH105でセクションオーバヘッ
ド信号を付加したのち、多重変換部106で多重変換して
局間伝送路への送出信号104とする。局間伝送路からの
受信方向は上記処理の逆変換であって、分離変換部10
7、並列型SOH終端部108、並列処理型AUポインタ変換部1
09、SOH挿入部110からなる装置である。これらの機能は
局内伝送路送受信部111と局間伝送路送受信部112に分割
して収容される。これらの部分は、現用、予備の二重化
構成をとるため、現用予備切替部113が設置されてい
る。
本装置においては扱う回線単位がAU−4であるため、
回線試験は試験信号発生器114,115でAU−4信号を発生
し、これをセレクタ116,117,118,119を会して被試験回
線パスに挿入し、対向装置においてこれを照合する方法
によっている。また、対向装置において、試験回線を繰
り返して本装置でこれを照合する場合などもある。つぎ
に上記試験信号について説明する。
CCITT勧告G707〜G709規定の各種回線の試験を行うた
めには、例えば「AS−82275,AP−9451 NNI ANALYZER説
明書」(1989,安藤電気株式会社)等に示されているよ
うに、ヴァーチャルコンテナ(以下、VCと記す)領域の
区切りであるパスオーバヘッドを含んだVC信号を発生し
て回線に挿入するとともに、フレーム内部における挿入
VC信号の位置を示すためにポインタを併せて挿入する必
要がある。したがって第7図に示す例において、試験信
号発生器114,115で発生する信号のフレーム構成は第8
図に示すようになる。これはVC−4パスオーバヘッド20
1,AU−4ポインタ202をもつとともに、セクションオー
バヘッド挿入領域203をあらかじめ空きとし、これ以外
のペイロード領域204に試験パタン信号を挿入したフレ
ーム構造を有する。
ここで、局間伝送路装受信部112からの挿入を考える
と、セレクタ118を介して局間伝送路送信方向(以後、
S方向という)に挿入する場合は、この試験器出力信号
のフレーム位相をセレクタ118の位置(以後、S側挿入
ポイントと記す)のフレーム位相に合致させる必要があ
り、セレクタ119を介して局間伝送路受信方向(以後、
R方向という)に挿入する場合は、この試験器出力信号
のフレーム位相をセレクタ119の位置(以後、R側挿入
ポイントと記す)のフレーム位相に合致させる必要があ
る。このため、試験信号発生器に対して動作位相の切替
え制御信号120を与えている。したがって、S方向とR
方向とに同時に試験信号挿入を行うことはできない。ま
た、上記のようにS側とR側とではフレーム位相が異な
るため、回線折り返し試験の際にフレーム位相を変換す
るための、折り返し用AUポインタ変換部121,122,123,12
4が設けられている。
〔発明が解決しようとする課題〕
上記従来技術においては、S側挿入時とR側挿入時と
で試験信号発生器の動作位相を切り替えるため、1個の
試験信号発生器を用いてS側挿入とR側挿入とを同時に
行うことができない。S側挿入とR側挿入とを同時に行
うためには、局間伝送路送受信部だけでもS側用とR側
用との2つの試験信号発生器をもつ必要があった。S側
挿入ポイントとR側挿入ポイントのフレーム位相が一致
している場合には、この問題はなくなるが、一般にはそ
のような場合はまれである。例えば第7図の例では局内
伝送路送受信分の位置でS側とR側のフレーム位相を合
わせると、局間伝送路送受信部の位置では、現用予備切
替部の通過遅延分の位相差がS側とR側とに生じ、局内
伝送路送受信部と局間伝送路送受信部の両方において、
S側位相とR側位相を一致させることはできない。ま
た、局内伝送路送受信部と局間伝送路送受信部でもフレ
ーム位相が異なっているため、両者の挿入ポイントに対
して1個の試験信号発生器を同時に接続することはでき
ない。
挿入ポイントごとにフレーム位相が異なることを示す
もう1つの例として、CCITT勧告G707〜G709規定のトリ
ビュータリユニット21(以後、TU−21と記す)を単位と
して回線設定を行う回線設定装置における従来技術例を
第9図に示す。本装置は複数個の伝送路送受信部301,30
2と回線設定部303とからなり、各伝送路送受信部ではSO
H終端およびAUポインタ変換部304,305でVC−32信号を抽
出し、この中に収容されているTU−21信号に対して多重
処理型TUポインタ変換部306,307によるTUフレーム位相
変換を施すことによって、装置に収容した全てのTU信号
のフレーム位相を、伝送路フレーム位相から装置内フレ
ーム位相に変換する。このフレーム位相が揃ったTU信号
の回線スイッチ操作を、回線設定部303で行うものであ
る。本装置では、ある伝送路送受信部から出力されたR
方向信号出力308が回線設定部を通って、別の伝送路送
受信部のS方向信号入力309となるため、S側のフレー
ム位相がR側に比べて回線設定部通過遅延分遅れてい
る。したがって、回線折り返し試験のためには、ポイン
タ変換部315,316,317,318によるフレーム位相変換が必
要である。
ここでの回線試験信号挿入時はTU−21単位で回線試験
信号の挿入を行うが、S側挿入ポイントとR側の挿入ポ
イントのTUフレーム位相が異なるため、装置内の1個の
回線試験信号発生器310の信号を複数個所の挿入ポイン
ト311,312,313,314に挿入するとき、S方向だけの同時
挿入か、R方向だけの同時挿入しか行えない。
挿入される回線試験信号のフレーム位相を調整する手
段として、データメモリを用いた固定遅延を挿入する方
法も原理的には考えられるが、データ位置識別子を用い
るのは一般に高速信号の場合であるため、僅かな位相調
整でも大量のメモリを必要とすることになり、現実的な
方法ではない。このことは、送信側と受信側とのフレー
ム位相差を半固定的に設定できる汎用的な挿入ポイント
回路を構成する上で障害になる。
本発明の目的は、上記のような一般的な装置構成にお
いても大量のメモリを用いることなく、1個の試験信号
発生器の信号を、複数個所複数方向の挿入ポイントに同
時に挿入可能にすることにある。
〔課題を解決するための手段〕
上記目的は、CCITT勧告G707〜G709規定のポインタ、
もしくはこれと同等にフレーム中におけるデータ位置を
示す機能をもつデータ位置識別子において、複数本複数
方向のデジタル回線の処理を行う装置の回線試験信号挿
入方法において、一定のフレーム位相で試験信号発生器
を動作させ、フレーム位相が異なる挿入ポイントに対し
ては、上記データ位置識別子の書替えによるフレーム位
相変換を行って、試験信号の挿入を行うことで達成でき
る。このためのフレーム位相変換回路としては試験信号
挿入専用に設ける必要はなく、回線折り返し用のフレー
ム位相変換部、または伝送路フレーム位相から装置内フ
レーム位相へのフレーム位相変換部の機能を用いればよ
いので、大きな回路追加を行うことなく上記目的が達成
される。これら既設のフレーム位相変換部の機能のう
ち、回線試験信号挿入の際のフレーム位相変換に使用す
るのは、バッファメモリ機能、バッファメモリ書き込み
読み出し制御機能、新規データ位置識別子演算挿入機能
である。
〔作用〕
フレーム位相変換部には、データ位置識別子受信処理
部、フレーム組替えのためのバッファメモリ、バッファ
メモリの書き込みおよび読み出し制御、新規データ位置
識別子演算および挿入の各機能が含まれている。これを
用いて挿入試験信号のフレーム位相を変換する場合に
は、バッファメモリ、書き込みおよび読み出し制御部、
新規データ位置識別子演算および挿入部の機能を使用す
る。
通常の回線信号のフレーム位相変換を行う場合は、デ
ータ位置識別子受信処理部は、回線信号中の識別子を調
べてフレーム中におけるデータ位置等を判定し、他の部
分のための制御信号を発生する。上記制御信号に従って
書き込みおよび読み出し制御部は、バッファメモリの書
き込みアドレス信号、読み出しアドレス信号を発生す
る。上記バッファメモリはFIFO(First In First Out)
動作で用い、書き込み側、読み出し側ともセクションオ
ーバーヘッド用の空き領域などのように、伝達する必要
がないデータのタイミングにおいて、アドレスシフトを
止めることによりフレーム組替えを行うものである。し
たがって、メモリ容量はこの待ち合わせに必要な容量で
すみ、フレーム位相変換分の容量は不要である。この制
御のために、書き込み制御には書き込み側のフレーム位
相情報が、読み出し制御には読み出し側のフレーム位置
情報が供給される。
新規識別子演算および挿入部は、フレーム変換前の識
別子に基づいてフレーム変換後の識別子の値を算出し、
フレーム位相変換後の信号の所定位置に挿入する。フレ
ーム中におけるスタッフ操作の有無など、他に挿入すべ
き情報がある場合はこれも合わせて挿入する。
回線試験信号発生器の信号のフレーム位相変換を行う
場合は、データ位置識別子受信処理部から発生する制御
信号はフレーム位相変換に関与しない。試験信号発生器
の出力信号にはスタッフ操作等の特殊な処理がなされて
いないため、書き込みアドレス信号は、試験信号発生器
のフレーム位相情報のみに基づいて生成することができ
る。バッファメモリは書き込みデータとして試験信号発
生器の出力信号を選択する。新規識別子演算および挿入
部は、試験信号発生器のデータ位置識別子の値(固定
値)にもとづいてフレーム変換後の識別子の値を算出
し、フレーム位相変換後の信号の所定位置に挿入する。
1個の試験信号発生器から出力された信号であって
も、上記のように各挿入ポイントごとに必要に応じてデ
ータ位置識別子の書替えによるフレーム位相変換を施せ
ば、複数個所、複数方向への同時挿入が可能になる。ま
た、上記方法によって試験信号挿入用フレーム位相変換
部と既設のフレーム位相変換部を共用化できるので、大
きな回路追加は不要である。共用化しているのは、バッ
ファメモリ、書き込みおよび読み出し制御部、新規デー
タ位置識別子演算および挿入部だけであり、データ位置
識別子受信処理部は試験信号挿入のために使用していな
い。データ位置識別子受信処理部は回線状態監視の機能
を兼ねている場合があるが、試験信号挿入時にその機能
を止める必要がないことも本方法の利点である。
〔実施例〕
つぎに本発明の実施例を図面とともに説明する。第1
図は本発明による回線試験信号挿入方法をAU−4単位の
多重分離変換を行う多重変換装置に適用した実施例を示
す図、第2図は上記実施例におけるポインタ変換部の構
成を示す図、第3図(a),(b)は上記ポインタ変換
分におけるフレーム位相変換をそれぞれ示す図、第4図
は本発明の他の実施例としてTU−21回線設定装置へ適用
した構成図、第5図は上記実施例における挿入試験信号
フレーム構成を示す図、第6図はTU−21回線試験信号の
フレーム位相変換を示す図である。第1図において、40
1は局内伝送路送受信部、402は局間伝送路送受信部、40
3は現用予備切替部であって、つぎに述べる回線試験機
能以外は第7図の装置と同じ構成、機能を持つ。404が
本装置の試験信号発生器であって、1個の試験信号発生
器から装置内の全ての挿入ポイントに試験信号を供給す
るように構成した例である。上記例では、試験信号発生
器404を局内伝送路送受信部のR方向フレーム位相で動
作させている。したがって、局内伝送路送受信部のR方
向挿入ポイントのセレクタ405から挿入する場合は直接
挿入するが、それ以外の挿入ポイントのセレクタ406,40
7,408から挿入する場合はフレーム位相変換を行う。こ
こで、本装置では回線折り返し試験のための折り返し用
ポインタ変換部を持っているが、回線折り返し試験と試
験信号挿入を同時には行わないため、折り返し用ポイン
タ変換部409,410,411を挿入試験信号のフレーム位相変
換に使用する。折り返し用ポインタ変換部やこれらの内
部には、AUポインタ受信処理、VCバッファメモリ、バッ
ファメモリの書き込みおよび読み出し制御、新規ポイン
タ演算および挿入の機能が含まれている。その動作を、
局間伝送路送受信部のR方向挿入ポイント408へ挿入す
る場合のポインタ変換部410を例にとって説明する。ポ
インタ変換部410の内部構成を第2図に示す。
まず、局間伝送路送受信部のS側AU−4信号501をR
側のAU−4フレーム位相に変換する場合の動作はつぎの
とおりである。R方向AU−4フレーム位相とS方向AU−
4フレーム位相がずれている場合は、第3図に示すよう
に、S側AU−4フレーム601内部のVC−4データ602に対
して、セクションオーバヘッド挿入用領域603、AUポイ
ンタ挿入用領域604の位置を変更することによって、R
側AU−4フレーム605とする変換が必要である。この
時、AU−4フレームに対するVC−4データの位置が変化
するため、AUポインタを演算しなおし新規AUポインタ領
域606に挿入する。第3図において、(a)はフレーム
位相変換前のS側AU−4信号を示し、(b)はR側フレ
ーム位相に変換後のAU−4信号を示す。バッファメモリ
502は、上記フレーム組替えのためにVC−4データを通
過させるFIFOメモリとして用い、セクションオーバヘッ
ド挿入用領域、AUポインタ挿入用領域のタイミングで書
き込み、読み出しの待ち合わせを行うだけの容量を持
つ。書き込みおよび読み出し制御部503は、S側フレー
ム位相情報506にもとづいてバッファメモリ502の書き込
みアドレス信号504を発生し、R側フレーム位相情報507
にもとづいて読み出しアドレス信号505を作成する。
ポインタ受信処理部508は、S方向信号内のAUポイン
タ604より、ジヤスティフィケーション指示、ポインタ
値、NDF(ポインタ変更指示子)、VC−4パスAIS警報を
検出する。ここから新規ポインタ演算制御および挿入制
御信号として、新規ポインタ演算および挿入部509へ送
出されるのは、ジヤスティフィケーション指示信号51
0、ポインタ値511、NDF検出信号512、VC−4パスAIS警
報検出信号513であり、アドレス生成制御信号として書
き込みおよび読み出し制御部503へ送出されるのは、ジ
ヤスティフィケーション指示信号510である。
上記ジヤスティフィケーション指示はAU−4フレーム
内部でスタッフ操作が行われていることを示すものであ
り、書き込みおよび読み出し制御部503におけるアドレ
スシフト制御に必要であるとともに、新規ポインタ演算
および挿入部509において、再度ジヤスティフィケーシ
ョン指示を挿入するために必要である。受信ポインタ値
とS側、R側のAU−4フレーム位相差に応じて、R側フ
レーム位相に変換した後のポインタ値が求められる。新
規ポインタ演算および挿入部509において、上記新規ポ
インタ値の算出と挿入を行う。
NDF(ポインタ変更指示子)検出信号512はポインタ値
変更を指示するものであり、VC−4パスAIS警報検出信
号513は当該AU−4回線の断を示すものであって、これ
らが検出された場合は、新規ポインタ挿入時にそれぞれ
NDF,VC−4パスAIS警報を送出する。以上がポインタ書
替えによるフレーム位相変換の概要である。
つぎに、本発明では上記ポインタ変換部を用いて、回
線試験信号発生器の出力信号514のフレーム位相変換を
行うために、ANDゲーム515、書き込み制御部の動作位相
のセレクタ517、バッファメモリ書き込みデータのセレ
クタ518を設けている。挿入設定信号522は通常“1"で使
用し“0"とすることに回線試験信号挿入動作を設定する
ものとする。この挿入動作におけるフレーム位相変換に
ついて、つぎに説明する。
回線試験信号発生器の出力信号の場合はそのポインタ
値が固定値であり、NDF,VC−4パスAISも挿入されてい
ないのでその検出の必要はない。第8図に示す例では、
ポインタ値は“0"である。したがって、書き込みおよび
読み出し制御部、新規ポインタ演算および挿入部に与え
るジヤスティフィケーション指示、ポインタ値、NDF
(ポインタ変更識別子)信号、VC−4パスAIS警報は、A
NDゲート515を用いて“0"固定とする。書き込み制御は
試験信号発生器のフレーム位相変換516に基づいて動作
させ、バッファメモリの入力信号として試験信号発生器
の出力信号を選択する。これらの選択はセレクタ517,51
8によって行われる。これ以外は回線折り返し時と同じ
動作でフレーム位相変換が実行される。
なお、S側フレーム位相と回線試験信号発生器フレー
ム位相が一致している場合は、書き込み制御用セレクタ
517は不要である。また、第8図の挿入信号ではVC−4
ペイロード領域全てに試験パタン信号を挿入している
が、VC−4の中に内部フレーム構造をもつ場合もある。
また、ポインタ受信処理部508の検出情報は、S方向回
線状態,S方向VC−4データタイミングなどの情報を含む
ため、監視制御部送出情報519,回線試験信号照合部送出
情報520を作成して、それぞれ監視制御部、回線試験信
号照合部へ送出している。本機能は試験信号挿入時も動
作しているため、試験信号挿入中でもS方向回線状態監
視、S方向VC−4データタイミングの使用を継続して行
うことができる。
つぎに第4図は、TU−21(Floating Mode)単位の回
線設定装置に本発明を適用した他の実施例である。本実
施例は複数の伝送路送受信部706,707と回線設定部708か
らなり、回線試験機能以外は第9図の装置と同じ構成、
機能をもつ。多重処理型TUポインタ変換部701,702は複
数系統のTUを多重化した信号を出力する。試験信号発生
器703もこれと同一数のTUを多重化した同一信号速度の
信号を発生するが、その一系統あたりのフレーム構成は
第5図のようになっている。これは、ポインタを用いた
回線の試験を行うために、VC−21データ領域の区切りで
あるVC−21パスオーバヘッド801と、TU−21フレーム内
部におけるVC−21データの位置を示すためのTU−21ポイ
ンタ802をもち、パスオーバヘッドバイトを除いたVC−2
1領域803に試験パタン信号を挿入したフレーム構造を有
する。したがって、挿入ポイントと試験信号発生器のTU
−21フレーム位相が異なっている場合、第6図のような
形にフレーム変換する必要がある。第6図において901
はVC−21パスオーバヘッド、903はVC−21データ領域で
あり、フレーム変換前と同一の内容をもつ。これに対す
るTUフレームの先頭を、TU−21フレーム位相の変換量90
4だけ変換前に比してずらせたものであり、変換にとも
なってTU−21ポインタ902を新規に挿入しなおす。本実
施例ではこの変換のために、TU回線折り返し用ポインタ
変換部704,705を用いている。これの内部構成や動作原
理は第2図で示したのと同様である。
〔発明の効果〕
上記のように本発明による回線試験信号挿入方法は、
CCITT勧告G707〜G709規定のポインタ、もしくはこれと
同等にフレーム中におけるデータ位置を示す機能をもつ
データ位置識別子を用いて、複数本、複数方向のデジタ
ル回線の処理を行う装置の回線試験信号挿入方法におい
て、一定のフレーム位相で試験信号発生器を動作させ、
フレーム位相が異なる挿入ポイントに対しては、上記デ
ータ位置識別子の書換えによるフレーム位相変換を行っ
て、試験信号の挿入を行うことにより、装置内の1個の
回線試験信号発生器から装置内の複数個所、複数方向の
挿入ポイントへ、試験信号を同時挿入するのが可能とな
り、回線試験の効率化がはかれるほか、試験信号発生器
の設置数を削減することができる。また、試験信号発生
器を固定フレーム位相で動作させるため、制御を簡単化
することができる。このためのフレーム位相変換手段と
しては、試験信号挿入用として専用に設けるのではな
く、既設のフレーム位相変換手段を用いるため、大きな
規模の回線追加は不要である。
この時、試験信号挿入用に共用化するのは、バッファ
メモリ機能、バッファメモリ書き込み読み出し制御機
能、新規データ位置識別子演算および挿入機能だけであ
るため、試験信号挿入時であっても通常回線信号に対す
るデータ位置識別子受信処理機能の動作は止まらない。
したがって、本発明の適用によって、データ位置識別子
を用いた回線状態監視機能が制限されることはない。さ
らに、本発明を適用した挿入ポイント回路は、送信側と
受信側のフレーム位相差に制約がないという汎用性があ
り、LSI化に適している。
【図面の簡単な説明】
第1図は本発明による回線試験信号挿入方法をAU−4単
位の多重分離変換を行う多重変換装置に適用した実施例
を示す図、第2図は上記実施例におけるポインタ変換部
の構成を示す図、第3図は上記ポインタ変換部のフレー
ム位相変換を示す図で、(a)はフレーム位相変換前の
S側AU−4信号を示す図、(b)はR側フレーム位相に
変換後のAU−4信号を示す図、第4図は本発明の他の実
施例としてTU−21回線設定装置へ適用した構成図、第5
図は上記実施例における挿入試験信号フレーム構成を示
す図、第6図はTU−21回線試験信号のフレーム位相変換
を示す図、第7図は従来技術の一例としてAU−4多重変
換装置を示す図、第8図は上記従来例装置における挿入
試験信号フレームの構成を示す図、第9図は他の従来例
としてTU−21回線設定装置を示す図である。 404,516,703…試験信号発生器 409,410,411…折り返し用AUポインタ変換部 509…新規ポインタ演算および挿入部 601…フレーム位相変換前のS側AU−4フレーム 605…フレーム位相変換後のAU−4フレーム 704,705…折り返しおよび挿入用TUポインタ変換部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】CCITT勧告G707〜G709規定のポインタ、も
    しくはこれと同等にフレーム中におけるデータ位置を示
    す機能をもつデータ位置識別子を用いて、複数本、複数
    方向のデジタル回線の処理を行う装置の回線試験信号挿
    入方法において、一定のフレーム位相で試験信号発生器
    を動作させ、フレーム位相が異なる挿入ポイントに対し
    ては、上記データ位置識別子の書替えによるフレーム位
    相変換を行って、試験信号の挿入を行うことを特徴とす
    る回線試験信号挿入方法。
  2. 【請求項2】上記試験信号挿入用のフレーム位相変換
    は、回線折り返し用のフレーム位相変換部のバッファメ
    モリと、バッファメモリ書込みおよび読出し制御部と、
    新規データ位置識別子演算および挿入部とを、回線折り
    返し時と試験信号挿入時に選択的に使用することを特徴
    とする特許請求の範囲第1項に記載した回線試験信号挿
    入方法。
  3. 【請求項3】CCITT勧告G707〜G709規定のポインタ、も
    しくはこれと同等にフレーム中におけるデータ位置を示
    す機能をもつデータ位置識別子を用いて、複数本、複数
    方向のデジタル回線の処理を行うデジタル通信装置もし
    くはデジタル回線試験装置において、1個の装置内の複
    数個所の試験信号挿入ポイントに、データ位置識別子の
    書替えによるフレーム位相変換手段を設けたことを特徴
    とするデジタル通信もしくはデジタル回線試験装置。
JP2325991A 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置 Expired - Fee Related JP2744524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2325991A JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2325991A JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Publications (2)

Publication Number Publication Date
JPH04199929A JPH04199929A (ja) 1992-07-21
JP2744524B2 true JP2744524B2 (ja) 1998-04-28

Family

ID=18182881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2325991A Expired - Fee Related JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Country Status (1)

Country Link
JP (1) JP2744524B2 (ja)

Also Published As

Publication number Publication date
JPH04199929A (ja) 1992-07-21

Similar Documents

Publication Publication Date Title
US5247518A (en) High-speed ring lan system
US6034947A (en) Cross connection system for time-division multiplexed signal
JPH10173657A (ja) 伝送装置
JPH05183530A (ja) 同期ペイロードポインタ処理方式
JP2600596B2 (ja) クロスコネクト装置
US5682257A (en) Optical interface in SONET system
EP0543327B1 (en) A synchronous optical multiplexing system
JP2744524B2 (ja) 回線試験信号挿入方法およびデジタル回線試験装置
US7016357B1 (en) Methods and apparatus for arbitrary concatenation in a switch
US6208648B1 (en) Network element and input/output device for a synchronous transmission system
US7031351B2 (en) Serial data mapping apparatus for synchronous digital hierarchy
JP2804126B2 (ja) フレーム位相変換方法および信号伝送方法
US7016344B1 (en) Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock
US6377586B1 (en) Time switching circuit of synchronous super high speed transmission apparatus and controlling method thereof
US7912096B2 (en) Add/drop multiplexer and interface
WO1990016121A1 (en) Data switching nodes
JPH07123247B2 (ja) デイジタルデ−タ伝送方法
KR100271311B1 (ko) 광가입자 전송장치에서의 관리단위신호에 대한 관리단위 포인터및 계위단위 포인터 처리장치
JP2868398B2 (ja) 伝送路切替装置
JPH05260076A (ja) Atm/stmインターフェイス回路
JP2976732B2 (ja) 同期光多重化装置
JP3198675B2 (ja) データレート変換装置
KR100216515B1 (ko) Tu11/tu12 혼용 회선분배를 위한 tu 스위칭 정합장치 및 그 신호구성 방법
US6763038B1 (en) Light transmission equipment
JP3036568B2 (ja) 伝送速度可変atm伝送方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees